CN112099832B - 星载设备的单粒子翻转恢复方法及系统 - Google Patents

星载设备的单粒子翻转恢复方法及系统 Download PDF

Info

Publication number
CN112099832B
CN112099832B CN202011216299.6A CN202011216299A CN112099832B CN 112099832 B CN112099832 B CN 112099832B CN 202011216299 A CN202011216299 A CN 202011216299A CN 112099832 B CN112099832 B CN 112099832B
Authority
CN
China
Prior art keywords
data
fpga
flash
prom
satellite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011216299.6A
Other languages
English (en)
Other versions
CN112099832A (zh
Inventor
周彦波
黄龙
李柏渝
刘哲
鲁祖坤
吴健
邱杨
周海洋
刘强
都倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202011216299.6A priority Critical patent/CN112099832B/zh
Publication of CN112099832A publication Critical patent/CN112099832A/zh
Application granted granted Critical
Publication of CN112099832B publication Critical patent/CN112099832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种星载设备的单粒子翻转恢复方法及系统，方法包含PROM简单系统数据存储，FPGA从PROM端加载，EDAC校验，FPGA从FLASH端加载，DSP加载，FLASH重构等步骤，系统包括SP、FPGA、反熔丝FPGA、FLASH和PROM。本发明在PROM内存储了简单系统，通过PROM端加载可以启动星载设备，使星载设备运行简单功能，然后使DSP通过EMIF总线对FLASH进行数据重构，使FLASH内存储的数据恢复正常，再从FLASH端对星载设备进行重新加载，使星载设备所有功能正常运行，通过PROM和FLASH联合加载的方式，显著的增强了星载设备单粒子翻转恢复的能力。

Description

星载设备的单粒子翻转恢复方法及系统
技术领域
本发明涉及星载设备领域，具体的涉及一种星载设备的单粒子翻转恢复方法及系统。
背景技术
航天领域与地面存在着巨大的差异，太空复杂的电磁环境将会产生高能带电粒子，它能够击中微电子器件灵敏部位，并且通过电离作用使器件原子移位或产生额外电荷，从而形成单粒子效应，它是继等离子体充电效应之后又一个威胁航天器安全的空间环境效应，并且航天器集成度越高以及结构越复杂，单粒子效应的危害越严重。单粒子效应种类很多，最常见和最典型的单粒子效应就是单粒子翻转，它主要发生在存储数据或指令的器件中，造成的器件错误能够通过重新加载和重新写入等操作恢复。
FLASH芯片具有快速读取数据、可擦除可编程、体积小、容量大、失电后数据不丢失等特点，是应用非常广泛的存储设备，在航天领域中也经常被用来存储加载数据，但是也存在抗单粒子翻转能力不强、存储内容容易被改写的缺点，星载设备因单粒子翻转而造成该设备的系统运行性能降低甚至无法运行时，能够通过重新加载和重新写入等操作恢复，然而如果存储重构数据的FLASH因单粒子翻转而被改写的话，星载设备将无法重载恢复。
PROM（Programmable read-only memory）存储每比特数据内容都是由熔丝或者反熔丝的状态决定，具有很强的抗单粒子翻转能力，但是却有着存储容量小和只允许数据写入一次的限制，只适用于固定而又简单的系统数据存储。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种星载设备的单粒子翻转恢复方法，能够增强星载设备单粒子翻转恢复的能力。
根据本发明实施例的一种星载设备的单粒子翻转恢复方法，包括：
S100、在PROM中存储加载数据，通过加载数据以构建用于启动星载设备的运行系统；
S200、反熔丝FPGA读取PROM内的加载数据，然后写入到FPGA内，开始对FPGA进行加载；
S300、FPGA加载成功后，DSP开始读取FPGA的块RAM内加载数据进行加载；
S400、DSP加载成功后，将FLASH重构数据写入FPGA并存储到FPGA的块RAM内，然后下传至反熔丝FPGA；
S500、反熔丝FPGA接收到FLASH重构数据后，对FLASH进行重构，将原存储在FLASH内的加载数据擦除，然后重新写入正确的加载数据，并进行回读校验，如果校验成功则重构完成，否则重新进行步骤S500；
S600、FLASH 重构完成后，反熔丝FPGA从FLASH端读取加载数据，对FPGA进行重新加载。
根据本发明实施例的一种应用上述方法的星载设备的单粒子翻转恢复系统，包括：DSP、FPGA、反熔丝FPGA、FLASH和PROM；所述反熔丝FPGA通过PROM总线与PROM相连，所述反熔丝FPGA通过FLASH总线与FLASH相连，所述反熔丝FPGA通过同步串口和SelectMap总线和FPGA相连，所述FPGA通过EMIF总线与DSP相连。
根据本发明实施例的星载设备的单粒子翻转恢复方法及系统，至少具有如下技术效果：本发明实施方式在PROM内存储了简单系统，通过PROM端加载，可以启动星载设备，使星载设备运行简单功能，然后利用该简单系统，DSP对FLASH进行数据重构，使FLASH内存储的数据恢复正常，然后再从FLASH端对星载设备进行重新加载，使星载设备所有功能正常运行，并且重载前对加载数据进行校验增强可靠性。本发明采用PROM和FLASH联合加载的方式，显著的增强了设备单粒子翻转恢复的能力。
采用PROM和FLASH联合加载，当FLASH内的加载数据因单粒子翻转而被改写后，可以通过PROM、反熔丝FPGA、FPGA和DSP的配合对其进行数据重构，增强了星载设备单粒子翻转恢复的能力。通用性强，在导航系统、通信和雷达系统的星载设备上都可以使用。
根据本发明的一些实施例，所述步骤S100中在PROM中存储加载数据的具体步骤为：
S101、生成原始MCS烧写文件；
S102、删除原始MCS烧写文件中连续大量为零的部分，并且标记出删除位置和删除长度；
S103、重新生成较小的MCS文件，烧写到PROM内。
根据本发明的一些实施例，所述步骤S200中反熔丝FPGA读取PROM内加载数据的具体步骤为：
S201、反熔丝FPGA开始读取PROM内数据并写入到FPGA内，
S202、当读取到标记的删除位置时，停止读取PROM数据，开始自动生成数值零，待生成数值零的个数等于标记的删除长度时，继续读取PROM内的值，直到PROM内所有的值全部读取。
根据本发明的一些实施例，所述步骤S200中，在反熔丝FPGA内设置一个FIFO，PROM的读取数据先写入到FIFO内，然后再通过FIFO写入到FPGA内。
根据本发明的一些实施例，所述步骤S300中DSP开始读取FPGA的块RAM内加载数据进行加载之前还包括以下步骤：先将DSP的复位信号拉低10毫秒，然后再将复位信号拉高释放。
根据本发明的一些实施例，所述步骤S500中回读校验的具体步骤为：S501、DSP发送读操作指令，
S502、反熔丝FPGA根据FLASH读起始地址和读长度，将读取的FLASH加载数据并写入到块RAM内，
S503、DSP将块RAM内数据读取，并对读取的数据进行校验，如果发现读取的数据有误，则重新进行重构操作。
根据本发明的一些实施例，所述步骤S600中反熔丝FPGA从FLASH端读取加载数据的具体步骤为：
S601、反熔丝FPGA读取FLASH时内的加载数据和校验数据，按两个加载数据和一个校验数据的顺序进行数据的读取，
S602、通过校验数据对加载数据进行校验，并将校验后的加载数据写入FPGA内。
根据本发明的一些实施例，所述步骤S602中进行校验时选择EDAC校验算法，如果出现1比特数据错误，EDAC校验对其进行自动纠错，输出正确结果，并给出1比特错误标志；如果出现多比特错误，EDAC校验给出一个多比特错误标志。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例中星载设备的单粒子翻转恢复方法的流程图；
图2为本发明实施例中星载设备的单粒子翻转恢复系统的硬件原理框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参考图1，一种星载设备的单粒子翻转恢复方法，包括以下步骤：
S100、在PROM中存储加载数据，通过加载数据以构建一个启动星载设备的简单系统；
其中，PROM最大存储容量只有64Mb，一般7系列的FPGA芯片生成的MCS烧写文件大小为90Mb，所以需要对MCS烧写文件进行处理。PROM存储的加载数据内容是用来辅助FLASH的重构和重载的，因此只需存储一个简单功能的系统工程，使DSP与FPGA之间能够数据交互，能够加载DSP以及与反熔丝FPGA之间能够进行数据交互即可。这样生成的MCS烧写文件里面会包含大量的冗余信息零，因此为了减小MCS烧写文件的体积，删除连续大量为零的部分，并且标记出删除位置和删除长度，然后重新生成一个小于64Mb的MCS烧写文件，烧写到PROM内。
S200、反熔丝FPGA读取PROM内加载数据，然后写入到FPGA内，开始对FPGA进行加载；
从PROM端加载FPGA时，反熔丝FPGA开始读取PROM内数据，并通过SelectMap总线写入到FPGA内，当读取到标定的位置时，停止读取PROM数据，开始自动生成数值零，待生成数值零的个数等于标记删除长度时，继续读取PROM内的值，直至PROM内所有的值全部读取。其中，为了保证反熔丝FPGA读取PROM数据与通过SelectMap总线写入到FPGA内之间的速度平衡，引入了一个FIFO，PROM读数据写入到FIFO内，FPGA读取FIFO内的数据，当FIFO满的时候停止读取PROM数据，当FIFO空的时候，FPGA停止读取FIFO内数据。
S300、FPGA加载成功后，DSP开始读取FPGA的块RAM内加载数据进行加载，具体过程为：
将DSP最终生成的OUT文件转化为可以存储在FPGA块RAM内的COE文件，然后配置DSP的Bootmode模式，以16位ROM作为程序引导。加载时先将DSP的复位信号拉低10毫秒，然后再将复位信号拉高释放，此时，DSP通过EMIF总线读取块RAM内加载数据，待所有数据都读取完毕，便完成了DSP的整个加载过程。
S400、DSP加载成功后，通过EMIF总线将FLASH重构数据写入到FPGA并存储到FPGA的块RAM内，然后通过同步串口下传至反熔丝FPGA；
S500、反熔丝FPGA接收到FLASH重构数据后，对FLASH进行重构，FLASH的重构分了三部分，分别是FLASH的擦除、FLASH的写和FLASH的回读校验。擦除操作时，DSP通过EMIF总线发送擦除操作指令、擦除FLASH的起始地址和擦除长度，反熔丝FPGA根据FLASH的擦除地址和擦除长度对FLASH进行擦除。FLASH写操作时，DSP先通过EMIF总线将重构数据写入到块RAM内，然后发送写操作指令、写FLASH的起始地址和写长度，反熔丝FPGA通过根据FLASH写地址和写长度开始读取块RAM内的数据并写入到FLASH。FLASH回读校验操作时，DSP通过EMIF总线发送读操作指令，反熔丝FPGA根据FLASH读起始地址和读长度，将读取FLASH加载数据并写入到块RAM内，然后DSP通过EMIF总线将块RAM内数据读取，并对读取的数据进行校验，如果发现读取的数据有误，则重新进行整个重构操作。
S600、FLASH 重构完成后，对FPGA进行重新加载，此时，反熔丝FPGA从FLASH端读取加载数据，对FPGA进行加载。
为了增强可靠性，FPGA从FLASH端加载时，反熔丝FPGA会读取FLASH内的加载数据和校验数据，选择相应的EDAC校验算法，利用校验数据对加载数据进行校验操作，如果出现1比特数据错误，EDAC校验将对其进行自动纠错，输出正确结果，并给出1比特错误标志。如果出现多比特错误，EDAC校验将会给出一个多比特错误标志，表示该系统引入了错误数据，需进行相应处理。
从FLASH端加载FPGA时，反熔丝FPGA将会根据FLASH内存储加载数据和校验数据的基地址，按照以下三步一个循环来读取数据，首先连续读取两个加载数据，其次读取一个校验数据，最后连续读取两个加载数据。通过校验数据对加载数据进行校验，并将得到校验后的数据通过SelectMap总线写入到FPGA内，待所有数据都写入完毕，便完成了从FLASH端加载FPGA的整个过程。
本发明还包括一种应用上述方法的星载设备的单粒子翻转恢复系统，包括：DSP、FPGA、反熔丝FPGA、FLASH和PROM；反熔丝FPGA通过PROM总线与PROM相连，反熔丝FPGA通过FLASH总线与FLASH相连，反熔丝FPGA通过同步串口和SelectMap总线和FPGA相连，FPGA通过EMIF总线与DSP相连。
综上所述，本发明实施例针对单粒子翻转，对其进行了FLASH重载设计，并且重载前对加载数据进行EDAC校验增强可靠性，为了防止FLASH内存储的重载数据发生单粒子翻转使得设备无法正常加载，在PROM内存储了简单系统，通过PROM端加载，可以启动星载设备，使星载设备运行简单功能，然后利用该简单系统，DSP通过EMIF总线对FLASH进行数据重构，使FLASH内存储的数据恢复正常，然后再从FLASH端对星载设备进行重新加载，使星载设备所有功能正常运行，通过PROM和FLASH联合加载的方式，显著的增强了星载设备单粒子翻转恢复的能力。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (8)

1.一种星载设备的单粒子翻转恢复方法，其特征在于，包括：
S100、在PROM中存储加载数据，通过加载数据以构建用于启动星载设备的运行系统；
S200、反熔丝FPGA读取PROM内的加载数据，然后写入到FPGA内，开始对FPGA进行加载；
S300、FPGA加载成功后，DSP开始读取FPGA的块RAM内加载数据进行加载；
S400、DSP加载成功后，将FLASH重构数据写入FPGA并存储到FPGA的块RAM内，然后下传至反熔丝FPGA；
S500、反熔丝FPGA接收到FLASH重构数据后，对FLASH进行重构，将原存储在FLASH内的加载数据擦除，然后重新写入正确的加载数据，并进行回读校验，如果校验成功则重构完成，否则重新进行步骤S500；
S600、FLASH 重构完成后，反熔丝FPGA从FLASH端读取加载数据，对FPGA进行重新加载；
所述步骤S100中在PROM中存储加载数据的具体步骤为：
S101、生成原始MCS烧写文件；
S102、删除原始MCS烧写文件中连续大量为零的部分，并且标记出删除位置和删除长度；
S103、重新生成较小的MCS文件，烧写到PROM内。
2.根据权利要求1所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S200中反熔丝FPGA读取PROM内加载数据的具体步骤为：
S201、反熔丝FPGA开始读取PROM内数据并写入到FPGA内，
S202、当读取到标记的删除位置时，停止读取PROM数据，开始自动生成数值零，待生成数值零的个数等于标记的删除长度时，继续读取PROM内的值，直到PROM内所有的值全部读取。
3.根据权利要求1所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S200中，在反熔丝FPGA内设置一个FIFO，PROM的读取数据先写入到FIFO内，然后再通过FIFO写入到FPGA内。
4.根据权利要求1所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S300中DSP开始读取FPGA的块RAM内加载数据进行加载之前还包括以下步骤：先将DSP的复位信号拉低10毫秒，然后再将复位信号拉高释放。
5.根据权利要求1所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S500中回读校验的具体步骤为：
S501、DSP发送读操作指令，
S502、反熔丝FPGA根据FLASH读起始地址和读长度，将读取的FLASH加载数据并写入到块RAM内，
S503、DSP将块RAM内数据读取，并对读取的数据进行校验，如果发现读取的数据有误，则重新进行重构操作。
6.根据权利要求1所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S600中反熔丝FPGA从FLASH端读取加载数据的具体步骤为：
S601、反熔丝FPGA读取FLASH时内的加载数据和校验数据，按两个加载数据和一个校验数据的顺序进行数据的读取，
S602、通过校验数据对加载数据进行校验，并将校验后的加载数据写入FPGA内。
7.根据权利要求6所述的星载设备的单粒子翻转恢复方法，其特征在于：所述步骤S602中进行校验时选择EDAC校验算法，如果出现1比特数据错误，EDAC校验对其进行自动纠错，输出正确结果，并给出1比特错误标志；如果出现多比特错误，EDAC校验给出一个多比特错误标志。
8.一种应用权利要求1至7任意一项所述的单粒子翻转恢复方法的星载设备的单粒子翻转恢复系统，其特征在于，包括：DSP、FPGA、反熔丝FPGA、FLASH和PROM；所述反熔丝FPGA通过PROM总线与PROM相连，所述反熔丝FPGA通过FLASH总线与FLASH相连，所述反熔丝FPGA通过同步串口和SelectMap总线和FPGA相连，所述FPGA通过EMIF总线与DSP相连。
CN202011216299.6A 2020-11-04 2020-11-04 星载设备的单粒子翻转恢复方法及系统 Active CN112099832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011216299.6A CN112099832B (zh) 2020-11-04 2020-11-04 星载设备的单粒子翻转恢复方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011216299.6A CN112099832B (zh) 2020-11-04 2020-11-04 星载设备的单粒子翻转恢复方法及系统

Publications (2)

Publication Number Publication Date
CN112099832A CN112099832A (zh) 2020-12-18
CN112099832B true CN112099832B (zh) 2021-04-20

Family

ID=73784517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011216299.6A Active CN112099832B (zh) 2020-11-04 2020-11-04 星载设备的单粒子翻转恢复方法及系统

Country Status (1)

Country Link
CN (1) CN112099832B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113608720B (zh) * 2021-07-23 2023-11-10 中国电子科技集团公司第三十研究所 一种抗单粒子翻转的星载数据处理系统及方法
CN117453279B (zh) * 2023-12-26 2024-03-19 中国人民解放军国防科技大学 一种适用于太空强辐射环境下的星载设备硬件架构
CN117453462B (zh) * 2023-12-26 2024-03-08 中国人民解放军国防科技大学 一种星载设备软件可靠重构和加载运行方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196890A (zh) * 2017-12-24 2018-06-22 北京卫星信息工程研究所 在轨混合加载fpga与cpu的方法
CN108255636A (zh) * 2017-12-13 2018-07-06 太原航空仪表有限公司 一种抗单粒子翻转系统及其使用方法
CN109491707A (zh) * 2018-10-26 2019-03-19 西安空间无线电技术研究所 一种dsp程序在轨重构和维护方法
CN111142962A (zh) * 2019-11-15 2020-05-12 北京理工大学 一种星载fpga的在轨重构方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111102B2 (en) * 2003-10-06 2006-09-19 Cisco Technology, Inc. Port adapter for high-bandwidth bus
US8390324B2 (en) * 2010-09-20 2013-03-05 Honeywell International Inc. Universal functionality module
CN103577205B (zh) * 2012-07-26 2018-02-02 中国航空工业集团公司第六三一研究所 基于mcs文件的arinc659芯片加载方法
JP6649728B2 (ja) * 2014-09-17 2020-02-19 創新音▲速▼股▲ふん▼有限公司 無線通信システムにおけるリソースを要求する方法と装置
CN107621943A (zh) * 2017-08-18 2018-01-23 上海无线电设备研究所 一种fpga动态批量烧写系统及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255636A (zh) * 2017-12-13 2018-07-06 太原航空仪表有限公司 一种抗单粒子翻转系统及其使用方法
CN108196890A (zh) * 2017-12-24 2018-06-22 北京卫星信息工程研究所 在轨混合加载fpga与cpu的方法
CN109491707A (zh) * 2018-10-26 2019-03-19 西安空间无线电技术研究所 一种dsp程序在轨重构和维护方法
CN111142962A (zh) * 2019-11-15 2020-05-12 北京理工大学 一种星载fpga的在轨重构方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于DSP的FPGA动态重构系统研究与设计;范斌等;《信息与电子工程》;20110430;第8卷(第2期);第124-127页 *

Also Published As

Publication number Publication date
CN112099832A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN112099832B (zh) 星载设备的单粒子翻转恢复方法及系统
KR100926475B1 (ko) 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
US6546517B1 (en) Semiconductor memory
US8799555B2 (en) Boot data storage schemes for electronic devices
US20040093487A1 (en) External storage apparatus having redundant boot blocks, and data proessing method therefor
US20190179629A1 (en) NVM Architecture with OTA Support
US7992076B2 (en) Method and device of rewriting a primary sector of a sector erasable semiconductor memory means
US20120290897A1 (en) Data storage system having multi-bit memory device and on-chip buffer program method thereof
JP2002351685A (ja) 不揮発性メモリのデータ更新方法及び制御装置
CN107220097B (zh) 一种大规模复杂结构软件的在轨烧写与重载方法
CN111930638B (zh) 星载接收机中dsp芯片混合运行和存储检测方法
CN109614122B (zh) 一种星载多处理器软件在轨编程系统及其设计方法
US8438327B2 (en) Recovery scheme for an emulated memory system
CN113590227A (zh) 一种嵌入式系统下的二进制烧写格式的加载方法及系统
US7886211B2 (en) Memory controller
US7257030B2 (en) Operating a storage component
US20030187818A1 (en) Method and apparatus for embedding configuration data
CN115686946A (zh) 固件更新方法、固件更新装置和车辆
CN102375760B (zh) 嵌入式系统及其中的文件系统的倒换方法
CN108255540B (zh) 一种Nand flash元件及其载入控制方法和装置
CN111611000A (zh) 一种高可靠的固件空中升级方法及系统
EP1344224B1 (en) Method for the secure updating of data areas in a non volatile memory and device to perform such a method
CN114924808A (zh) 一种基于双份存储程序的sram型fpga在轨可靠加载方法
CN111158660A (zh) 一种多模式星载软件eeprom在轨编程方法
CN117573155B (zh) 产品信息处理方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant