CN112073340B - 具有物理层接口电路的集成电路 - Google Patents

具有物理层接口电路的集成电路 Download PDF

Info

Publication number
CN112073340B
CN112073340B CN202010429015.5A CN202010429015A CN112073340B CN 112073340 B CN112073340 B CN 112073340B CN 202010429015 A CN202010429015 A CN 202010429015A CN 112073340 B CN112073340 B CN 112073340B
Authority
CN
China
Prior art keywords
low frequency
physical layer
matching circuit
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010429015.5A
Other languages
English (en)
Other versions
CN112073340A (zh
Inventor
帕斯卡·卡迈勒·阿布达
亚力克西斯·纳塔内尔·于奥-马尔尚
马蒂厄·阿里保德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112073340A publication Critical patent/CN112073340A/zh
Application granted granted Critical
Publication of CN112073340B publication Critical patent/CN112073340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种在差分网络总线节点(200)中使用的集成电路(202)，包括：收发器(212)，具有第一收发器输入输出端(214)和第二收发器输入输出端(216)；物理层高端(208)，连接到第一收发器输入输出端(214)；物理层低端(210)，连接到第二收发器输入输出端(216)；以及物理层接口电路(234)，其包括：第一低频RC匹配电路(236)和第一高频RC匹配电路(240)，其各自连接在第一收发器输入输出端(214)和第一参考端(238)之间；以及第二低频RC匹配电路(242)和第二高频RC匹配电路(246)，其各自连接在第二收发器输入输出端(216)和第二参考端(244)之间。

Description

具有物理层接口电路的集成电路
技术领域
本公开涉及集成电路，具体地涉及在差分网络总线节点中使用的集成电路。
背景技术
实现物理层(如CAN(控制器区域网络)，Flexray等)的差分网络组件必须通过抗干扰规范。例如，IEC 62228-3：2019规范了在网络条件下对CAN收发器IC(集成电路)的EMC(电磁兼容性)评估的测试和测量方法。具体的测试包括对RF干扰、脉冲和ESD(静电放电)的免疫性。
标准规范可以要求收发器IC在连接或不连接到外部CMC(共模扼流圈)的情况下被测试。100uH CMC与IC的等效电容一起可以生成大约4MHz的低频谐振。这种低频谐振会导致在DPI(直接功率注入)测试期间注入到IC中的功率增加。如果共模抑制比在该谐振频率不够高，则这可能导致在DPI期间IC的收容器部分失效。
最新版本的标准规范IEC62228-3：2019实现了包括测试仅具有两个CAN节点(两个CAN收发器)的物理层的技术变化。这种仅具有两个节点的最小CAN网络可以减少CAN总线的等效电容，从而导致注入在IC上的功率量的进一步增加。这可能导致在CAN版本500KB和FD(2MB)(灵活数据速率)上的IC的EMC性能降低，特别是在高频下。
发明内容
根据本公开的第一方面，提供了一种在差分网络总线节点中使用的集成电路，该集成电路包括：
收发器，该收发器具有第一收发器输入输出端和第二收发器输入输出端；
物理层高端，该物理层高端连接到第一收发器输入输出端；
物理层低端，该物理层低端连接到第二收发器输入输出端；和
物理层接口电路，该物理层接口电路包括：
第一低频RC匹配电路和第一高频RC匹配电路，其各自连接在第一收发器输入输出端和第一参考端之间；和
第二低频RC匹配电路和第二高频RC匹配电路，其各自连接在第二收发器输入输出端和第二参考端之间。
物理层接口电路可以改进物理层的抗干扰性能。接口电路提供集成的匹配网络，可以优化为：(i)将低频谐振移至较低频，同时放弃其品质因数；以及(ii)降低高频阻抗以降低注入到IC中的功率水平。
在一个或多个实施例中，集成电路可以进一步包括焊盘环。物理层接口电路可以定位在焊盘环中。
在一个或多个实施例中，物理层高端可以由以下方式连接到第一收发器输入输出端：
第一接合线，该第一接合线连接在物理层高端和第一接合焊盘之间；以及
一个或多个第一导电路径，该一个或多个第一导电路径连接第一接合焊盘、第一收发器输入输出端和第一RC匹配电路。
物理层低端可以由以下方式连接到第二收发器输入输出端：
第二接合线，该第二接合线连接在物理层低端和第二接合焊盘之间；以及
一个或多个第二导电路径，该一个或多个第二导电路径连接第二接合焊盘、第二收发器输入输出端和第二RC匹配电路。
在一个或多个实施例中，第一低频RC匹配电路可以包括与第一低频电容串联的第一低频电阻。第二低频RC匹配电路可以包括与第二低频电容串联的第二低频电阻。第一高频RC匹配电路可以包括与第一高频电容串联的第一高频电阻。第二高频RC匹配电路可以包括与第二高频电容串联的第二高频电阻。
在一个或多个实施例中，第一低频电阻和第二低频电阻可以具有在2千欧和200千欧之间的值。第一低频电容和第二低频电容可以具有1pF和5pF之间的值。第一高频电阻和第二高频电阻可以具有5欧姆和100欧姆之间的值。第一高频电容和第二高频电容可以具有1pF和10pF之间的值。
在一个或多个实施例中，第一低频RC匹配电路可以与第二低频RC匹配电路相同，并且第一高频匹配电路可以与第二高频匹配电路相同。
在一个或多个实施例中，物理层端可以被配置成连接到外部共模扼流圈和网络总线。
在一个或多个实施例中，共模扼流圈的电感和集成电路的电容可以限定低频谐振。第一低频电阻、第二低频电阻、第一低频电容和第二低频电容的值可以基于低频谐振。
在一个或多个实施例中，可以选择第一低频电阻和第二低频电阻的值以减少低频谐振的品质因数。
在一个或多个实施例中，可以选择第一低频电容和第二低频电容的值以减少低频谐振的频率。
在一个或多个实施例中，可以选择第一高频电阻、第二高频电阻、第一高频电容和第二高频电容的值以减少RF振荡。
在一个或多个实施例中，集成电路可以进一步包括处理电路和节点控制器。收发器、处理电路和节点控制器可以不定位在焊盘环内。
根据本公开的另外的方面，提供了一种包括本文中所公开的任何集成电路的差分总线节点。
在一个或多个实施例中，差分网络总线节点可以是以下中的一个：
控制器区域网络节点；
Flexray网络节点；或
DSI网络节点。
在一个或多个实施例中，差分网络总线节点可以进一步包括共模扼流圈，其中：
共模扼流圈的电感和集成电路的电容可以限定低频谐振；以及
第一低频电阻、第二低频电阻、第一低频电容和第二低频电容的值可以基于低频谐振。
虽然本公开可以具有各种修改和替代形式，但其细节已经在附图中以举例的方式示出并且将被详细描述。然而，应当理解，除了所描述的特定实施例之外的其它实施例也是可能的。也涵盖了落入所附权利要求书的精神和范围内的所有修改、等同物和替代实施例。
以上讨论并且不旨在表示在当前或未来权利要求集合范围内的每个示例性实施例或每个实现。下面的附图和具体实施方式还举例例证了各种示例性实施例。结合附图说明考虑以下具体实施方式，可以更完全地理解各种示例性实施例。
附图说明
现在将仅参考附图通过举例的方式描述一个或多个实施例，其中：
图1示出了示例性差分网络总线节点的示意图；
图2示出了包括根据示例性实施例的IC的差分网络总线节点的示意图；
图3示出了用于模拟仅由两个示例性CAN总线节点组成的CAN总线的DPI测试的AC模拟平台电路示意图；
图4示出了图3的CAN总线节点的模拟DPI测试的性能；
图5示出了在缺乏CMC的情况下图3的CAN总线节点的模拟DPI测试的性能；
图6示出了根据示例性实施例的具有和不具有优化的物理层接口电路在没有CMC的CW模式下运行的两个节点500KB CAN总线物理层的DPI性能结果；
图7示出了根据示例性实施例的具有和不具有优化的物理层接口电路在没有CMC的AM模式下运行的两个节点500KB CAN总线物理层的DPI性能结果；
图8示出了具有和不具有优化的物理层接口电路在没有CMC的CW模式下运行的两个节点500KB CAN总线物理层的DPI性能结果；
图9示出了根据示例性实施例的具有和不具有优化的物理层接口电路在具有CMC的AM模式下运行的两个节点500KB CAN总线物理层的DPI性能结果；
图10示出了根据示例性实施例的具有和不具有优化的物理层接口电路在没有CMC的CW模式下运行的两个节点2MB CAN总线物理层的DPI性能结果；
图11示出了根据示例性实施例的具有和不具有优化的物理层接口电路在没有CMC的AM模式下运行的两个节点2MB CAN总线物理层的DPI性能结果；
图12示出了根据示例性实施例的具有和不具有优化的物理接口电路在具有CMC的CW模式下运行的两个节点2MB CAN总线物理层的DPI性能结果；
图13示出了根据示例性实施例的具有和不具有优化的物理层接口电路在具有CMC的AM模式下运行的两个节点2MB CAN总线物理层的DPI性能结果；
图14示出了根据IEC62228-3：2019经受DPI测试的CAN总线节点所收容的信号中的不期望的振荡；
图15示出了用于模拟图14的收容信号中的振荡的电路设置；
图16示出了根据示例性实施例的具有和不具有物理层接口电路的图15的电路的尼奎斯特(Nyquist)图；
图17示出了根据示例性实施例的具有和不具有物理层接口电路的图15的电路的模拟收容信号；和
图18示出了根据示例性实施例的在具有和不具有物理层接口电路的情况下经受DPI测试的两节点CAN总线中的CAN节点处的收容信号上的附加振荡信号的幅度。
具体实施方式
图1示出了示例性差分网络总线节点100的示意图。差分网络总线节点100包括连接到总线终端104的集成电路(IC)102。总线终端104可以包括到网络总线(未示出)的连接，该网络总线可以连接到另外的差分网络总线节点。在该例子中，IC 102经由共模扼流圈(CMC)106连接到总线终端104。与IC 102的连接在集成电路102的物理层高端108和物理层低端110处进行的。在一些例子中，物理层高端108和物理层低端110可以每个包括IC 102的封装上的连接引脚。
IC 102包括具有第一收发器输入输出节点114和第二收发器输入输出节点116的收发器112。第一收发器输入输出节点114连接到物理层高端108。第二收发器输入输出节点116连接到物理层低端110。
在图1的例子中，收发器节点114、116与物理层端108、110之间的连接是经由相应的第一接合焊盘118和第二接合焊盘120以及第一接合线122和第二接合线124。接合焊盘118、120和接合线122、124可以能够连接到实现为IC 102的封装上的连接引脚的物理层端108、110。接合焊盘118、120定位在IC 102的焊盘环126中。焊盘环可以包括在封装的其它引脚和IC的其它组件之间提供连接的另外的接合焊盘128。焊盘环126可以进一步包括其它电路(未示出)，例如ESD保护电路、电源线/环和保护二极管。
网络节点100的IC 102进一步包括用于控制收发器112的节点控制器130，以及可以实现网络节点100的主要功能的处理电路132。在汽车CAN节点中，主要功能的例子可以包括与变速箱、安全气囊、防抱死制动、电动转向、车窗升降和视听(AV)系统等相关的功能。这些系统中的每个可以包括多个子系统。每个子系统可以对应于节点内的CAN节点或微控制器(处理电路)。例如，制动电路可以具有为车辆内的多个微控制器供电的电源单元，用于阀控制、通用I/O、温度感测等。AV系统可能需要更高的比特率CAN。
图2示出了根据本公开的实施例的包括IC 202的差分网络总线节点200的示意图。在图1中也示出的图2的特征已经在200串联中给出了相应的附图标记，并且在本文中不必再次描述。
IC 202包括物理层接口电路234，该物理层接口电路234包括：第一低频RC匹配电路236，该第一低频RC匹配电路236连接在第一收发器输入输出端214和第一参考端238之间；第一高频RC匹配电路240，该第一高频RC匹配电路240连接在第一收发器输入输出端214和第一参考端238之间；第二低频RC匹配电路242，该第二低频RC匹配电路242连接在第二收发器输入输出端216和第二参考端244之间；以及第二高频RC匹配电路246，该第二高频RC匹配电路246连接在第二收发器输入输出端216和第二参考端244之间。在一些例子中，第一参考端238和第二参考端244连接到相同的电压参考，例如网络节点参考，其可以是接地的。
在该例子中，物理层接口电路234定位在IC 202的焊盘环226中。第一RC匹配电路236、240、第一收发器输入输出端和第一物理层高端208之间的连接包括：(i)连接第一RC匹配电路236、240、第一收发器输入输出端214和第一接合焊盘218的一个或多个第一导电路径；以及(ii)连接在第一接合焊盘218和物理层高端208之间的第一接合线222。类似地，第二RC匹配电路242、246与物理层低端210之间的连接包括：(i)连接第二RC匹配电路236、240、第二收发器输入输出端216和第二接合焊盘220的一个或多个第二导电路径；以及(ii)在第二接合焊盘220和物理层低端210之间的第二接合线224。一个或多个第一和第二导电路径可以是IC内的一个或多个金属层或连接。
将物理层接口电路234定位在焊盘环中可以避免增大IC的管芯大小，并且可以避免适于EMC之外的项目的规范的IC架构的大的改变。换句话说，所公开的物理层接口电路可以在现有的IC设计上实现，而无需重新验证IC的主收发器和处理电路。
第一低频RC匹配电路236包括与第一低频电容器CLF250串联的第一低频电阻器RLF248。第二低频RC匹配电路242包括与第二低频电容器CLF254串联的第二低频电阻器RLF252。第一高频RC匹配电路240包括与第一高频电容器CHF258串联的第一高频电阻器RHF256。第二高频RC匹配电路246包括与第二高频电容器CHF262串联的第二高频电阻器RHF260。
如上文所描述，CMC 206的电感和IC 202的等效电容的相互作用可以生成几MHz的低频谐振。物理层接口电路234可以将谐振移到较低频并且减少其品质因数。具体地，相应的第一低频RC匹配电路236和第二低频RC匹配电路242的第一低频电容器250和第二低频电容器254减少了谐振频率。谐振频率移入的大小取决于电容器250、254的值。第一低频电阻器248和第二低频电阻器252减少谐振的品质因数，并且可以相应地选择它们的值。
第一低频电容器250和第二低频电容器254可以具有在1至5pF范围内的电容值。在一些例子中，第一低频电容器250和第二低频电容器254均具有3pF的值。第一低频电阻器248和第二低频电阻器252可以具有在2kΩ至200kΩ范围内的电阻值。在一些例子中，第一低频电阻器248和第二低频电阻器252均具有20kΩ的电阻值。
如上所描述，在标准规范IEC62228-3：2019中对于指定仅具有两个CAN收发器IC/节点的DPI测试的最近改变导致相关联的CAN总线的电容的减小。所导致的阻抗的增加可以使在DPI测试期间对IC注入的功率增加，从而导致在高频下的性能问题，尤其是在100-300MHz的范围内。物理层接口电路234可以有利地降低阻抗并且减小注入到收发器212和IC202的其余处理和控制电路230、232的功率电平。
物理层接口电路可以为任何高频信号提供到接地的低阻抗路径，从而减少了注入到收发器和处理电路中的功率。具体地，第一高频匹配电路240和第二高频匹配电路246经由它们各自的第一高频电容器258和第二高频电容器262增加总线节点200的电容。第一高频电阻器256和第二高频电阻器260还能够实现阻抗匹配并且减少任何高频谐振的品质因数，并且可以相应地选择它们的值。对于车辆中的无终端节点，高频电阻器256、260与高频电容器258、262一起可以形成终端阻抗。例如，具有50Ω高频电阻器和7pF高频电容器的高频匹配电路在300Mhz时将具有大约120Ω的阻抗，对应于CAN网络的总线终端阻抗。
第一高频电容器258和第二高频电容器262可以具有在1至20pF范围内的电容值。在一些例子中，第一高频电容器258和第二高频电容器262均具有7pF的值。第一高频电阻器256和第二高频电阻器260可以具有在5至100Ω范围内的电阻值。在一些例子中，第一高频电阻器256和第二高频电阻器260均具有50Ω的电阻值。
通过适当地选择相关的电阻和电容值以解决上述问题，可以认为匹配电路236、243、240、246是优化的RC匹配网络。
图3示出了用于模拟仅由两个CAN总线节点组成的CAN总线的DPI测试的AC模拟台电路示意图。在图1和图2中也示出的图3的特征已经在300串联中给出了相应的附图标记，并且在本文中不必再次描述。
每个CAN总线节点包括连接到CMC 306的IC 302。每个IC 302包括如上关于图2所描述的物理层接口电路334。DPI注入电路364连接到上部CMC 306。两个CAN总线节点经由CAN总线(未示出)连接。
图4示出了两种不同CAN总线节点布置的模拟DPI测试的性能：(i)具有物理层接口电路的图3的CAN总线节点；以及(ii)没有物理层接口电路的相同布置(类似于图1所示)。优化的曲线468示出了作为具有物理层接口电路的CAN总线节点的频率的函数由DPI注入电路以共模注入的AC信号的电压响应(传递函数)的变化。未优化的曲线470示出了作为没有物理层接口电路的CAN总线节点频率的函数的电压响应的变化。在图3中，在接合焊盘右侧的点处模拟响应。
如上所描述，CMC的电感和IC的电容的相互作用可以导致几MHz的低频谐振。在该例子中，对于没有物理层接口电路的CAN总线节点，谐振发生在3.4MHz。这可以视为未优化的曲线470中在3.4MHz处的峰值。
CAN总线节点中的物理层接口电路用于将谐振移到较低频并且减少其品质因数。具体地，第一低频RC匹配电路和第二低频RC匹配电路将谐振频率减少大约1MHz，如优化的曲线468中的峰值所示。在该例子中，第一和第二低频电容器都均有3pF的电容值，这降低了谐振频率。第一和第二低频20kΩ电阻器用于减少谐振的品质因数。
优化的曲线368示出了在3.4Mhz处的电压衰减相对于未优化的曲线470有8.4dB的改进。因此，物理层接口电路以未优化的谐振频率3.4Mhz降低注入IC的功率。
图5示出了与图4相同的模拟性能曲线568、570，但是缺乏总线节点的CMC。
如上所描述，在标准规范IEC62228-3：2019中对于指定仅具有两个CAN收发器IC/节点的DPI测试的最近改变导致CAN总线的电容的减小。所导致的阻抗的增加可导致在测试期间对IC的增加的功率注入，从而导致高频下的性能问题，特别是在100-300MHz的范围内。当节点IC未连接到CMC时(如下面关于图6到图12所讨论的)，性能问题会更加严重。图2和图3的物理层接口电路可以降低阻抗并且减小注入到收发器和IC的处和控制电路中的功率电平。具体地，第一和第二高频匹配电路经由它们各自的第一和第二高频电容器来增加CAN总线节点的电容。第一和第二高频电阻器还能够实现阻抗匹配并且减少任何高频谐振的品质因数。
相对于未优化的曲线570，优化的曲线568示出了在频率范围100-300MHZ之间电压衰减的4.6dB的改进。换句话说，在高频下，物理层接口电路减少注入到收发器和IC的其余部分中的功率电平。
图6至图13示出了具有和不具有优化的物理接口电路的两节点CAN总线物理层的DPI性能结果。各个图示出了如表1中所示的各种配置的DPI结果，其中CW是连续波，AM是幅度调制。
图6示出了在没有CMC以连续波(CW)模式运行的两节点500kbit CAN总线的DPI结果。该图示出了测试级、通过规范672、优化的曲线668(示出了具有物理层接口电路的CAN节点IC的结果)和未优化的曲线670(示出了没有物理层接口电路的CAN节点IC的结果)。没有物理层接口电路的CAN节点IC未通过DPI测试，因为未优化的曲线668在大约300MHz处低于通过规范672。对于所有测试的频率，优化的曲线670保持在通过规范672的上方，表示具有物理层接口电路的CAN节点IC的测试通过。高频匹配电路校正了高频性能问题。
图7示出了在没有CMC以幅度调制(AM)模式运行的两节点500kbit CAN总线的DPI结果。结果与关于图6描述的CW模式的结果基本相同。
图8和图9示出了具有CMC分别以CW模式和AM模式运行的两节点500kbit CAN总线的DPI结果。对于表示测试通过的所有频率，优化的曲线868、968和未优化的曲线870、970都保持在通过规范872、972的上方。然而，对于所有性能曲线，在1至3MHz处可以看到性能降低。
图10和图11示出了在没有CMC分别以CW模式和AM模式运行的两节点2Mbit CAN总线的DPI结果。两个未优化的曲线1070、1170在大约100-200MHz处下降到它们各自的通路规范1072、1172的下方，表示没有物理层接口电路的对应CAN节点IC未能通过DPI测试。对于所有频率，优化的曲线1070、1170保持在通路规格1072、1172的上方，表示具有物理层接口电路的CAN节点IC的测试通过。高频匹配电路降低了高频性能问题。
图12和图13示出了具有CMC分别以CW模式和AM模式运行的两节点2Mbit CAN总线的DPI结果。两个未优化的曲线1270、1370在大约3-6MHz处低于它们各自的通过规范1272、1372，表示没有物理层接口电路的对应CAN节点IC未能通过DPI测试。对于所有频率，优化的曲线1270、1370保持在通路规格1272、1372的上方，表示具有物理层接口电路的CAN节点IC的测试通过。低频匹配电路降低了低频性能问题。通过将每个未优化的曲线1268、1368与相应的优化的曲线1270、1370进行比较，可以看出低频谐振的品质因数的移位和减少。
表1表示在CAN节点IC中包括物理层接口电路解决了没有接口电路的等效IC的六个失效模式。
图6至图13示出了与500kBit CAN相比，2Mbit CAN的性能问题更加严重。因此，物理层接口电路的解决方案将有助于具有5MBits或10MBits的更高数据速率的未来差分总线网络的发展。
图14示出了在根据标准规范IEC62228-3：2019的DPI测试期间可能出现的附加的问题。
该图示出：在经受DPI测试的第一示例性两节点CAN总线中的一个节点的收发器处收容的第一收容信号1474；以及在经受DPI测试的第二示例性两节点CAN总线中的一个节点的收发器处收容的第二收容信号1476。两个CAN总线中的节点包括不同的IC。
两个收容信号在其周期的顶部和底部电平处包括振荡1478，也称为RF气泡。在一些例子中，振荡可以发生在-5V的下方和+10V CAN偏移(DC和RF)的上方。如果振荡大小的幅度变得显著，则节点收发器可能由于自感RF而关闭。
●在电容性总线负载下，由于收发器关闭，气泡可以几乎违反G5要求
●当发生时，气泡可以严重地违反Vcc和Vio上的G5排放要求
根据位于节点收发器附近的电容(到接地)可能发生振荡；一个单独的收发器可能不会自行振荡。在本地添加一个或多个收发器可以添加足够的电容用于发生振荡。另外，原始装备制造商(OEM)可能添加CAN滤波器电容，也可能导致振荡。振荡1478会影响节点收发器正确解码所收容信号1474、1476的能力。
图15示出了用于模拟图14的收容信号中的振荡的电路设置。该模拟包括物理层接口电路的高频匹配电路1580。
图16示出了图15的电路的尼奎斯特图，其用于高频匹配电路中的电阻器的两个不同值。该图示出了对应于1000MΩ的电阻器值的一个零点1682和两个极点1684。这样的高电阻值有效地模拟了没有高频匹配电路的电路。该图还示出了对应于50Ω的电阻器值的两个零点1686和两个极点1688。对于50Ω电阻器，系统保持稳定，因为添加的零点防止极点1588移动到右边位置(RHP)(实部(MHz)>0)，其中零点和极点是不稳定的。这是阻尼LC谐振电路引起振荡的解决方案(电感L可以由例如PCB迹线和接合线之类的寄生源引起)。
图17示出了图15的电路的模拟收容信号，其具有高频匹配电路的两个不同值的电阻器(1000MΩ和50MΩ)。1000MΩ电阻值有效地模拟了没有匹配电路，并且相应的模拟收容信号1790具有类似于图14的振荡。匹配电路中的50Ω电阻器的模拟收容信号1792示出了振荡的阻尼变化和显著降低。
不期望的振荡有效地增加了给定频率下的信号电平。在550MHz下振荡尤其成问题。除了解决在图6、图7、图10和图11所示的两节点CAN总线测试中观察到的高频问题之外，高频匹配电路还可以有利地减少这些信号振荡。以此方式，可以基于减少两节点网络总线和所收容信号振荡的高频性能问题来选择高频匹配电路的电阻和电容值。
图18示出了经受DPI测试的两节点CAN总线中的CAN节点处的接收信号上的附加振荡信号的幅度。上图示出了15V的共模电压的结果，下图示出了-15V的共模电压的结果。每个图示出了用于以下的附加信号电平：(i)没有物理层接口电路1894的CAN总线节点；(ii)具有物理层接口电路的CAN总线节点，该物理层接口电路具有10Pf 1896的第一和第二高频电容器；以及(iii)具有物理层接口电路的CAN总线节点，该物理层接口电路具有4pF 1898的第一和第二高频电容器。物理层接口电路明显地减少了由100-1000MHz收容信号中不希望的振荡引起的附加信号电平。具有10pF电容的高频电容器提供比4pF电容器更好的性能。然而，4pF电容器的性能仍是足够的，并且4pF解决方案可能更有吸引力，因为其可消耗IC管芯上的较少面积。
所公开的物理层接口电路可以使用IC的焊盘环上的空间来实现，并且可以提高差分物理层在低频域和高频域中的抗扰性。接口电路提供集成的匹配网络，可以优化为：(i)将低频谐振移至较低频，同时放弃其品质因数；以及(ii)减小高频阻抗以减小注入到IC中的功率水平。
物理层接口电路可以在低频下改进使用共模扼流圈的物理层的抗干扰性能。同时，如新标准规范IEC62228-3：2019所规定的，当使用没有共模扼流圈并且当网络总线仅由两个节点组成时，该接口电路可以提高IC的高频抗扰性。
所公开的物理层接口电路的一个主要优点在于，它们可以使用IC的焊盘环上的空间来简单地实现，并且连接到差分物理层的两个输入(或端)。这可以避免增大IC的管芯大小，并且避免适于EMC之外的项目的规范的IC架构的大的改变。换句话说，所公开的物理层接口电路可以在现有的IC设计上实现，而无需重新验证IC的主收发器和处理电路。也可以避免长周期的调查(测量+模拟)和处理问题。
本文中所公开的一个或多个集成电路解决了CAN和其他差分网络(分布式系统接口(DSI)，FLEXRAY等)面临的至少三个问题：
●共模扼流圈和IC电容之间谐振的低频问题；
●与由两个节点配置引起的总线电容减小相关联的高频问题；和
●在大约550MHZ处观察到振荡或RF气泡的问题。
以此方式，物理层接口电路可以被认为形成谐振清洁器。
上述图中的指令和/或流程图步骤可以以任何顺序执行，除非明确声明了特定的顺序。而且，本领域的技术人员将认识到，尽管已经论述了一组示例性指令/方法，但是可以以多种方式组合本说明书中的材料以产生其它例子，并且应在此具体实施方式所提供的上下文内理解。
在一些示例性实施例中，以上描述组指令/方法步骤集合被实现为在计算机或机器上实现的一组可执行指令的功能和软件指令，计算机或机器是由所述可执行指令编程并且由其控制的。这些指令被加载以在处理器(例如一个或多个CPU)上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器)或其它控制或计算设备。处理器可以指单个组件或多个组件。
在其它例子中，本文中所示的指令/方法的集合以及与其相关联的数据和指令被存储在相应存储装置中，所述存储装置实现为一个或多个非瞬态机器或计算机可读或计算机可用存储介质或媒介。这种计算机可读或计算机可用存储介质被认为是物品(或制品)的一部分。制品或制品可以指任何制造的单个组件或多个组件。本文中所限定的非瞬态机器或计算机可用介质不包括信号，但是这种介质能够收容和处理来自信号和/或其它瞬态介质的信息。
本说明书中讨论的材料的示例性实施例可以全部或部分地通过网络、计算机或基于数据的设备和/或服务来实现。这些可以包括云、因特网、内联网、移动电话、台式机、处理器、查找表、微控制器、消费装备、基础设施或其它启用设备和服务。如本文中和在权利要求中所使用的，提供以下非排他性的定义。
在一个例子中，本文中所讨论的一个或多个指令或步骤是自动化的。术语自动或自动地(及其类似变型)是指使用计算机和/或机械/电气装置的设备、系统和/或过程的受控操作，而无需人为干预、观察、努力和/或决定。
应当理解，所述要耦合的任何组件可以直接或间接地耦合或连接。在间接耦合的情况下，附加组件可以位于被称为耦合的两个组件之间。
在本说明书中，已经根据所选择的细节集合呈现了示例性实施例。然而，本领域的技术人员将理解，可以实践包括这些细节的不同选择集合的许多其它示例性实施例。所附权利要求旨在覆盖所有可能的示例性实施例。

Claims (10)

1.一种在差分网络总线节点(200)中使用的集成电路(202)，其特征在于，所述集成电路(202)包括：
收发器(212)，所述收发器(212)具有第一收发器输入输出端(214)和第二收发器输入输出端(216)；
物理层高端(208)，所述物理层高端(208)连接到所述第一收发器输入输出端(214)；
物理层低端(210)，所述物理层低端(210)连接到所述第二收发器输入输出端(216)；以及
物理层接口电路(234)，其包括：
第一低频RC匹配电路(236)和第一高频RC匹配电路(240)，其各自连接在所述第一收发器输入输出端(214)和第一参考端(238)之间；以及
第二低频RC匹配电路(242)和第二高频RC匹配电路(246)，其各自连接在所述第二收发器输入输出端(216)和第二参考端(244)之间。
2.根据权利要求1所述的集成电路(202)，其特征在于，还包括焊盘环(226)，其中所述物理层接口电路(234)定位在所述焊盘环内。
3.根据权利要求1或权利要求2所述的集成电路(202)，其特征在于：
所述物理层高端(208)通过以下方式连接到所述第一收发器输入输出端(214)：
第一接合线(222)，所述第一接合线(222)连接在所述物理层高端(208)和第一接合焊盘(218)之间；以及
一个或多个第一导电路径，所述一个或多个第一导电路径连接所述第一接合焊盘(218)、所述第一收发器输入输出端(214)、所述第一低频RC匹配电路和所述第一高频RC匹配电路；以及
所述物理层低端(210)通过以下方式连接到所述第二收发器输入输出端(216)：
第二接合线(224)，所述第二接合线(224)连接在所述物理层低端(210)和第二接合焊盘(220)之间；以及
一个或多个第二导电路径，所述一个或多个第二导电路径连接所述第二接合焊盘(220)、所述第二收发器输入输出端(216)、所述第二低频RC匹配电路和所述第二高频RC匹配电路。
4.根据权利要求1或权利要求2所述的集成电路(202)，其特征在于：
所述第一低频RC匹配电路(236)包括与第一低频电容(250)串联的第一低频电阻(248)；
所述第二低频RC匹配电路(242)包括与第二低频电容(254)串联的第二低频电阻(252)；
所述第一高频RC匹配电路(240)包括与第一高频电容(258)串联的第一高频电阻(256)；以及
所述第二高频RC匹配电路(246)包括与第二高频电容(262)串联的第二高频电阻(260)。
5.根据权利要求4所述的集成电路(202)，其特征在于：
所述第一低频电阻(248)和所述第二低频电阻(252)具有在2千欧和200千欧之间的值；
所述第一低频电容(250)和所述第二低频电容(254)具有在1pF与5pF之间的值；
所述第一高频电阻(256)和所述第二高频电阻(260)具有在5欧姆与100欧姆之间的值；且
所述第一高频电容(258)和所述第二高频电容(262)具有在1pF与10pF之间的值。
6.根据权利要求1或权利要求2所述的集成电路(202)，其特征在于，所述第一低频RC匹配电路(236)与所述第二低频RC匹配电路(242)相同，并且所述第一高频RC匹配电路(240)与所述第二高频RC匹配电路(246)相同。
7.根据权利要求4所述的集成电路(202)，其特征在于，所述物理层高端和所述物理层低端被配置成连接到外部共模扼流圈(206)和网络总线。
8.根据权利要求7所述的集成电路(202)，其特征在于：
所述共模扼流圈(206)的电感和所述集成电路(202)的电容限定低频谐振；且
所述第一低频电阻(248)、所述第二低频电阻(252)、所述第一低频电容(250)和所述第二低频电容(254)的值是基于所述低频谐振的。
9.根据权利要求8所述的集成电路(202)，其特征在于，选择所述第一低频电阻(248)和所述第二低频电阻(252)的值以减少所述低频谐振的品质因数。
10.一种差分网络总线节点(200)，其特征在于，包括根据在前的任一项权利要求所述的集成电路(202)。
CN202010429015.5A 2019-05-24 2020-05-19 具有物理层接口电路的集成电路 Active CN112073340B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19305662.9A EP3742678B1 (en) 2019-05-24 2019-05-24 Integrated circuit with physical layer interface circuit
EP19305662.9 2019-05-24

Publications (2)

Publication Number Publication Date
CN112073340A CN112073340A (zh) 2020-12-11
CN112073340B true CN112073340B (zh) 2024-03-12

Family

ID=67060337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010429015.5A Active CN112073340B (zh) 2019-05-24 2020-05-19 具有物理层接口电路的集成电路

Country Status (3)

Country Link
US (1) US11057073B2 (zh)
EP (1) EP3742678B1 (zh)
CN (1) CN112073340B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245993B2 (ja) * 2019-07-18 2023-03-27 パナソニックＩｐマネジメント株式会社 通信装置および通信システム
EP4300897A1 (en) * 2022-06-29 2024-01-03 Nxp B.V. Controller area network node, can system and method for the node

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2006105141A (ru) * 2006-02-20 2007-09-20 Томский государственный университет систем управления и радиоэлектроники (ТУСУР) (RU) Двухканальный нулевой радиометр
CN101309152A (zh) * 2008-06-20 2008-11-19 杭州圣茂科技有限公司 基于有线电视线传输网的以太网交换系统
CN102356556A (zh) * 2009-02-06 2012-02-15 Rfaxis股份有限公司 射频收发机前端电路
CN102938657A (zh) * 2012-11-13 2013-02-20 贵州中科汉天下电子有限公司 一种射频前端装置
CN105656436A (zh) * 2016-03-30 2016-06-08 武汉芯泰科技有限公司 一种cmos功率放大器匹配电路
WO2017217197A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885613B2 (en) * 2005-04-15 2011-02-08 Hitachi Metals, Ltd. Multiband high-frequency circuit, multiband high-frequency circuit device and multiband communications apparatus comprising same
US7885047B2 (en) * 2007-11-21 2011-02-08 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection of device interface for local interconnect network (LIN) bus and the like
US8299856B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Power transistor output match network with high Q RF path and low Q low frequency path
US8698571B2 (en) * 2011-03-30 2014-04-15 Hitachi, Ltd. Circuit for improving the immunity performance of a vehicle network
EP2887540A1 (en) * 2013-12-18 2015-06-24 Telefonaktiebolaget L M Ericsson (publ) Local oscillator signal generation
US9712113B2 (en) * 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
EP3214803A1 (en) 2016-03-03 2017-09-06 Nxp B.V. Feedforward ringing suppression circuit
EP3477895B1 (en) * 2017-10-26 2020-05-06 Melexis Technologies NV A transceiver unit for transmitting data via a differential bus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2006105141A (ru) * 2006-02-20 2007-09-20 Томский государственный университет систем управления и радиоэлектроники (ТУСУР) (RU) Двухканальный нулевой радиометр
CN101309152A (zh) * 2008-06-20 2008-11-19 杭州圣茂科技有限公司 基于有线电视线传输网的以太网交换系统
CN102356556A (zh) * 2009-02-06 2012-02-15 Rfaxis股份有限公司 射频收发机前端电路
CN102938657A (zh) * 2012-11-13 2013-02-20 贵州中科汉天下电子有限公司 一种射频前端装置
CN105656436A (zh) * 2016-03-30 2016-06-08 武汉芯泰科技有限公司 一种cmos功率放大器匹配电路
WO2017217197A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置

Also Published As

Publication number Publication date
CN112073340A (zh) 2020-12-11
US11057073B2 (en) 2021-07-06
EP3742678A1 (en) 2020-11-25
US20200373959A1 (en) 2020-11-26
EP3742678B1 (en) 2022-02-23

Similar Documents

Publication Publication Date Title
CN112073340B (zh) 具有物理层接口电路的集成电路
CN109858098B (zh) Pcb布线的方法、装置、计算机设备及存储介质
CN111656660B (zh) 车辆用的电磁干扰抑制
US9692617B2 (en) Electronic apparatus and method for improving quality of transmitted signal, and system for the same
US20160274163A1 (en) Device and method for detecting types of universal serial bus cable
JPWO2012132553A1 (ja) 車両ネットワークの耐雑音障害性を向上するための回路
JP5026993B2 (ja) 半導体装置及びその装置の信号終端方法
US6856165B2 (en) Circuit for adapting characteristic wave impedance
US7724535B2 (en) Semiconductor device, related method, and printed circuit board
US7330514B1 (en) Methods and apparatus to mitigate cross-talk interference
US11711225B2 (en) Reduction of power-over-data-lines (PODL) filter parasitics for multi-gigabit ethernet
CN111313856A (zh) 一种集成dc耦合电容的芯片
CN211579990U (zh) 一种车载以太网的测试电路
US7145783B2 (en) Apparatus reducing radiated emission from electronic modules
JP2014083932A (ja) Ｃａｎ通信装置
CN111131087B (zh) 一种以太网物理层信号的传输系统及信号传输方法
US10592458B1 (en) Bimodal impedance matching terminators
CN211457097U (zh) 一种集成dc耦合电容的芯片
US10250215B2 (en) Electronic circuit and method for mounting electronic circuit
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
US11482993B1 (en) Mitigating the effects of kickback noise on a comparator
CN211979072U (zh) 具有高频信号传输线的pcb板及电子装置
US20090058559A1 (en) Microprocessor common-mode emissions reduction circuit
US11395401B1 (en) Printed circuit board structure and method for improved electromagnetic compatibility performance
WO2004079933A2 (en) Bondwire decoupling filter for filtering rf noise from a transceiver bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant