CN112069106A - 一种基于fpga的多路服务器peci链路控制系统 - Google Patents
一种基于fpga的多路服务器peci链路控制系统 Download PDFInfo
- Publication number
- CN112069106A CN112069106A CN202010847286.2A CN202010847286A CN112069106A CN 112069106 A CN112069106 A CN 112069106A CN 202010847286 A CN202010847286 A CN 202010847286A CN 112069106 A CN112069106 A CN 112069106A
- Authority
- CN
- China
- Prior art keywords
- server
- switching module
- peci
- link
- server node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101150039033 Eci2 gene Proteins 0.000 title abstract 6
- 102100021823 Enoyl-CoA delta isomerase 2 Human genes 0.000 title abstract 6
- 238000005192 partition Methods 0.000 claims abstract description 136
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 238000004891 communication Methods 0.000 claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Abstract
本发明提出了一种基于FPGA的多路服务器PECI链路控制系统，包括：若干服务器节点、header连接器以及FPGA，所述FPGA包括第一切换模块、第二切换模块、分区检测控制模块，所述第一切换模块通过第一PECI链路与对应的服务器节点的CPU通信连接，所述第一切换模块通过第二PECI链路与对应的服务器节点的BMC通信连接，所述第二切换模块分别与若干第一切换模块连接；所述header连接器用于设置分区数量；所述分区检测控制模块用于根据分区数量控制第一切换模块以及第二切换模块的通道切换，实现多路服务器分区数量的切换设置以及对应的PECI链路，提高了多路服务器PECI链路控制的稳定性以及可靠性。
Description
技术领域
本发明涉及服务器PECI链路控制领域，尤其是涉及一种基于FPGA的多路服务器PECI链路控制系统。
背景技术
随着云平台、高性能计算、异构计算等应用场景的发展需求，客户对多路服务器系统柔性设计需求更加关注，即通过关键模块复用实现整系统快速改型。目前主流的多路服务器通常为8路、4路，通常情况下，多路服务器系统都需要满足分区(partition)切换功能，例如一个8路服务器系统可以拆分为两个4路服务器系统或者四个2路服务器系统。无论多路服务器系统如何分区，对于每个CPU(Central ProcessingUnit，中央处理器)运行过程中温度的实时侦测是整个系统检测的重要环节。
现有技术中CPU温度的检测主要是BMC(Baseboard ManagementController，基板管理控制器)通过PCH(Platform ControllerHub，南桥)中的ME(ManagementEngine，管理引擎)间接获取CPU核心温度或者BMC直接通过PECI(PlatformEnvironmentControlInterface，平台环境控制接口)总线获取CPU温度，当多路服务器系统切换成不同的分区时，PECI链路需要根据分区配置状态通过复杂的硬件逻辑链路进行切换；当BMC间接获取CPU温度的路径异常时，也需要通过复杂的硬件逻辑设计来切换路径，以保证可以检测到CPU的实时温度及调试使用。
通常情况下为了满足分区切换，部分硬件切换链路需要放置在一个公共节点上(即每个分区共用的模块，例如背板)，否则会造成不同分区的主板无法共用，即由于硬件设计不同需要生产多种类型的主板模块，导致生产效率变低，灵活配置性大幅降低；与此同时，如果将公用芯片设计在背板上，需要将背板变为有源背板，对于背板的可生产性，可靠性相比无源情况会大幅降低，不利于多路服务器PECI链路控制。
发明内容
本发明为了解决现有技术中存在的问题，创新提出了一种基于FPGA的多路服务器PECI链路控制系统，有效解决由于现有技术造成需要设计多种类型主板模块的问题，有效的提高了多路服务器PECI链路控制的稳定性以及可靠性。
本发明第一方面提供了一种基于FPGA的多路服务器PECI链路控制系统，包括：若干服务器节点、header连接器以及FPGA，每个服务器节点包括CPU、BMC，所述FPGA包括第一切换模块、第二切换模块、分区检测控制模块，所述第一切换模块通过第一PECI链路与对应的服务器节点的CPU通信连接，所述第一切换模块通过第二PECI链路与对应的服务器节点的BMC通信连接，所述第二切换模块分别与若干第一切换模块连接；所述header连接器与分区检测控制模块的输入端连接，用于设置分区数量；所述分区检测控制模块的使能输出端与第一切换模块以及第二切换模块的使能控制端连接，用于根据分区数量控制第一切换模块以及第二切换模块的通道切换，实现多路服务器分区数量的切换设置以及对应的PECI链路。
可选地，服务器节点的数量为4。
进一步地，每个第一切换模块的第一输入端通过第二PECI链路与对应的服务器节点的BMC通信连接，每个第一切换模块的输出端通过第一PECI链路与对应服务器节点的CPU通信连接；
第二切换模块的输出端与第四服务器节点对应的第一切换模块的第二输入端连接；第二切换模块的第一输入端一路与第三服务器节点对应的第一切换模块的第一输入端连接，另一路与第三服务器节点的BMC连接；第二切换模块的第二输入端一路与第一服务器节点对应的第一切换模块的第一输入端连接，一路与第二服务器节点对应的第一切换模块的第二输入端连接，另一路与第三服务器节点对应的第一切换模块的第二输入端连接；第一服务器节点对应的第一切换模块的第二输入端与第二服务器节点对应的第一切换模块的第一输入端连接。
进一步地，分区检测控制模块检测的服务器分区数量为4时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为4的2路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
进一步地，第一切换模块的第一输入端与输出端通信，第二切换模块的输出端与第二输入端通信。
可选地，分区检测控制模块检测的服务器分区数量为2时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为2的4路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
进一步地，第一服务器节点对应的第一切换模块的第一输入端与输出端通信，第三服务器节点对应的第一切换模块的第一输入端与输出端通信，第二服务器节点对应的第一切换模块的第二输入端与输出端通信，第四服务器节点对应的第一切换模块的第二输入端与输出端通信连接，第二切换模块的输出端与第一输入端通信；
第一分区内第二服务器节点的第二PECI链路断开，第二分区内第四服务器节点的第二PECI链路断开。
可选地，分区检测控制模块检测的服务器分区数量为1时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为1的8路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行分区内部全部服务器节点的初始化过程以及获取分区内部全部服务器节点的CPU的温度数据。
进一步地，第一切换模块的第二输入端与输出端通信，第二切换模块的输出端与第二输入端通信；
第二服务器节点、第三服务器节点、第四服务器节点的第二PECI链路均断开。
可选地，服务器节点还包括CPLD以及PCH，所述CPLD用于接收分区检测控制模块检测的分区数量，根据分区数量对分区内部的服务器节点提供供电时序；所述PCH通过第二PECI链路与BMC通信连接，BMC在通过PCH、第二PECI链路获取CPU温度异常时，通过第一PECI链路获取取CPU温度。
本发明采用的技术方案包括以下技术效果：
1、本发明有效解决由于现有技术造成需要设计多种类型主板模块的问题，有效的提高了多路服务器PECI链路控制的稳定性以及可靠性。
2、本发明技术方案是在FPGA内部通过硬件描述语言设计相应逻辑模块，即可完成多路服务器复杂PECI链路的切换拓扑，而且还可以避免使用有源背板，降低生产成本，配置灵活性强，提高控制效率。
3、本发明技术方案中BMC在通过PCH、第二PECI链路获取CPU温度异常时，通过第一PECI链路获取取CPU温度，提高了CPU温度获取的可靠性，避免了因为通过PCH、第二PECI链路获取CPU温度异常时无法获取CPU温度的情况。
应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见的，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明方案中实施例一系统的结构示意图；
图2为本发明方案中实施例一系统的流程示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例一
本发明技术方案为描述方便，以服务器节点的数量为4、第一切换模块数量对应为4，第二切换模块数量为1为例，进行说明。
如图1-图2所示，本发明提供了一种基于FPGA的多路服务器PECI链路控制系统，包括：第一服务器节点11、第二服务器节点12、第三服务器节点13、第四服务器节点14、header连接器2以及FPGA3，第一服务器节点11(Node1)、第二服务器节点12(Node2)、第三服务器节点13(Node3)、第四服务器节点14(Node1)均包括CPU、BMC。
FPGA3包括4个第一切换模块、第二切换模块32、分区检测控制模块33，4个第一切换模块即第一服务器节点11对应的第一切换模块311，第二服务器节点12对应的第一切换模块312，第三服务器节点13对应的第一切换模块313，第四服务器节点14对应的第一切换模块314。
每个第一切换模块通过第一PECI链路与对应的服务器节点的CPU通信连接，第一切换模块通过第二PECI链路与对应的服务器节点的BMC通信连接，具体地，第一切换模块311通过第一PECI链路与对应的第一服务器节点11的CPU通信连接，第一切换模块311通过第二PECI链路与对应的第一服务器节点11的BMC通信连接；第一切换模块312通过第一PECI链路与对应的第二服务器节点12的CPU通信连接，第一切换模块312通过第二PECI链路与对应的第二服务器节点12的BMC通信连接；第一切换模块313通过第一PECI链路与对应的第三服务器节点13的CPU通信连接，第一切换模块313通过第二PECI链路与对应的第三服务器节点13的BMC通信连接；第一切换模块314通过第一PECI链路与对应的第四服务器节点14的CPU通信连接，第一切换模块314通过第二PECI链路与对应的第四服务器节点14的BMC通信连接。
第二切换模块32分别与4个第一切换模块连接；header连接器2与分区检测控制模块33的输入端连接，用于设置分区数量；header连接器2的引脚1、引脚2、引脚3一路分别与分区检测控制模块33连接，另一路通过上拉电阻与电源VCC连接；引脚4、引脚5、引脚6分别接地。当外部header连接器2上1-4、2-5、3-6之间不插跳帽时，分区检测控制模块33采集到的电平状态为“111”，对应得知需要将整系统配置为分区为四个的2路服务器；当外部header连接器2上1-4、2-5之间不插跳帽，3-6之间有跳帽时，分区检测控制模块33采集到的电平状态为“110”，对应得知需要将整系统配置为分区为两个的4路服务器；当外部header连接器2上1-4之间不插跳帽，2-5和3-6之间有跳帽时，分区检测控制模块33采集到的电平状态为“100”，得知需要将整系统配置为分区为一个的8路服务器，可以通过header连接器2中跳帽的设置，实现服务器分区数量的设置。本发明仅是提供一种通过header连接器2与跳帽的配合实现分区数量设置的方式，也可以通过其他方式实现，本发明在此不做限制。
分区检测控制模块33的使能输出端与4个第一切换模块以及第二切换模块32的使能控制端(S)连接，用于根据分区数量控制4个第一切换模块以及第二切换模块32的通道切换，实现多路服务器分区数量的切换设置以及对应的PECI链路。
具体地，服务器节点的数量为4，即第一服务器节点11、第二服务器节点12、第三服务器节点13、第四服务器节点14。4个第一切换模块以及第二切换模块32均可以通过MUX芯片(2选1的选择器)实现，具体地，第一服务器节点11对应的第一切换模块311为MUX1芯片，第二服务器节点12对应的第一切换模块312为MUX2芯片，第三服务器节点13对应的第一切换模块313为MUX3芯片，第四服务器节点14对应的第一切换模块314为MUX4芯片，第二切换模块32为MUX0芯片。
每个第一切换模块(MUX1芯片-MUX4芯片)的第一输入端(B0)通过第二PECI链路与对应的服务器节点的BMC通信连接，每个第一切换模块的输出端(A)通过第一PECI链路与对应服务器节点的CPU通信连接；第二切换模块32的输出端与第四服务器节点14(Node4)对应的第一切换模块314的第二输入端(B1)连接；第二切换模块32的第一输入端(B0)一路与第三服务器节点13(Node3)对应的第一切换模块313的第一输入端连接，另一路与第三服务器节点13的BMC连接；第二切换模块32的第二输入端一路与第一服务器节点11对应的第一切换模块311的第一输入端连接，一路与第二服务器节点12对应的第一切换模块312的第二输入端连接，另一路与第三服务器节点13对应的第一切换模块313的第二输入端连接；第一服务器节点11对应的第一切换模块311的第二输入端与第二服务器节点12对应的第一切换模块312的第一输入端连接。
当分区检测控制模块33检测的服务器分区数量为4时(检测电平信号为111)，分区检测控制模块33根据分区数量发送4个第一切换模块以及第二切换模块32的使能控制信号，控制实现分区为4的2路服务器的切换设置以及对应的PECI链路；
分区检测控制模块33发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
进一步地，每个服务器节点还包括CPLD，CPLD用于接收分区检测控制模块33检测的分区数量，根据分区数量对分区内部的服务器节点提供供电时序；各个服务器节点的BMC和CPLD通过STRAP[1:0](GPIO接口，通用输入输出接口)得知系统的配置为分区数量为4个的2路服务器，由各个服务器节点的CPLD负责完成各自分区内节点的上电时序过程，此时4个服务器节点均为Legacy模式；与此同时，分区检测控制模块33按照逻辑设计拉高或者拉低4个第一切换模块以及第二切换模块32的S引脚(S＝0，A＝B0；S＝1，A＝B1)，将4个第一切换模块的S引脚设置为LOW，则输出端A与第一输入端B0通信，将第二切换模块32的S引脚设置为High，则输出端A与第二输入端B1通信，此时可以看到，服务器变成分区为4个的独立的2路服务器系统，每个2路服务器中的BMC通过PECI总线单独负责各自节点CPU温度的获取，与其它三个节点完全断开，互不干涉。
当服务器节点分区数量为4时，对应的每个第一切换模块的第一输入端与输出端通信，第二切换模块32的输出端与第二输入端通信。
当分区检测控制模块33检测的服务器分区数量为2(检测的电平为110)时，分区检测控制模块33根据分区数量发送第一切换模块以及第二切换模块32的使能控制信号，控制实现分区为2的4路服务器的切换设置以及对应的PECI链路；
分区检测控制模块33发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
进一步地，每个服务器节点还包括CPLD，CPLD用于接收分区检测控制模块33检测的分区数量，根据分区数量对分区内部的服务器节点提供供电时序；各个服务器节点的BMC和CPLD通过STRAP[1:0](GPIO接口，通用输入输出接口)得知系统的配置为分区数量为两个的4路服务器，由此判断需要由第一服务器节点11(Node1)与第二服务器节点12(Node2)的CPLD负责协同完成4路服务器分区1(包括Node1、Node2)的上电时序过程，第三服务器节点13(Node3)与第四服务器节点14(Node4)的CPLD负责协同完成4路服务器分区2(包括Node3、Node4)的上电时序过程，此时第一服务器节点11(Node1)和第三服务器节点13(Node3)为Legacy模式，第二服务器节点12(Node2)和第四服务器节点14(Node4)为Non-Legacy模式，与此同时，分区检测控制模块33按照逻辑设计将第二切换模块32(MUX0)、第一服务器节点11对应的第一切换模块311(MUX1)、第三服务器节点13对应的第一切换模块313(MUX3)的S引脚设置为LOW，则输出端A与第一输入端通信(A＝B0)，将第二服务器节点12对应的第一切换模块312(MUX2)、第四服务器节点14对应的第一切换模块314(MUX4)的S引脚设置为High，则输出端A与第二输入端通信(A＝B1)，此时可以看到，整服务器变成分区为两个的独立的4路服务器系统，分区1中Node1上的BMC通过PECI总线负责获取Node1和Node2上所有CPU的温度信息，Node2上的BMC与PCH、CPU之间的PECI链路断开；分区2中Node3上的BMC通过PECI总线负责获取Node3和Node4上所有CPU的温度信息，Node4上的BMC与PCH、CPU之间的PECI链路断开，两个分区之间完全断开，互不干涉。
当服务器节点分区数量为2时，第一服务器节点11对应的第一切换模块311的第一输入端与输出端通信，第三服务器节点13对应的第一切换模块313的第一输入端与输出端通信，第二服务器节点12对应的第一切换模块312的第二输入端与输出端通信，第四服务器节点14对应的第一切换模块314的第二输入端与输出端通信连接，第二切换模块32的输出端与第一输入端通信；第一分区内第二服务器节点12的第二PECI链路断开，第二分区内第四服务器节点14的第二PECI链路断开。
分区检测控制模块33检测的服务器分区数量为1时(检测电平信号为100)，分区检测控制模块33根据分区数量发送第一切换模块以及第二切换模块32的使能控制信号，控制实现分区为1的8路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行分区内部全部服务器节点的初始化过程以及获取分区内部全部服务器节点的CPU的温度数据。
进一步地，每个服务器节点还包括CPLD，CPLD用于接收分区检测控制模块33检测的分区数量，根据分区数量对分区内部的服务器节点提供供电时序；各个服务器节点的BMC和CPLD通过STRAP[1:0]得知系统的配置为分区数量为一个的8路服务器，由此判断需要由4个服务器节点的CPLD负责协同完成一个8路服务器的上电时序过程；此时第一服务器节点11(Node1)为Legacy模式，第二服务器节点12(Node2)、第三服务器节点13(Node3)、第四服务器节点14(Node4)为Non-Legacy模式，与此同时，分区检测控制模块33按照逻辑设计将第二切换模块32(MUX0)的S引脚设置为HIGH，则输出端与第一输入端通信(A＝B1)，将4个第一切换模块(MUX1、MUX3、MUX2、MUX4)的S引脚设置为High，则输出端与第一输入端通信(A＝B1)，此时可以看到，整系统变成分区数量为一个的独立的8路服务器系统，Node1上的BMC通过PECI总线负责获取Node2-Node4上所有CPU的温度信息，Node2-Node4上的BMC与PCH和CPU之间的PECI链路断开。
当分区数量为1时，每个第一切换模块的第二输入端与输出端通信，第二切换模块32的输出端与第二输入端通信；第二服务器节点12、第三服务器节点13、第四服务器节点14的第二PECI链路均断开。
进一步地，每个服务器节点内部还包括PCH，PCH通过第二PECI链路与BMC通信连接，BMC在通过PCH、第二PECI链路获取CPU温度异常时，通过第一PECI链路获取取CPU温度。
本发明有效解决由于现有技术造成需要设计多种类型主板模块的问题，有效的提高了多路服务器PECI链路控制的稳定性以及可靠性。
本发明技术方案是在FPGA内部通过硬件描述语言设计相应逻辑模块，即可完成多路服务器复杂PECI链路的切换拓扑，而且还可以避免使用有源背板，降低生产成本，配置灵活性强，提高控制效率。
本发明技术方案中BMC在通过PCH、第二PECI链路获取CPU温度异常时，通过第一PECI链路获取取CPU温度，提高了CPU温度获取的可靠性，避免了因为通过PCH、第二PECI链路获取CPU温度异常时无法获取CPU温度的情况。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (10)
1.一种基于FPGA的多路服务器PECI链路控制系统，其特征是，包括：若干服务器节点、header连接器以及FPGA，每个服务器节点包括CPU、BMC，所述FPGA包括第一切换模块、第二切换模块、分区检测控制模块，所述第一切换模块通过第一PECI链路与对应的服务器节点的CPU通信连接，所述第一切换模块通过第二PECI链路与对应的服务器节点的BMC通信连接，所述第二切换模块分别与若干第一切换模块连接；所述header连接器与分区检测控制模块的输入端连接，用于设置分区数量；所述分区检测控制模块的使能输出端与第一切换模块以及第二切换模块的使能控制端连接，用于根据分区数量控制第一切换模块以及第二切换模块的通道切换，实现多路服务器分区数量的切换设置以及对应的PECI链路。
2.根据权利要求1所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，服务器节点的数量为4。
3.根据权利要求2所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，每个第一切换模块的第一输入端通过第二PECI链路与对应的服务器节点的BMC通信连接，每个第一切换模块的输出端通过第一PECI链路与对应服务器节点的CPU通信连接；
第二切换模块的输出端与第四服务器节点对应的第一切换模块的第二输入端连接；第二切换模块的第一输入端一路与第三服务器节点对应的第一切换模块的第一输入端连接，另一路与第三服务器节点的BMC连接；第二切换模块的第二输入端一路与第一服务器节点对应的第一切换模块的第一输入端连接，一路与第二服务器节点对应的第一切换模块的第二输入端连接，另一路与第三服务器节点对应的第一切换模块的第二输入端连接；第一服务器节点对应的第一切换模块的第二输入端与第二服务器节点对应的第一切换模块的第一输入端连接。
4.根据权利要求3所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，分区检测控制模块检测的服务器分区数量为4时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为4的2路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
5.根据权利要求4所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，第一切换模块的第一输入端与输出端通信，第二切换模块的输出端与第二输入端通信。
6.根据权利要求3所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，分区检测控制模块检测的服务器分区数量为2时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为2的4路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行各自服务器节点的初始化过程以及获取各自节点分区内部的CPU的温度数据。
7.根据权利要求6所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，第一服务器节点对应的第一切换模块的第一输入端与输出端通信，第三服务器节点对应的第一切换模块的第一输入端与输出端通信，第二服务器节点对应的第一切换模块的第二输入端与输出端通信，第四服务器节点对应的第一切换模块的第二输入端与输出端通信连接，第二切换模块的输出端与第一输入端通信；
第一分区内第二服务器节点的第二PECI链路断开，第二分区内第四服务器节点的第二PECI链路断开。
8.根据权利要求3所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，分区检测控制模块检测的服务器分区数量为1时，分区检测控制模块根据分区数量发送第一切换模块以及第二切换模块的使能控制信号，控制实现分区为1的8路服务器的切换设置以及对应的PECI链路；
分区检测控制模块发送分区数量信息到4个服务器节点中的BMC，BMC接收到分区数量信息后进行分区内部全部服务器节点的初始化过程以及获取分区内部全部服务器节点的CPU的温度数据。
9.根据权利要求8所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，第一切换模块的第二输入端与输出端通信，第二切换模块的输出端与第二输入端通信；
第二服务器节点、第三服务器节点、第四服务器节点的第二PECI链路均断开。
10.根据权利要求1-9任一所述的基于FPGA的多路服务器PECI链路控制系统，其特征是，服务器节点还包括CPLD以及PCH，所述CPLD用于接收分区检测控制模块检测的分区数量，根据分区数量对分区内部的服务器节点提供供电时序；所述PCH通过第二PECI链路与BMC通信连接，BMC在通过PCH、第二PECI链路获取CPU温度异常时，通过第一PECI链路获取取CPU温度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010847286.2A CN112069106B (zh) | 2020-08-21 | 2020-08-21 | 一种基于fpga的多路服务器peci链路控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010847286.2A CN112069106B (zh) | 2020-08-21 | 2020-08-21 | 一种基于fpga的多路服务器peci链路控制系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112069106A true CN112069106A (zh) | 2020-12-11 |
| CN112069106B CN112069106B (zh) | 2022-07-19 |
Family
ID=73662453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010847286.2A Active CN112069106B (zh) | 2020-08-21 | 2020-08-21 | 一种基于fpga的多路服务器peci链路控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112069106B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112987900A (zh) * | 2021-02-24 | 2021-06-18 | 山东英信计算机技术有限公司 | 一种多路服务器及多路服务器信号互联系统 |
| CN113434445A (zh) * | 2021-06-25 | 2021-09-24 | 苏州浪潮智能科技有限公司 | 一种i3c访问dimm的管理系统和服务器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106598814A (zh) * | 2016-12-26 | 2017-04-26 | 郑州云海信息技术有限公司 | 一种实现服务器系统过热保护的设计方法 |
-
2020
- 2020-08-21 CN CN202010847286.2A patent/CN112069106B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106598814A (zh) * | 2016-12-26 | 2017-04-26 | 郑州云海信息技术有限公司 | 一种实现服务器系统过热保护的设计方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112987900A (zh) * | 2021-02-24 | 2021-06-18 | 山东英信计算机技术有限公司 | 一种多路服务器及多路服务器信号互联系统 |
| WO2022179105A1 (zh) * | 2021-02-24 | 2022-09-01 | 山东英信计算机技术有限公司 | 一种多路服务器及多路服务器信号互联系统 |
| CN113434445A (zh) * | 2021-06-25 | 2021-09-24 | 苏州浪潮智能科技有限公司 | 一种i3c访问dimm的管理系统和服务器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112069106B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI621022B (zh) | 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換 | |
| CN112069106B (zh) | 一种基于fpga的多路服务器peci链路控制系统 | |
| US20070233821A1 (en) | Managing system availability | |
| AU2266600A (en) | Method and apparatus for adding and removing components without powering down computer system | |
| CA2302500A1 (en) | Control processor switchover for a telecommunications switch | |
| CN110865958B (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
| WO2009033342A1 (fr) | Procédé et système de synchronisation d'horloge pour l'architecture de calcul de télécommunication avancée | |
| CN101639821B (zh) | 一种具有内容冗余链路的服务器smbus接口芯片 | |
| CN113312304B (zh) | 一种互联装置、主板及服务器 | |
| CN109101009B (zh) | 故障诊断系统及服务器 | |
| US20040162928A1 (en) | High speed multiple ported bus interface reset control system | |
| US20040168008A1 (en) | High speed multiple ported bus interface port state identification system | |
| US20100257294A1 (en) | Configurable provisioning of computer system resources | |
| US7656789B2 (en) | Method, system and storage medium for redundant input/output access | |
| CN113760803A (zh) | 服务器和控制方法 | |
| CN114138354B (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
| CN110968540A (zh) | 一种基于vpx双星型冗余高速背板 | |
| CN115202976A (zh) | 一种服务器板载io链路监控装置及方法 | |
| CN111414327B (zh) | 网络设备 | |
| CN111526067B (zh) | 一种网络分流器和网络分流器的通信方法 | |
| CN114116584A (zh) | 接口板卡、用户设备及cpu的测试系统 | |
| US20040162927A1 (en) | High speed multiple port data bus interface architecture | |
| CN107643990B (zh) | 可配置架构的通信设备 | |
| CN107423246B (zh) | 插槽自适应的pxi模块和pxi系统 | |
| CN219392545U (zh) | 一种时钟板及时钟兼容验证系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |