CN112019302B - Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 - Google Patents
Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 Download PDFInfo
- Publication number
- CN112019302B CN112019302B CN202010864747.7A CN202010864747A CN112019302B CN 112019302 B CN112019302 B CN 112019302B CN 202010864747 A CN202010864747 A CN 202010864747A CN 112019302 B CN112019302 B CN 112019302B
- Authority
- CN
- China
- Prior art keywords
- input end
- output end
- switch
- fdd
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
- H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/26—Arrangements affording multiple use of the transmission path using time-division multiplexing combined with the use of different frequencies
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Transceivers (AREA)
Abstract
本发明公开了一种TDD和FDD共存的前传子系统及FDD帧结构的时序调度方法,所述系统包括天线、环形器、上行传输链路单元、下行传输链路单元、调制及解调单元以及处理单元;对于上行信号,由天线接收上行信号然后传输至上行传输链路单元,然后由上行传输链路单元中的功分器将TDD上行信号和FDD上行信号分成两路,然后在上行传输链路单元的第一上行通路单元和第二上行通路单元分别传输。对于下行信号由下行传输链路单元中的第一下行通路单元和第二下行通路单元分别对TDD下行信号和FDD下行信号分别传输,然后由合路器组合成一组合信号输出至天线。通过实施本发明实施例能够实现TDD和FDD信号在同一系统中同时工作。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种TDD和FDD共存的前传子系统及FDD帧结构的时序调度方法。
背景技术
在现有的移动通信技术中,有TDD(Time Division Duplexing,时分双工)和FDD(Frequency Division Duplexing,频分双工)两种双工模式,在移动通信领域,TDD模式和FDD模式两种模式将长期共存,这就要求移动通信的无线收系统能够同时支持上述两种模型下的信号。
在现有专利CN201410682700公开了一种TDD/FDD双模可重构的无线通信系统及通信方法,其中,选择网络用于为天线接收或发射射频信号,选择对应的时分开关或双工器模式。射频收发模块,用语处理多种频段的射频信号,采用多频段可重构结构,通过集成在电路内部的可重构单元实现。但该方案把TDD和FDD的前端用开关选择组合在一起。在这一方案中TDD和FDD信号无法同时工作。
发明内容
本发明实施例提供一种TDD和FDD共存的前传子系统及FDD帧结构的时序调度方法,能解决现有技术中TDD和FDD信号无法在同一系统中同时工作的问题。
本发明一实施例提供一种TDD和FDD共存的前传子系统,包括:天线、环形器、上行传输链路单元、下行传输链路单元、调制及解调单元以及处理单元;
所述上行传输链路单元包括:第一低噪放、功分器、第一上行通路单元、第二上行通路单元;所述第一上行通路单元包括:第一开关、第二开关、若干不同频段的第一滤波器、第二低噪放以及第一巴伦;所述第二上行通路单元包括:第三开关、第四开关、若干不同频段的第二滤波器、第三低噪放以及第二巴伦;
所述下行传输链路单元包括:带宽功放模块、合路器、第一下行通路单元、第二下行通路单元;所述第一下行通路单元包括第一增益放大管和第三巴伦;所述第二下行通路单元包括第二增益放大管和第四巴伦;
所述天线与所述环形器的第一端连接;所述环形器的第二端与所述第一低噪放的输入端连接,所述环形器的第三端与所述带宽功放模块的输出端连接;
所述第一低噪放的输出端与所述功分器的输入端连接;所述功分器的第一输出端与所述第一开关的输入端连接,所述功分器的第二输出端与所述第三开关的输入端连接;
所述第一开关的输出端与若干不同频段的第一滤波器的输入端连接;每一第一滤波器的输出端均与所述第二开关的输入端连接;
所述第二开关的输出端与所述第二低噪放的输入端连接;所述第二低噪放的输出端与所述第一巴伦的输入端连接;
所述第三开关的输出端与若干不同频段的第二滤波器的输入端连接;每一第二滤波器的输出端均与所述第四开关的输入端连接;
所述第四开关的输出端与所述第三低噪放的输入端连接;所述第二低噪放的输出端与所述第二巴伦的输入端连接;
所述第一巴伦的输出端和所述第二巴伦的输出端均与所述调制及解调单元连接;所述调制及解调单元与所述处理单元连接;
所述第三巴伦的输入端与所述调制及解调单元连接,所述第三巴伦的输出端与所述第一增益放大管的输入端连接;
所述第一增益放大管的输出端与所述合路器的第一输入端连接;所述合路器的输出端与所述带宽功放模块的输入端连接;
所述第四巴伦的输入端与所述调制及解调单元连接,所述第四巴伦的输出端与所述第二增益放大管的输入端连接;
所述第二增益放大管的输出端与所述合路器的第二输入端连接。
进一步地,所述带宽功放模块包括预驱动级功放、驱动级功放以及末级功放;所述预驱动级功放、所述驱动级功放以及所述末级功放依次连接。
进一步地,所述带宽功放模块还包括:耦合器、包络检波及均值功率检测模块、开关控制模块、第五开关、第六开关以及衰减器;
所述第五开关的第一输入端为所述带宽功放模块的输入端,所述第五开关的第一输出端与所述衰减器的输入端连接,所述第五开关的第二输出端与所述第六开关的第二输入端连接;
所述第六开关的第一输入端与所述衰减器的输出端连接,所述第六开关的输出端与所述预驱动级功放的输入端连接;
所述耦合器的输入端与所述末级功放的输出端连接,所述耦合器的第一输出端为所述带宽功放模块的输出端,所述耦合器的第二输出端与所述包络检波及均值功率检测模块的输入端连接;
所述包络检波及均值功率检测模块的输出端与所述开关控制模块的输入端连接;所述开关控制模块的输出端分别与所述第五开关的第二输入端和所述第六开关的第三输入端连接。
进一步地,所述上行传输链路单元还包括第一高通滤波器;所述下行传输链路单元还包括第二高通滤波器;
所述环形器的第二端通过所述第一高通滤波器与所述第一低噪放的输入端连接;
所述合路器的输出端通过所述第二高通滤波器与所述带宽功放模块的输入端连接。
进一步地,所述第一下行通路单元还包括第一温补电阻以及第一限幅器;所述第二下行通路单元还包括第二温补电阻以及第二限幅器;
所述第三巴伦的输出端通过所述第一温补电阻与所述第一增益放大管的输入端连接;
所述第四巴伦的输出端通过所述第二温补电阻与所述第二增益放大管的输入端连接;
所述第一限幅器的一端与所述第一增益放大管的输入端连接,所述第一限幅器的另一端接地;
所述第二限幅器的一端与所述第二增益放大管的输入端连接,所述第二限幅器的另一端接地。
进一步地,还包括:时钟同步单元;所述时钟同步单元的输入端与所述处理单元连接,所述时钟同步单元的输出端与所述调制及解调单元连接。
在上述系统项实施例的基础上,本发明对应提供一种FDD帧结构的时序调度方法,在通过如权利要求1-6任意一项所述的TDD和FDD共存的前传子系统对FDD信号和TDD信号进行传输时,修改FDD上行信号和下行FDD信号所对应的C-MAC配置参数,以使所述FDD上行信号的数据接收时序与TDD上行信号的数据接收时长保持一致,以及使所述下行FDD信号的数据发送时序与下行TDD信号的数据发送时序保持一致。
通过实施本发明实施例具有如下有益效果:
本发明实施例提供了一种TDD和FDD共存的前传子系统以及FDD的时序调度方法,天线端接收信号后,由第一低噪放将宽频段的两个载波信号(1TDD+1FDD)同时放大,然后功分器将两个载波信号在模拟域分两路接收,分别由第一上行通路单元和第二上行通路单元进行传输,第一上行通路单元完成一上行载波、侦听复用通道的选择和滤波,通过第一开关,第二开关选通不同频段的第一滤波器来满足不同频段的工作要求,第二上行通路单元完成另一上行载波通路的选择及滤波。之后将第一上行通路单元和第二上行通路单元的信号接入到调制及解调单元,由调制及解调单元直接下变频为I、Q差分四路信号,再进行A/D、然后输入至处理单元,由处理单元做串并转换后做eCPRI(Common Public RadioInterface通用公共无线接口,即定义一种远端和近端的接口规范,可以通过数字的方式传输基带信号)或者CPRI(enhanced CPRI,即增强型CPRI,即通过将物理层部分功能移至远端部分后的接口规范,也是通过数字的方式传输基带信号)传输处理。
而下行eCPRI或者CPRI接入处理单元后,由处理单元做串并转换后,传输至调制及解调单元,由调制及解调单元进行D/A处理后,生成I、Q差分四路信号并直接上变频生成指定频点的射频信号,然后由第一下行通路单元和第二下行通路单元分两路传输;两个通路的下行信号通过合路器,合路输出至带宽功放模块,由宽带功放模块放大输出至环形器,最后由天线端接收。通过实施上述实施例能够实现FDD和TDD信号在一个系统中同时进行工作。此外本发明提供了一种FDD的时序调度方法,通过修改FDD上行信号和下行FDD信号所对应的C-MAC配置参数,使FDD上行信号的数据接收时序与TDD上行信号的数据接收时长保持一致,以及下行FDD信号的数据发送时序与下行TDD信号的数据发送时序保持一致。从而实现FDD信号工作在TDD时序下面,解决由于TDD和FDD由于物理层帧格式不同,导致在一个系统里同时工作时,存在上下行干扰等问题。
附图说明
图1是本发明一实施例提供的一种TDD和FDD共存的前传子系统的整体结构示意图。
图2是本发明一实施例提供的一种TDD和FDD共存的前传子系统中上行传输链路单元的结构示意图。
图3是本发明一实施例提供的一种TDD和FDD共存的前传子系统中下行传输链路单元的结构示意图。
图4是本发明一实施例提供的一种TDD和FDD共存的前传子系统的整体电路图。
图5是本发明一实施例提供的一种FDD帧结构的发送时序调度方法中TDD和FDD的时序图。
附图标记说明:第一高通滤波器1、第一低噪放2、第一开关3、第二开关4、第二低噪放5、第一巴伦6、第二巴伦7、第三低噪放8、第四开关9、第三开关10、第三巴伦11、第四巴伦12、第一温补电阻13、第二温补电阻14、第一限幅器15、第二限幅器16、第一增益放大管17、第二增益放大管18、第二高通滤波器19、第五开关20、第六开关21、预驱动级功放22、驱动级功放23、末级功放24、耦合器25、环形器26、天线27、第七开关28、调制及解调单元29、处理单元30、时钟同步单元31。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1、图2以及图3所示:
本发明一实施例提供了一种TDD和FDD共存的前传子系统,包括:天线、环形器26、上行传输链路单元、下行传输链路单元、调制及解调单元29以及处理单元30;
所述上行传输链路单元包括:第一低噪放2、功分器、第一上行通路单元、第二上行通路单元;所述第一上行通路单元包括:第一开关3、第二开关4、若干不同频段的第一滤波器、第二低噪放5以及第一巴伦6;所述第二上行通路单元包括:第三开关10、第四开关9、若干不同频段的第二滤波器、第三低噪放8以及第二巴伦7;
所述下行传输链路单元包括:带宽功放模块、合路器、第一下行通路单元、第二下行通路单元;所述第一下行通路单元包括第一增益放大管17和第三巴伦11;所述第二下行通路单元包括第二增益放大管18和第四巴伦12;
所述天线与所述环形器26的第一端连接;所述环形器26的第二端与所述第一低噪放2的输入端连接,所述环形器26的第三端与所述带宽功放模块的输出端连接;
所述第一低噪放2的输出端与所述功分器的输入端连接;所述功分器的第一输出端与所述第一开关3的输入端连接,所述功分器的第二输出端与所述第三开关10的输入端连接;
所述第一开关3的输出端与若干不同频段的第一滤波器的输入端连接;每一第一滤波器的输出端均与所述第二开关4的输入端连接;
所述第二开关4的输出端与所述第二低噪放5的输入端连接;所述第二低噪放5的输出端与所述第一巴伦6的输入端连接;
所述第三开关10的输出端与若干不同频段的第二滤波器的输入端连接;每一第二滤波器的输出端均与所述第四开关9的输入端连接;
所述第四开关9的输出端与所述第三低噪放8的输入端连接;所述第二低噪放5的输出端与所述第二巴伦7的输入端连接;
所述第一巴伦6的输出端和所述第二巴伦7的输出端均与所述调制及解调单元29连接;所述调制及解调单元29与所述处理单元30连接;
所述第三巴伦11的输入端与所述调制及解调单元29连接,所述第三巴伦11的输出端与所述第一增益放大管17的输入端连接;
所述第一增益放大管17的输出端与所述合路器的第一输入端连接;所述合路器的输出端与所述带宽功放模块的输入端连接;
所述第四巴伦12的输入端与所述调制及解调单元29连接,所述第四巴伦12的输出端与所述第二增益放大管18的输入端连接;
所述第二增益放大管18的输出端与所述合路器的第二输入端连接。
系统具体工作原理如下:
上行信号从天线接收进来,先经过环形器26(环形器26用于上下行信号分离,使得同一时刻天线端只存在上行信号或者下行信号),然后由第一低噪放2将宽频段的两个载波信号(1TDD+1FDD)同时放大,然后功分器将两个载波信号在模拟域分两路接收,分别由第一上行通路单元和第二上行通路单元进行传输,第一上行通路单元完成一上行载波、侦听复用通道的选择和滤波,通过第一开关3,第二开关4选通不同频段的第一滤波器来满足不同频段的工作要求,第二上行通路单元完成另一上行载波通路的选择及滤波。之后将第一上行通路单元和第二上行通路单元的信号接入到调制及解调单元29,由调制及解调单元29直接下变频为I、Q差分四路信号,再进行A/D、串并转换后输入到处理单元3030;然后由处理单元3030做eCPRI或者CPRI传输处理。
而下行eCPRI或者CPRI接入处理单元3030后,处理单元3030将其传输至调制及解调单元29,由调制及解调单元29进行串并转换、D/A处理后,生成I、Q差分四路信号并直接上变频生成指定频点的射频信号,然后由第一下行通路单元和第二下行通路单元分两路传输;两个通路的下行信号通过合路器,合路输出至带宽功放模块,由宽带功放模块放大输出至环形器26,最后由天线端接收。通过实施上述实施例能够实现FDD和TDD信号在一个系统中同时进行工作。
优选的,上述第一开关3、第二开关4、第三开关10以及第四开关9均为射频开关。上述第一滤波器和上述第二滤波器均为声表滤波器。上述调制及解调单元29为ADRV9026处理芯片。上述处理单元30为FPGA,优选的型号可以为:ZYNQ7Z035。
在第一上行通路单元中,可包括以下频段的声表滤波器:n78 UL 3300-3400、n78UL 3400-3500、n78 UL 3500-3600、n79 UL 4800-4900、n79 UL 4900-4960、n28 DL 708-748(n28 DL用于侦听该频段的下行信号)以及n41 3300-3400。在第二上行通路单元中,可包括以下频段的声表滤波器:n78 UL 3300-3400、n78 UL 3400-3500、n78 UL 3500-3600、n79 UL 4800-4900、n79 UL 4900-4960、n28 UL 708-748(n28 DL用于该频段上行信号选通与滤波)以及n41 2515-2575。通过第一开关3、第二开关4连通不同频段的声表滤波器,实现第一上行通路单元中上行信号的选通与滤波。通过第三开关10、第四开关9连通不同频段的声表滤波器,实现第二上行通路单元中上行信号的选通与滤波。
在一个优选的实施例中,所述带宽功放模块包括预驱动级功放22(优选的G=16dB)、驱动级功放23(优选的G=18dB)以及末级功放24(优选的G=18dB);所述预驱动级功放22、所述驱动级功放23以及所述末级功放24依次连接。
在一个优选的实施例中,所述带宽功放模块还包括:耦合器25、包络检波及均值功率检测模块、开关控制模块、第五开关20、第六开关21以及衰减器;
所述第五开关20的第一输入端为所述带宽功放模块的输入端,所述第五开关20的第一输出端与所述衰减器的输入端连接,所述第五开关20的第二输出端与所述第六开关21的第二输入端连接;
所述第六开关21的第一输入端与所述衰减器的输出端连接,所述第六开关21的输出端与所述预驱动级功放22的输入端连接;
所述耦合器25的输入端与所述末级功放24的输出端连接,所述耦合器25的第一输出端为所述带宽功放模块的输出端,所述耦合器25的第二输出端与所述包络检波及均值功率检测模块的输入端连接;
所述包络检波及均值功率检测模块的输出端与所述开关控制模块的输入端连接;所述开关控制模块的输出端分别与所述第五开关20的第二输入端和所述第六开关21的第三输入端连接。
在这一实施例中,包络检波及均值功率检测模块接收由耦合器25(优选的为30dB耦合器25)输出的,输出功率耦合的峰值检波,在信号的峰值波超过预设峰值检波门限时,发送信号至开关控制模块,开关控制模块第五开关20和第六开关21,使衰减器(优选的为30dB衰减器)连入电路中,对信号增加30dB衰减保护。
在一个优选的实施例中,所述上行传输链路单元还包括第一高通滤波器1;所述下行传输链路单元还包括第二高通滤波器19;通过高通滤波器去掉信号中不必要的低频成分,排除低频干扰。
所述环形器26的第二端通过所述第一高通滤波器1与所述第一低噪放2的输入端连接;
所述合路器的输出端通过所述第二高通滤波器19与所述带宽功放模块的输入端连接。
在一个优选的实施例中,所述第一下行通路单元还包括第一温补电阻13以及第一限幅器15;所述第二下行通路单元还包括第二温补电阻14以及第二限幅器16;通过设置温补电阻,补偿前端因为温度变化导致增益变化。而通过限幅器,来防止上行工作时候,第一低噪放有大信号输入时候而损坏,限幅器一般调整到某一功率点,超过该功率点的信号都被限制住,且不再随输入信号的增加而变化。
所述第三巴伦11的输出端通过所述第一温补电阻13与所述第一增益放大管17的输入端连接;
所述第四巴伦12的输出端通过所述第二温补电阻14与所述第二增益放大管18的输入端连接;
所述第一限幅器15的一端与所述第一增益放大管17的输入端连接,所述第一限幅器15的另一端接地;
所述第二限幅器16的一端与所述第二增益放大管18的输入端连接,所述第二限幅器16的另一端接地。
在一个优选的实施例中,还包括:时钟同步单元31;所述时钟同步单元31的输入端与所述处理单元30连接,所述时钟同步单元31的输出端与所述调制及解调单元29连接。
在一个优选的实施例中,还包括第七开关28,所述环形器26的第一端通过所述第七开关28与所述第一高通滤波器1的输入端连接。
在一个优选的实施例中,在所述环形器26和所述天线之间还设置有宽带滤波器。优选的该宽带滤波器可以为SAW或者BAW滤波器。通过增加宽带滤波器可以增强带外抑制。当下行发射功率过大时,功放底噪高,需要增加一些频段的抑制,降低对外界的干扰。
本发明所提供的TDD和FDD共存的前传子系统的总体电路示意图,如图4所示。通过实施上述系统项实施例,对于上行信号,由天线接收上行信号然后传输至上行传输链路单元,然后由上行传输链路单元中的功分器将TDD上行信号和FDD上行信号分成两路,然后在上行传输链路单元的第一上行通路单元和第二上行通路单元分别传输。对于下行信号由下行传输链路单元中的第一下行通路单元和第二下行通路单元分别对TDD下行信号和FDD下行信号分别传输,然后由合路器组合成一组合信号输出至天线。通过实施本发明实施例能够实现TDD和FDD信号在同一系统中同时工作。
通过实施本发明上述各系统项实施例,可以实现TDD和FDD信号在同一个系统中同时工作,而由于两个信号的物理层帧格式不同,导致在一个系统里同时工作时,存在上下行干扰等问题。为解决这一问题,本发明对应提供了一种FDD帧结构的时序调度方法。
本发明实施例提供了一种FDD帧结构的时序调度方法,在通过本发明上述任意一项系统项实施例所述的TDD和FDD共存的前传子系统对FDD信号和TDD信号进行传输时,修改FDD上行信号和下行FDD信号所对应的C-MAC配置参数,以使所述FDD上行信号的数据接收时序与TDD上行信号的数据接收时长保持一致,以及使所述下行FDD信号的数据发送时序与下行TDD信号的数据发送时序保持一致。
经过调整后TDD和FDD的时序图如图5所示。虚线表示每1ms的时隙间隔,纵行依次表示为TDD下行信号,TDD上行信号,FDD下行信号,FDD上行信号所对应的信号开关的切换时间,注意开关在数据传输完后延迟关闭,而在数据到来之前提前打开,如图5表示,TDD下行信号开关延迟300us关闭,提前10us打开;TDD上行信号开关在TDD下行信号开关关闭后再延迟100us打开,在TDD下行信号开关打开前再提前10us关闭。
FDD帧结构假设一个帧长为10ms,即包括20个时隙(s l ot)和10个子帧(subframe),每个子帧时长1ms,但现有的FDD信号在两个对称频段同时发送,即使初始帧头和TDD信号对齐,在同一时刻,仍然存在FDD下行信号对TDD上行信号的干扰影响和TDD下行信号对FDD上行信号的干扰影响的问题。因此如果能够在初始帧头对齐的情况下,再考虑FDD传输帧结构和TDD的帧结构对齐,则可以消除前述的两种干扰。
因此如图5所示的实例中,通过修改C-MAC的UL调度中的配置参数,将FDD下行要发送到2、3、7、8四个子帧的数据依次在下一个子帧2、3、7、8帧号里延迟发送下行的数据资源。将接收到1、4、5、6、9、10六个子帧的数据依次在下一个上行子帧1、4、5、6、9、10里向后延迟接收上行的数据资源。满足这种方式的调度算法,即可以和TDD的上行信号开关/下行信号开关切换点保持一致。
这样FDD工作方式变成在t1(第一个1ms TT I,后面依次类推)时刻工作在下行频段,t2、t3时刻工作在上行频段,t4、t5、t6时刻工作在下行频段,t7、t8时刻工作在上行频段,t9、t10时刻工作在下行频段工作。而TDD工作方式仍然不变。
同理,在NR可变带宽和可变子帧长度的情况下,TDD如果改变了上行信号开关/下行信号开关切换时隙点,FDD也要随TDD时隙点的变化而变化,因而该系统中存在多种上行信号开关/下行信号开关切换点配置的功能需要。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (7)
1.一种TDD和FDD共存的前传子系统,其特征在于,包括:天线、环形器、上行传输链路单元、下行传输链路单元、调制及解调单元以及处理单元;
所述上行传输链路单元包括:第一低噪放、功分器、第一上行通路单元、第二上行通路单元;所述第一上行通路单元包括:第一开关、第二开关、若干不同频段的第一滤波器、第二低噪放以及第一巴伦;所述第二上行通路单元包括:第三开关、第四开关、若干不同频段的第二滤波器、第三低噪放以及第二巴伦;
所述下行传输链路单元包括:带宽功放模块、合路器、第一下行通路单元、第二下行通路单元;所述第一下行通路单元包括第一增益放大管和第三巴伦;所述第二下行通路单元包括第二增益放大管和第四巴伦;
所述天线与所述环形器的第一端连接;所述环形器的第二端与所述第一低噪放的输入端连接,所述环形器的第三端与所述带宽功放模块的输出端连接;
所述第一低噪放的输出端与所述功分器的输入端连接;所述功分器的第一输出端与所述第一开关的输入端连接,所述功分器的第二输出端与所述第三开关的输入端连接;
所述第一开关的输出端与若干不同频段的第一滤波器的输入端连接;每一第一滤波器的输出端均与所述第二开关的输入端连接;
所述第二开关的输出端与所述第二低噪放的输入端连接;所述第二低噪放的输出端与所述第一巴伦的输入端连接;
所述第三开关的输出端与若干不同频段的第二滤波器的输入端连接;每一第二滤波器的输出端均与所述第四开关的输入端连接;
所述第四开关的输出端与所述第三低噪放的输入端连接;所述第二低噪放的输出端与所述第二巴伦的输入端连接;
所述第一巴伦的输出端和所述第二巴伦的输出端均与所述调制及解调单元连接;所述调制及解调单元与所述处理单元连接;
所述第三巴伦的输入端与所述调制及解调单元连接,所述第三巴伦的输出端与所述第一增益放大管的输入端连接;
所述第一增益放大管的输出端与所述合路器的第一输入端连接;所述合路器的输出端与所述带宽功放模块的输入端连接;
所述第四巴伦的输入端与所述调制及解调单元连接,所述第四巴伦的输出端与所述第二增益放大管的输入端连接;
所述第二增益放大管的输出端与所述合路器的第二输入端连接。
2.如权利要求1所述的TDD和FDD共存的前传子系统,其特征在于,所述带宽功放模块包括预驱动级功放、驱动级功放以及末级功放;所述预驱动级功放、所述驱动级功放以及所述末级功放依次连接。
3.如权利要求2所述的TDD和FDD共存的前传子系统,其特征在于,所述带宽功放模块还包括:耦合器、包络检波及均值功率检测模块、开关控制模块、第五开关、第六开关以及衰减器;
所述第五开关的第一输入端为所述带宽功放模块的输入端,所述第五开关的第一输出端与所述衰减器的输入端连接,所述第五开关的第二输出端与所述第六开关的第二输入端连接;
所述第六开关的第一输入端与所述衰减器的输出端连接,所述第六开关的输出端与所述预驱动级功放的输入端连接;
所述耦合器的输入端与所述末级功放的输出端连接,所述耦合器的第一输出端为所述带宽功放模块的输出端,所述耦合器的第二输出端与所述包络检波及均值功率检测模块的输入端连接;
所述包络检波及均值功率检测模块的输出端与所述开关控制模块的输入端连接;所述开关控制模块的输出端分别与所述第五开关的第二输入端和所述第六开关的第三输入端连接。
4.如权利要求1所述的TDD和FDD共存的前传子系统,其特征在于,所述上行传输链路单元还包括第一高通滤波器;所述下行传输链路单元还包括第二高通滤波器;
所述环形器的第二端通过所述第一高通滤波器与所述第一低噪放的输入端连接;
所述合路器的输出端通过所述第二高通滤波器与所述带宽功放模块的输入端连接。
5.如权利要求1所述的TDD和FDD共存的前传子系统,其特征在于,所述第一下行通路单元还包括第一温补电阻以及第一限幅器;所述第二下行通路单元还包括第二温补电阻以及第二限幅器;
所述第三巴伦的输出端通过所述第一温补电阻与所述第一增益放大管的输入端连接;
所述第四巴伦的输出端通过所述第二温补电阻与所述第二增益放大管的输入端连接;
所述第一限幅器的一端与所述第一增益放大管的输入端连接,所述第一限幅器的另一端接地;
所述第二限幅器的一端与所述第二增益放大管的输入端连接,所述第二限幅器的另一端接地。
6.如权利要求1所述的TDD和FDD共存的前传子系统,其特征在于,还包括:时钟同步单元;所述时钟同步单元的输入端与所述处理单元连接,所述时钟同步单元的输出端与所述调制及解调单元连接。
7.一种FDD帧结构的时序调度方法,其特征在于,在通过如权利要求1-6任意一项所述的TDD和FDD共存的前传子系统对FDD信号和TDD信号进行传输时,修改FDD上行信号和下行FDD信号所对应的C-MAC配置参数,以使所述FDD上行信号的数据接收时序与TDD上行信号的数据接收时长保持一致,以及使所述下行FDD信号的数据发送时序与下行TDD信号的数据发送时序保持一致。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010864747.7A CN112019302B (zh) | 2020-08-25 | 2020-08-25 | Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010864747.7A CN112019302B (zh) | 2020-08-25 | 2020-08-25 | Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112019302A CN112019302A (zh) | 2020-12-01 |
CN112019302B true CN112019302B (zh) | 2023-03-17 |
Family
ID=73503373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010864747.7A Active CN112019302B (zh) | 2020-08-25 | 2020-08-25 | Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112019302B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202872780U (zh) * | 2012-10-29 | 2013-04-10 | 深圳国人通信有限公司 | 超宽带分布系统的覆盖装置及其射频模块 |
CN203387509U (zh) * | 2013-07-24 | 2014-01-08 | 三维通信股份有限公司 | 一种兼容tdd和fdd的双模功放的电路排版结构 |
CN104601192A (zh) * | 2013-11-01 | 2015-05-06 | 南京亚瑟电子科技有限公司 | 一种支持tdd和fdd同时工作的前端单元设计方案 |
CN110198174A (zh) * | 2019-05-29 | 2019-09-03 | 京信通信系统(中国)有限公司 | 射频前端发射电路、射频前端电路、收发机和基站设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102197339B1 (ko) * | 2014-02-12 | 2020-12-31 | 한국전자통신연구원 | 모드 전환이 가능한 무선 송수신기 |
-
2020
- 2020-08-25 CN CN202010864747.7A patent/CN112019302B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202872780U (zh) * | 2012-10-29 | 2013-04-10 | 深圳国人通信有限公司 | 超宽带分布系统的覆盖装置及其射频模块 |
CN203387509U (zh) * | 2013-07-24 | 2014-01-08 | 三维通信股份有限公司 | 一种兼容tdd和fdd的双模功放的电路排版结构 |
CN104601192A (zh) * | 2013-11-01 | 2015-05-06 | 南京亚瑟电子科技有限公司 | 一种支持tdd和fdd同时工作的前端单元设计方案 |
CN110198174A (zh) * | 2019-05-29 | 2019-09-03 | 京信通信系统(中国)有限公司 | 射频前端发射电路、射频前端电路、收发机和基站设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112019302A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3496280A1 (en) | System and method for a radio frequency filter | |
US6567648B1 (en) | System combining radio frequency transmitter and receiver using circulator and method for canceling transmission signal thereof | |
CN108649971B (zh) | 一种终端设备 | |
JP5603950B2 (ja) | アンテナ素子の多重化方法および多重化装置、ならびにアンテナ構成要素 | |
CN110198174B (zh) | 射频前端发射电路、射频前端电路、收发机和基站设备 | |
CN110380754B (zh) | 一种双频时分信号收发放大器 | |
US12074624B2 (en) | Radio-frequency front-end circuit and communication apparatus | |
CN104601192A (zh) | 一种支持tdd和fdd同时工作的前端单元设计方案 | |
CN101272155B (zh) | 时分双工模式数字预失真功放装置 | |
Gheidi et al. | Digital cancellation technique to mitigate receiver desensitization in cellular handsets operating in carrier aggregation mode with multiple uplinks and multiple downlinks | |
KR100580427B1 (ko) | 협대역 간섭 신호 존재시 수신기의 동적 범위를 향상시키는 시스템 및 방법 | |
CN109150229A (zh) | 控制tdd系统的接收灵敏度的移动终端及时分双工系统 | |
JP3878811B2 (ja) | 周波数多重トランシーバー及び漏話の消去方法 | |
CN112019302B (zh) | Tdd和fdd共存的前传子系统及fdd帧结构的时序调度方法 | |
CN100574140C (zh) | 采用射频开关阵列的td-scdma放大器 | |
JP4075759B2 (ja) | 送受信フィルタ装置および通信装置 | |
KR100204266B1 (ko) | 코드분할다원접속 디지탈 셀룰라 이동통신용 중계기 | |
KR100784149B1 (ko) | 듀얼 타입 시분할 송수신 장치 | |
CN111131103B (zh) | 一种多模信号干扰消除方法和系统 | |
CN215420247U (zh) | 数字化多通道信号远端变频装置 | |
CN214069926U (zh) | 一种l波段通信模拟器接收链路 | |
JP2743868B2 (ja) | Fdd方式の送信機 | |
CN114095328B (zh) | 一种基于apd技术的uv频段5g大功率终端 | |
Williamson et al. | Performance Analysis of Adaptive Wideband Duplexer | |
WO2021027316A1 (zh) | 一种噪声信号处理装置和处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |