CN112015668B - 物理地址获取方法及装置和多媒体播放盒 - Google Patents
物理地址获取方法及装置和多媒体播放盒 Download PDFInfo
- Publication number
- CN112015668B CN112015668B CN201910467646.3A CN201910467646A CN112015668B CN 112015668 B CN112015668 B CN 112015668B CN 201910467646 A CN201910467646 A CN 201910467646A CN 112015668 B CN112015668 B CN 112015668B
- Authority
- CN
- China
- Prior art keywords
- address
- physical address
- logical
- mapped
- logical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例公开一种物理地址获取方法例如包括:获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;获取所述逻辑地址块中的待映射逻辑地址;根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。此外,本发明实施例还公开了一种物理地址获取装置。本发明实施例可以实现软件层的逻辑地址和硬件的物理地址解耦,使得通信协议的设计更加灵活、方便,设计出来的通信协议也具有更好的实用性。
Description
技术领域
本发明涉及软硬件通信技术领域,尤其涉及一种物理地址获取方法、一种物理地址获取装置以及一种多媒体播放盒。
背景技术
目前几乎大部分的硬件设备都可以使用软件进行交互,这必然牵扯到软件和硬件之间的通信。一般在设计软件和硬件之间的通信协议时,软件需要根据硬件的物理地址设计通信协议,即根据逻辑地址块与物理地址块的映射关系形成一个映射表。再根据每一个逻辑地址和物理地址之间的映射,使用一个或者几个数与逻辑地址进行位运算以得到物理地址。这种通信协议在很大程度上需要依赖物理地址,不够灵活。当软件用于不同硬件时,由于硬件的物理地址块的变化,导致软件与硬件之间的通信协议也需要根据硬件的物理地址做出相应的更改,使用不方便。特别是当需要映射的地址量比较大时,维护的成本比较高。
发明内容
因此,本发明的实施例提供一种物理地址获取方法、一种物理地址获取装置以及一种多媒体播放盒,以实现软件层的逻辑地址和硬件的物理地址解耦,使得通信协议的设计更加灵活、方便。
一方面,本发明实施例提供的一种物理地址获取方法,包括:获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;获取所述逻辑地址块中的待映射逻辑地址;根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。
在本发明的一个实施例中,所述地址映射因子为M位十六进制全f数据,其中M=B2-1,B2表示所述起始物理地址的十六进制长度。
在本发明的一个实施例中,所述至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址包括:获取所述逻辑地址块的起始逻辑地址并将所述待映射逻辑地址与所述地址映射因子进行第一位运算,将所述待映射逻辑地址的十六进制高N位清零,其中N=B1-(B2-1),B1表示所述起始逻辑地址的十六进制长度,B2表示所述起始物理地址的十六进制长度;以及将所述高N位清零后的所述待映射逻辑地址与所述起始物理地址进行第二位运算,得到与所述待映射逻辑地址对应的所述物理地址。
在本发明的一个实施例中,所述第一位运算为逻辑“与”运算,所述第二位运算为逻辑“或”运算。
在本发明的一个实施例中,所述起始逻辑地址的位数大于或等于所述起始物理地址的位数。
在本发明的一个实施例中,所述起始逻辑地址的十六进制长度为8位,所述起始物理地址的十六进制长度为4位或8位。
在本发明的一个实施例中,所述起始逻辑地址的十六进制长度为4位,所述起始物理地址的十六进制长度为4位。
在本发明的一个实施例中,所述至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址包括:将所述待映射逻辑地址与所述地址映射因子进行逻辑与运算得到所述物理地址,其中所述地址映射因子除高1位之外的其他位为十六进制全f数据。
另一方面,本发明实施例提供的一种物理地址获取装置,包括:第一获取模块,用于获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;第二获取模块,用于获取所述逻辑地址块中的待映射逻辑地址;地址映射因子确定模块,用于根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及物理地址获得模块,用于至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。
再一方面,本发明实施例提供的一种多媒体播放盒,包括微处理器和连接所述微处理器的存储器;所述存储器存储有程序代码,所述微处理器用于执行所述程序代码以实现前述的物理地址获取方法。
上述技术方案可以具有如下一个或多个优点:本发明实施例提供的物理地址获取方法通过确定软件层的逻辑地址块和硬件的物理地址块之间的地址映射因子、并至少根据所述待映射逻辑地址和所述地址映射因子获得所述物理地址块中与所述待映射逻辑地址对应的物理地址,实现了软件层逻辑地址和硬件物理地址的映射,实现软件层的逻辑地址和硬件的物理地址解耦,使得通信协议的设计更加灵活、方便,设计出来的通信协议也具有更好的实用性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一实施例提供的一种物理地址获取方法的流程示意图。
图2a为软件层中逻辑地址块划分示意图。
图2b为硬件上物理地址块划分示意图。
图3a为软件层逻辑地址块与硬件1的物理地址块映射示意图。
图3b为软件层逻辑地址块与硬件2的物理地址块映射示意图。
图4为本发明第二实施例提供的一种物理地址获取装置的结构示意图。
图5为本发明第三实施例提供的一种多媒体播放器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一实施例
在设计软件层和硬件之间的通信协议时,软件层需要根据硬件上的物理地址设计通信协议,因为软件层的数据是通过逻辑地址发送到硬件的某一个物理地址,因此就要求将软件层的逻辑地址映射到硬件的物理地址以便于软件层与硬件的通信。
参见图1,其为本发明第一个实施例提供的一种物理地址获取方法的流程示意图。具体地,本实施例提供的物理地址获取方法主要是在软件层的逻辑地址块和硬件的物理地址块之间添加映射关系,并通过与映射因子进行位运算以将软件层的逻辑地址映射到硬件上相应的物理地址,以实现软件层的逻辑地址和硬件的物理地址解耦,使得通信协议的设计更加灵活、方便。所述物理地址获取方法例如具体包括以下步骤:
S11:获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址。
地址用一个多位十六进制数表示,其位数(或长度)可为例如8位、4位或其它位数。地址分为逻辑地址和物理地址。逻辑地址位于软件层,物理地址位于硬件上。软件层上一个连续的地址片段称为逻辑地址块,如图2a中的逻辑地址块5,为软件层中第5个逻辑地址块。硬件中的一个连续的地址片段称为物理地址块,如图2b中的物理地址块2,为硬件上第2个物理地址块。同一个逻辑地址块中的逻辑地址位数相同,同一个物理地址块中的物理地址位数相同。逻辑地址块中的逻辑地址的位数典型地大于或等于与其相对应的物理地址块的物理地址的位数。
起始逻辑地址为逻辑地址块的首地址,例如图2a中的0x50000000为逻辑地址块5的起始逻辑地址、0x60000000为逻辑地址块6的起始逻辑地址。起始物理地址为物理地址块上的首地址,例如图2b中的0x2000为物理地址块2的起始物理地址、0x3000为物理地址块3的起始物理地址。
由于软件层有可能应用于不同的硬件,因此软件层的逻辑地址块可能需要对应于不同硬件的不同物理地址块。如图3a所示,当软件层用于硬件1时,所述软件层中的所述逻辑地址块5对应于硬件1的物理地址块5,因此获得的起始物理地址为0x5000;如图3b所示,当软件层用于硬件2时,所述软件层中的所述逻辑地址块5对应于硬件2的物理地址块6,因此获得的起始物理地址为0x6000。
S13:获取所述逻辑地址块中的待映射逻辑地址。从软件层的所述逻辑地址块中获取待映射逻辑地址,用于得到所述物理地址块中与所述待映射逻辑地址相对应的物理地址。例如图3a中逻辑地址块5中的逻辑地址0x 50000001。
S15:根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子。地址映射因子可例如用一个多位十六进制数表示。地址映射因子的位数(长度)典型地小于或等于起始物理地址的位数(长度)。
S17:至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。将所述待映射逻辑地址与所述地址映射因子进行位运算例如逻辑“与”、“或”运算,即可得到与所述待映射逻辑地址对应的物理地址。
值得一提的是,本实施例中的物理地址获取方法中的部分步骤的顺序并不是唯一,其实施顺序可以相互变换或可同时进行,例如步骤S11和S11,又例如步骤S13和S15,本发明不以此为限。
综上所述,本发明实施例提供的物理地址获取方法通过确定软件层的逻辑地址块和硬件的物理地址块之间的地址映射因子、并至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址,实现了软件层逻辑地址和硬件物理地址的映射,实现软件层的逻辑地址和硬件的物理地址解耦,使得通信协议的设计更加灵活、方便,设计出来的通信协议也具有更好的实用性。
为便于更好地理解本发明实施例,下面通过几个举例详细说明本发明实施例的址块映射方法。
【举例一】
现有软件层的逻辑地址块3与硬件上的物理地址块4,采用本发明第一实施例提出的物理地址获取方法,得到出物理地址块4中与待映射逻辑地址0x03000002相对应的物理地址,具体实现步骤如下:
获取与逻辑地址块3对应的物理地址块4的起始物理地址0x4000。起始物理地址0x4000为4位十六进制数。
获取待映射逻辑地址0x03000002,用于计算物理地址块0x4000中与待映射逻辑地址0x03000002相对应的物理地址。
根据起始物理地址0x4000的位数确定逻辑地址块3和物理地址块4之间的地址映射因子。地址映射因子为多位全f数据的十六进制数。通常,起始物理地址的高位第1位数为相对应的物理地址块的标识位,起始物理地址的第2位至第4位用于表示地址块中的各个物理地址。因此,地址映射因子的位数也可以通过如下公式计算获得:
M=B2-1(1)
其中,B2表示起始物理地址的位数(长度)。
起始物理地址0x4000的长度为4位。根据公式(1)可知,地址映射因子的位数M=4-1=3。因此,地址映射因子为一个3位的全f数据的十六进制数,即0xfff。
获取逻辑地址块3的起始逻辑地址0x03000000并将待映射逻辑地址0x03000002与地址映射因子0xfff进行逻辑“与”运算,将待映射逻辑地址0x03000002的高位清零,因此,清零的位数N可以通过公式2计算得到:
N=B1-(B2-1)(2)
其中B1表示起始逻辑地址0x03000000的长度,B2表示起始物理地址0x4000的长度。
在本举例中,起始逻辑地址0x03000000的长度为8位,起始物理地址0x4000的长度为4位,清零的位数N=8-(4-1)=5,即将待映射逻辑地址0x03000002与地址映射因子0xfff进行逻辑“与”运算,将待映射逻辑地址0x03000002的高5位清零,得到清零后的待映射逻辑地址0x00000002。
将高5位清零后的待映射逻辑地址0x00000002与起始物理地址0x4000进行逻辑“或”运算,得到与待映射逻辑地址0x03000002对应的物理地址0x4002。
【举例二】
现有软件层的逻辑地址块7与硬件上的物理地址块9,采用本发明第一实施例提出的物理地址获取方法,计算出物理地址块0x90000000中与待映射逻辑地址0x700000a0相对应的物理地址,具体实现步骤如下:
获取与逻辑地址块7对应的物理地址块9的起始物理地址0x90000000。起始物理地址0x90000000为8位十六进制数。
获取待映射逻辑地址0x700000a0,用于获得物理地址块0x90000000中与待映射逻辑地址0x700000a0相对应的物理地址。
根据起始物理地址0x90000000的位数确定逻辑地址块7和物理地址块9之间的地址映射因子。地址映射因子为多位全f数据的十六进制数。通常,起始物理地址的高位第1位数为相对应的物理地址块的标识位,起始物理地址0x90000000的长度为8位。根据公式(1)可知,地址映射因子的位数M=8-1=7。因此,地址映射因子为一个7位的全f数据的16进制数,即0xfffffff。
获取逻辑地址块7的起始逻辑地址0x07000000并将待映射逻辑地址0x700000a0与地址映射因子0xfffffff进行逻辑“与”运算,将待映射逻辑地址0x03000002的高位清零。在本举例中,起始逻辑地址0x70000000的长度为8位,起始物理地址0x90000000的长度为8位,清零的位数N=8-(8-1)=1,即将待映射逻辑地址0x700000a0与地址映射因子0xfffffff进行逻辑“与”运算,将待映射逻辑地址0x700000a0的高1位清零,得到清零后的待映射逻辑地址0x000000a0。
将高1位清零后的待映射逻辑地址0x000000a0与起始物理地址0x90000000进行逻辑“或”运算,得到与待映射逻辑地址0x90000000对应的物理地址0x900000a0。
【举例三】
现有软件层的逻辑地址块6与硬件上的物理地址块4,采用本发明第一实施例提出的物理地址获取方法,计算出物理地址块0x4000中与待映射逻辑地址0x6010相对应的物理地址,具体实现步骤如下:
获取与逻辑地址块6对应的物理地址块4的起始物理地址0x4000。起始物理地址0x4000为4位十六进制数。
获取待映射逻辑地址0x6010,用于计算物理地址块0x4000中与待映射逻辑地址0x6010相对应的物理地址。
根据起始物理地址0x4000的位数确定逻辑地址块6和物理地址块4之间的地址映射因子。地址映射因子为多位16进制数。通常,起始物理地址的高1位数为相对应的物理地址块的标识位,起始物理地址的第2位至第4位用于表示地址块中的各个物理地址。地址映射因子的位数与起始物理地址的位数(长度)相同。在本举例中,地址映射因子除高1位之外其它位为十六进制全f数据。因此地址映射因子为0x4fff。
将待映射逻辑地址0x6010与地址映射因子0x4fff进行逻辑“与”运算,得到与待映射逻辑地址0x6010对应的物理地址0x4010。
第二实施例
参见图4,其为本发明第二实施例提供一种物理地址获取装置100。具体地,本实施例提供的物理地址获取装置100可用于执行前述第一实施例的物理地址获取方法。物理地址获取装置100例如包括:
第一获取模块10,用于获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;
第二获取模块30,用于获取所述逻辑地址块中的待映射逻辑地址;
地址映射因子确定模块50,用于根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及
物理地址获得模块70,用于至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。
至于物理地址获取装置100的实施和技术效果可以参见上述物理地址获取方法的实施例相关描述,故在此不再赘述。
第三实施例
参见图5,其为本发明第三实施例提供一种多媒体播放盒200。具体地,本实施例提供的多媒体播放盒200例如包括微处理器210和连接微处理器210的存储器220。
微处理器210例如由一片或少数几片大规模集成电路组成的中央处理器微处理器能完成取指令、执行指令,以及与外界存储器和逻辑部件交换信息等操作。微处理器210还可以包括寄存器堆、运算器、时序控制电路,以及数据和地址总线等。在本实施例中,微处理器210可例如为ARM处理器或其他类似处理器。
存储器220用于存放程序和数据,并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器220可以为外部存储器或内部存储器。本实施例中,存储器220例如为非易失性存储器,且其可以是外置存储器,也可以是内置存储器。
本实施例中,存储器220中存储有程序代码221,微处理器210用于执行程序代码221以实现前述第一实施例所述的物理地址获取方法。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和/或方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多路单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种物理地址获取方法,其特征在于,包括:
获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;
获取所述逻辑地址块中的待映射逻辑地址;
根据所述起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及
至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。
2.根据权利要求1所述的物理地址获取方法,其特征在于,所述地址映射因子为M位十六进制全f数据,其中M=B2-1,B2表示所述起始物理地址的十六进制长度。
3.根据权利要求1所述的物理地址获取方法,其特征在于,所述至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址包括:
获取所述逻辑地址块的起始逻辑地址并将所述待映射逻辑地址与所述地址映射因子进行第一位运算,将所述待映射逻辑地址的十六进制高N位清零,其中N=B1-(B2-1),B1表示所述起始逻辑地址的十六进制长度,B2表示所述起始物理地址的十六进制长度;以及
将所述高N位清零后的所述待映射逻辑地址与所述起始物理地址进行第二位运算,得到与所述待映射逻辑地址对应的所述物理地址。
4.根据权利要求3所述的物理地址获取方法,其特征在于,所述第一位运算为逻辑“与”运算,所述第二位运算为逻辑“或”运算。
5.根据权利要求3所述的物理地址获取方法,其特征在于,所述起始逻辑地址的位数大于或等于所述起始物理地址的位数。
6.根据权利要求5所述的物理地址获取方法,其特征在于,所述起始逻辑地址的十六进制长度为8位,所述起始物理地址的十六进制长度为4位或8位。
7.根据权利要求6所述的物理地址获取方法,其特征在于,所述起始逻辑地址的十六进制长度为4位,所述起始物理地址的十六进制长度为4位。
8.根据权利要求1所述的物理地址获取方法,其特征在于,所述至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址包括:
将所述待映射逻辑地址与所述地址映射因子进行逻辑与运算得到所述物理地址,其中所述地址映射因子除高1位之外的其他位为十六进制全f数据。
9.一种物理地址获取装置,其特征在于,所述物理地址获取装置包括:
第一获取模块,用于获取硬件上与软件层的逻辑地址块对应的物理地址块的起始物理地址;
第二获取模块,用于获取所述逻辑地址块中的待映射逻辑地址;
地址映射因子确定模块,用于根据起始物理地址的位数确定所述逻辑地址块和所述物理地址块之间的地址映射因子;以及
物理地址获得模块,用于至少根据所述待映射逻辑地址和所述地址映射因子得到所述物理地址块中与所述待映射逻辑地址对应的物理地址。
10.一种多媒体播放盒,包括微处理器和连接所述微处理器的存储器;其特征在于,所述存储器存储有程序代码,所述微处理器用于执行所述程序代码以实现如权利要求1至8任意一项所述的物理地址获取方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910467646.3A CN112015668B (zh) | 2019-05-31 | 2019-05-31 | 物理地址获取方法及装置和多媒体播放盒 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910467646.3A CN112015668B (zh) | 2019-05-31 | 2019-05-31 | 物理地址获取方法及装置和多媒体播放盒 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112015668A CN112015668A (zh) | 2020-12-01 |
CN112015668B true CN112015668B (zh) | 2023-03-31 |
Family
ID=73501127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910467646.3A Active CN112015668B (zh) | 2019-05-31 | 2019-05-31 | 物理地址获取方法及装置和多媒体播放盒 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112015668B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970642A (en) * | 1987-09-14 | 1990-11-13 | Hudson Soft Co. Ltd. | An apparatus for accessing a memory |
US6809735B1 (en) * | 2002-01-08 | 2004-10-26 | Apple Computer, Inc. | Virtualization of graphics resources |
CN1545030A (zh) * | 2003-11-14 | 2004-11-10 | 清华大学 | 基于磁盘特征的数据分布动态映射的方法 |
US7069413B1 (en) * | 2003-01-29 | 2006-06-27 | Vmware, Inc. | Method and system for performing virtual to physical address translations in a virtual machine monitor |
JP2010191645A (ja) * | 2009-02-18 | 2010-09-02 | Yokogawa Electric Corp | アドレスマッピング方法 |
CN102830942A (zh) * | 2012-06-28 | 2012-12-19 | 记忆科技(深圳)有限公司 | 固态硬盘磁盘阵列映射的方法及其固态硬盘 |
CN102945208A (zh) * | 2012-10-25 | 2013-02-27 | 记忆科技(深圳)有限公司 | 多用户硬盘系统及其实现方法 |
CN103377135A (zh) * | 2012-04-25 | 2013-10-30 | 上海海尔集成电路有限公司 | 寻址方法、装置及系统 |
CN103780368A (zh) * | 2014-01-17 | 2014-05-07 | 中国航空无线电电子研究所 | 基于路由地址映射的波形多通道处理系统与方法 |
CN104539632A (zh) * | 2015-01-20 | 2015-04-22 | 中国人民解放军国防科学技术大学 | 一种基于虚拟地址空间的可编程网络设备管理控制方法 |
CN107851170A (zh) * | 2015-07-20 | 2018-03-27 | 英特尔公司 | 支持用于存储器地址范围的可配置安全级别 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040109376A1 (en) * | 2002-12-09 | 2004-06-10 | Jin-Shin Lin | Method for detecting logical address of flash memory |
US7822941B2 (en) * | 2006-06-05 | 2010-10-26 | Oracle America, Inc. | Function-based virtual-to-physical address translation |
US8275971B2 (en) * | 2008-08-27 | 2012-09-25 | International Business Machines Corporation | Method and apparatus for managing software controlled cache of translating the physical memory access of a virtual machine between different levels of translation entities |
US9934143B2 (en) * | 2013-09-26 | 2018-04-03 | Intel Corporation | Mapping a physical address differently to different memory devices in a group |
-
2019
- 2019-05-31 CN CN201910467646.3A patent/CN112015668B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970642A (en) * | 1987-09-14 | 1990-11-13 | Hudson Soft Co. Ltd. | An apparatus for accessing a memory |
US6809735B1 (en) * | 2002-01-08 | 2004-10-26 | Apple Computer, Inc. | Virtualization of graphics resources |
US7069413B1 (en) * | 2003-01-29 | 2006-06-27 | Vmware, Inc. | Method and system for performing virtual to physical address translations in a virtual machine monitor |
CN1545030A (zh) * | 2003-11-14 | 2004-11-10 | 清华大学 | 基于磁盘特征的数据分布动态映射的方法 |
JP2010191645A (ja) * | 2009-02-18 | 2010-09-02 | Yokogawa Electric Corp | アドレスマッピング方法 |
CN103377135A (zh) * | 2012-04-25 | 2013-10-30 | 上海海尔集成电路有限公司 | 寻址方法、装置及系统 |
CN102830942A (zh) * | 2012-06-28 | 2012-12-19 | 记忆科技(深圳)有限公司 | 固态硬盘磁盘阵列映射的方法及其固态硬盘 |
CN102945208A (zh) * | 2012-10-25 | 2013-02-27 | 记忆科技(深圳)有限公司 | 多用户硬盘系统及其实现方法 |
CN103780368A (zh) * | 2014-01-17 | 2014-05-07 | 中国航空无线电电子研究所 | 基于路由地址映射的波形多通道处理系统与方法 |
CN104539632A (zh) * | 2015-01-20 | 2015-04-22 | 中国人民解放军国防科学技术大学 | 一种基于虚拟地址空间的可编程网络设备管理控制方法 |
CN107851170A (zh) * | 2015-07-20 | 2018-03-27 | 英特尔公司 | 支持用于存储器地址范围的可配置安全级别 |
Non-Patent Citations (4)
Title |
---|
Configurable NAND flash translation layer;Yi-Lin Tsai 等;《IEEE International Conference on Sensor Networks, Ubiquitous, and Trustworthy Computing (SUTC"06)》;20060619;第1-8页 * |
底层通信协议中内存映射机制的设计与实现;刘炜等;《软件学报》;19990131(第01期);全文 * |
控制软件中设备无关性的设计与实现;张营建等;《东华大学学报(自然科学版)》;20100630(第03期);全文 * |
用户级通信中基于网络接口的虚实地址变换技术;刘路等;《计算机工程与科学》;20080930(第09期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112015668A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2519401B2 (ja) | Pci拡張カ―ドの制御方法及びその装置 | |
TWI289257B (en) | Memory card having a storage cell and method of controlling the same | |
JP5824488B2 (ja) | トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用 | |
JPH06348642A (ja) | マルチプル・バス・ネットワークの初期化方法及びその装置 | |
CN104040516A (zh) | 用于数据去重的方法、设备和系统 | |
US9423958B2 (en) | System and method for managing expansion read-only memory and management host thereof | |
US8099559B2 (en) | System and method for generating fast instruction and data interrupts for processor design verification and validation | |
EP1617335A1 (fr) | Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé | |
US7734842B2 (en) | Computer-implemented method, apparatus, and computer program product for managing DMA write page faults using a pool of substitute pages | |
CN112835528A (zh) | 脏页刷新方法和装置、电子设备和存储介质 | |
CN113254073B (zh) | 数据处理方法及装置 | |
US20020169900A1 (en) | Direct memory access controller, and direct memory access control method | |
CN112015668B (zh) | 物理地址获取方法及装置和多媒体播放盒 | |
JP6234639B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
CN110192178B (zh) | 程序打补丁的方法、装置、微控制单元和终端设备 | |
GB2371641A (en) | Direct Memory Access (DMA) controller for circular buffers | |
TW399170B (en) | Method and system for detecting errors in a display list | |
JPH05189310A (ja) | プロセッサ・キャッシュ・マクロのためのオンチップ・メモリ・マップ | |
JP2003263337A (ja) | デバック機能内蔵型マイクロコンピュータ | |
US8078793B1 (en) | Method, apparatus, and computer-readable medium for storing data on a non-volatile memory device | |
US11748107B2 (en) | Complex I/O value prediction for multiple values with physical or virtual addresses | |
US7412619B2 (en) | Integrated circuit capable of error management | |
CN104252429B (zh) | 存储控制装置与供其调用其地址的方法 | |
US7979606B2 (en) | Method for storing data | |
CN106940684B (zh) | 一种按比特写数据的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |