CN1119760A - 时间位移处理电路及应用的接收装置 - Google Patents

Abstract

本发明的构成如下：计时器1，表示现在时刻；解析信息表8，记录着单元最新接收到信号的时刻；计数器2，设定时间位移值(固定值)；时间位移检出控制电路7，按顺序读出信息表8的接收信号时刻；加法器4，将从信息表8读出的接收信号时刻与时间位移值相加；减法器5，从现时刻减去加算结果；判别电路6，根据减算结果判别组合中的帧是否有时间位移。在单元接收信号时，将接收信号时刻设定在解析信息表中。

Description

时间位移处理电路 及应用的接收装置

本发明涉及接收单元化的帧数据，并进行帧数据再组合的信号接收装置，涉及适合在信号接收端进行高效率的时间位移检出/处理的时间位移处理电路及信号接收装置(受信装置)。

一般在帧数据被单元化后发送时，以及在接收端由各单元接收时，由网络的辐棒的拥挤和由因故障而被废弃的单元等原因不一定是在一定间隔内发生，而是经过很长时间在同一连接的单元处于完全不接收信号的状态。

例如，在不知何种原因的情况下，帧的最后单元被废弃，由于不能接收到表示帧的最后的信息，因而不可能完成组合帧信号。另外在这种状态下，接收组合中的帧数据的帧存储器，被原本应该废弃的数据继续长期占有。这种情况一旦频繁发生，帧存储器的空间减少，正常的帧组合也会产生障碍。

因而在帧组合中，当经过一定时间，单元仍未接收到信号时，把它作为时间位移，废弃组合中的帧，将此帧数据占有的帧存储器清零。

组成先有的信号接收置的时间位移处理电路中的时间位移的检出过程例如象下面这样进行。

图11是组成先有信号接收装置122的通信装置的流程图。在此信号接收装置122内，设有时间位移处理电路124。在文字信息，图像认息，及其它信息的数据通信中，代表这些信息的帧数据，一般被分割成多个单元，通过网络传送到其它通信处理装置。在接收侧的通信处理装置中，通过物理层控制器，将各单元直接传送到信号接收装置122。信号接收装置122内的时间位移处理电路124，对受信的单元进行规定的处理，例如进行时间位移处理后，将再组合后的帧数据经系统总线传送至CPU。以下，说明信号接收装置122处理接收到的单元的过程。

图12是将图11所示通信处理装置内的信号接收装置122作为主要部分的构成图。

首先，将原设定的接收信号间隔的最大允许值(以下称帧组合时间值)，设定在计数器110内。在容纳着组合中帧信息的控制存储器126内的解析信息表108中，有记忆接收最新单元后经过时间的时间信息组109，计时器101的计时值一增加，时间位移检出起动信号111从计时器101送到时间位移检出控制电路107，由时间位移检出控制电路107，按顺序读出在解析信息表108的时间信息组109上的时间信息。

读出的时间信息，先存在计数器103内，而后由加法器104与予先设定在计数器102内的固定值(例如“1”)相加，算出增加量，此时间增加量的信息，与计数器110内的帧组合时间值比较，由减法进行减算。减算的结果，当时间信息高于帧组合时间值时，此帧组合由判定电路106判定作为时间位移，时间位移检出信号从判定电路106输出。另一方面，当时间信息值小于帧组合时间值时。判定电路106不判定为时间位移，从加法器104输出的有增加量的时间信息被写入到解析信息表108的时间信息组109内。

这样一来，当检测出时间位移时，作为检出后的处理(时间位移处理)，有必要对误差帧信息进行3个存储处理，即：时间位移被检出后的连接的解析信息表的输入，该解析信息表的复位，以及废弃误差帧时进行的帧存储器128的复位(称空插入连接)，或将误差帧提供给上层(例如CPU)。(这些所谓单元处理，对要求处理非同时发生的情况时，也要插入进行处理。)

在这种先有的时间位移处理电路124中，因为单元传送速度比较低，所以在进行单元接收处理后，要受理时间位移处理要求，由于不能中断，需要连续进行信号处理，所以直至最后才能实行上述的时间位移处理。因而存在这样的问题，即：在单元传送速度高速化(例如156Mbit/sec)的同时，在单元接收信号处理期间，连续处理时间位移至最后是不可能的。

为了解决这个问题，例如考虑分割时间，将时间位移按时间细分化，在单元接收信号处理余暇时进行处理的方法。但是，在这种方法中，存在着单元受倍处理，和对应于单元受信处理非同时发生的时间位移处理要求之间如何调整的问题。另外，记忆受信单元的时间信息的解析信息表的存取，需要时间信息的读出和被新的时间信息写入这两个处理。因而，解析信息表的存取是非效率的。

进而，在先有的时间位移检出时，有这样的构成，时间值一有增加量，时间位移检出处理被起动，而当存在许多帧组合中的连接时，在全部连接的时间位移检出结束前，也会发生下次的时间位移检出被起动的情况。由于这种情况下的时间位移检出处理的起动信号111不被接收，因此，即使时间位移检出结束，到下次的时间位移检出处理的起动位置，也不能进行时间位移的检出。因此，不能早期检出时间位移的发生，帧存储器128被不需要的帧数据占有，妨碍了高效率的使用帧存储器。

如上所述，在先有的通信处理装置中使用的时间位移处理电路，在分割时间位移处理的情况下，由于不能确立单元受信处理和时间位移处理要求之间的有效的调整控制方法，所以帧存储器得不到有效的利用。

另外，有关信号接收单元的时间信息，由于在时间位移检出处理时，从解析信息表读出，并且在时间位移检出处理中，或在时间位移检出处理结束后，还需对应解析信息表写入。因此，存取是非效率的。

进而，因为不能早期检出时间位移的产生，也就不能高效率的使用帧存储器。

而本发明就是为了解决在先有的通信处理装置中的时间位移处理电路所存在的上述多个问题而提案的，本发明的第1个目的就是提供在控制存储器内的解析信息表可以高效率存取，由此提高动作效率的时间位移处理电路。

另外，本发明的第2个目的是提供，在单元受信处理和时间位移处理要求之间可以有效地进行调整控制，并可以高效率地与单元受信处理并行地进行检出的时间位移的处理，从而提高动作效率的时间位移处理电路。

进而，本发明的第3个目的是提供，可以早期检出时间位移的发生，可以高效率使用帧存储器的时间位移处理电路。

为了实现上述目的，权利要求1中记载的本发明时间位移处理电路被用于将单元化的帧接收到多个单元中，并进行帧再组合的受信装置中，其具有以下特征：计时器，表示现在时刻；信息表，在组合着的帧中，在最近接收到的单元的信号接收时刻被作为时间信息记忆；第1计数器，设定对应于单元的迟到信号的帧的时间位移值；控制装置，按顺序读出记存在前述信息表上的前述单元的信号接收时刻；加法器，将由前述控制装置从前述信息表读出的上述单元的信号到达时刻，与上述第1计数器设定的时间位移值相加；比较器，将前述加法器的加算结果与前述计时器的现在时刻进行比较；判别器，以前述比较器的比较结果为基准，判别组合中的帧是否有时间位移。

另外，权利要求2记载的时间位移处理电路被用于将单元化了的帧接收到多个单元里，并进行帧再组合的信号接收装置中，其具有以下特征：计时器，表示现在时刻；第1计数器，设定对应单元迟到信号的帧的时间位移值；加法器，将前述计时器的现在时刻和前述第1计数器设定的时间位移值相加，算出时间位移时刻；信息表，在组合帧的过程中将在最近接收到的单元的时间位移时刻作为时间信息进行记忆；控制装置，将记忆在前述信息表上的前述单元的时间位移时刻按顺序读出；比较器，将由前述控制器读出的前述单元的时间位移时刻和前述计时器的现在时刻进行比较；判别器，以前述比较器的结果为基准，判别组合中的帧是否有时间位移。

权利要求3记载的时间位移处理电路，在权利要求1或权利要求2记载的时间位移处理电路中具有：第2计数器，在时间位移检出中，进一步当前述计时器的时刻被更新，并产生第2个时间位移检出起动信号时，由第2计数器保持；门电路，输入由前述计时器的时刻更新产生的时间位移检出起动信号，以及保持在前述第2计数器中的前述第2个时间位移检出起动信号；其特征在于：前述控制装置在前述门电路检测出前述时间位移检出起动信号时，开始前述读出动作，在进行该读出动作中，由前述计时器输出指示下次读出动作的前述第2个时间位移检出起动信号，当现在的读出动作结束后，继续进行该读出动作。

权利要求4记载的信号接收装置，在具有权利要求1、2或3记载的时间位移处理电路的信号接收装置中，该信号接收装置进一步将时间位移进行时间分割处理，具有指示由前述判别电路检出后的时间位移处理过程的处理状态标志，其特征在于：根据该处理状态标志的内容，在前述单元接收信号的信号接收处理期间，进行时间位移检出后的前述时间位移分割处理。

权利要求5记载的信号接收装置，在权利要求4记载的信号接收装置中，该信号接收装置具有，在时间位移处理中，检测出时间位移的连接和同一连接的单元处于受信状态时，设定同一连接受信标志，其特征在于：该同一连接受信标志在被设定时，使前述处理状态标志复位，中止处理中的前述时间位移处理，控制该连接单元优先进行信号处理。

权利要求6记载的信号接收装置，在权利要求4、5中记载的信号接收装置中，该信号接收装置进一步具有，指示时间位移在处理中的时间位移处理中标志，其特征在于：当一设定该时间位移处理中标志，在时间位移处理中检出时间位移的连接和同一连接的单元处于受信状态时，控制部控制优先于该连接单元的信号处理进行时间位移处理。

权利要求7记载的时间位移处理电路，具有以下特征在权利要求1中记载的时间位移控制电路中：前述控制器将前述单元接收信号时的时刻，寄存在前述信息表内。

权利要求8记载的时间位移处理电路具有以下特征，在权利要求2记载的时间位移处理电路中，前述控制器在前述单元接收信号时，将该单元的时间位移时刻设置在前述信息表内。

在上述构成中，权利要求1记载的发明，从现在时刻的计时器值减去时间位移值和单元接收信号时的计时器值的相加值，由此检出时间位移。

权利要求2记载的发明，把在单元接收信号时的计时器值加上时间位移值后得到的时间位移时刻作为单元接收信号时的时间信息，寄存在信息表上。

权利要求3记载的发明，在时间位移检出动作中，当输入下次的时间位移检出动作起动信号时，保持这个起动信号，连续进行时间位移处理。

权利要求4记载的发明，与分割了的时间位移处理经过对应，在单元接收处理期间进行时间位移处理。

权利要求5记载的发明，当判别了时间位移的连接和同一连接的单元在处于受信状态时，终止时间位移处理要求。

权利要求6记载的发明，当判别了时间位移的连接和同一连接的单元在处于受信状态时，优先于单元信号处理，进行时间位移处理直到结束。

图1是本发明信号接收装置的构成图。

图2是关于本发明第1实施例的时间位移处理电路的构成图。

图3是关于本发明第2实施例的时间位移处理电路的构成图。

图4是关于本发明第3实施例的时间位移处理电路的构成图。

图5是关于本发明第4实施例信号接收装置的构成图。

图6是图5所示信号接收装置动作同步图。

图7是关于本发明第5实施例信号接收装置的构成图。

图8是图7所示信号接收装置动作同步图。

图9是关于本发明第6实施例的信号接收装置的构成图。

图10是图9所示信号接收装置的动作同步图。

图11是先有信号接收装置的构成图。

图12是图11所示组装在信号接收装置内的先有的时间位移处理电路的构成图。符号说明1，101计时器2，3，31，102，103，110计数器4，21，104加法器5，22，105减法器6，106判别电路7，107时间位移检出控制电路8，108解析信息表9，109时间信息组14，126控制存储器16，128帧存储器24，25，26，27程序装置32OR门电路

以下，就附图说明本发明的实施例。

图1是组装有本发明的时间位移处理电路以及信号接收装置的通信处理装置的框图。在进行文字信息、图像信息、其它的信息数据通信中，代表这些信息的帧数据，一般被分割在多个单元中，通过网络传送到其它通信处理装置。在受信侧的通信处理装置中，通过物理层控制器将各单元传送到受信装置。受信装置对应于传送来的单元进行规定的处理，并将再组合后的帧数据经过总线传送至CPU。以下，说明受信装对接收了信息的单元的处理。

图2是将装入图1所示通信处理装置的主要部分受信装置内的，有关本发明第1实施例的时间位移处理电路10作为中心的构成图。在图2中，时间位移处理电路10是将从其它通信处理装置(图中未示出)传送来的，构成帧数据的多个单元通过物理层控制器接收，并进行帧的再组合。此时间位移处理电路10的构成如下，计时器1，计算单元接收信号时的现时刻，在复位时写入“0”，复位一解除，在其后一定的时间间隔中，计时器值增加，当计时器值每增加一个量时，计时器1就输出时间位移检出起动信号；计数器2，设定对应于单元迟到的帧的时间位移值；时间位移检出控制电路7，按顺序读出记忆在解析信息表8内的时间信息组9上的信号接收时刻；计数器3，保持由时间位移检出控制电路7从解析信息台8读出的信号接收时刻；加法器4，把由时间位移检出控制电路中7从解析信息表8读出的信号接收时刻，和设定在计数器2内的时间位移值相加；减法器，从计时器1的现时刻减去加算结果，从而比较两者；判别电路6，根据减法器5的减算结果，判定组合中的帧是否有时间位移。受信装置51具有此时间位移处理电路10和程序装置24，此程序装置24对受信装置51的全部动作进行控制。

在受信装置51的外部，设置控制存储器14，帧存储器16。受信单元的时间信息等数据，通过控制存储器接口在受信装置51和控制存储器14之间传送。在控制存储器14内制成的各解析信息表8中，有时间信息组9，在此时间信息组9内作为时间信息记忆着在组合帧信号的过程中，在单元最近接收到的信号的接收时间。另外，帧存储器16内，同时存放单元化的帧数据和指示器。

在具有这种构成的受信装置中，当计时器1内的计时值一有增量，就从计时器1向时间位移检出控制电路7发出时间位移检出起动信号，从而开始时间位移检出处理的动作。即，由时间位移检出控制电路7按顺序从记忆组合中帧信息的解析信息表8内的时间信息组9中读出时间信息。

读出的时间信息存放在计数器3内，而后由加法器4，把它与予先设定在计数器2内的受信单元接收信号间隔的最大允许值(帧组合计时值)进行加算。加算结果由减法器5从计时器1内的计时值减去其。

当减算结果为负时，由判别电路6判定为时间位移，从判别电路6向时间位移检出控制电路7输出时间位移检出信号。并且，时间位移处理要求信号从时间位移检出控制电路7传送到程序装置24。另外，时间位移处理要求被程序装置24接收，当时间位移处理完后，由程序装置24发出时间位移检出再开信号，再次开始从解析信息表8读出有关各帧单元的时间信息。

另一方面，当减法器5的减算结果为正或0时，由判别电路6判定为非时间位移，继续从解析信息表8读出时间信息。

这样一来，当从解析信息表8读完所有的时间信息后，时间位移输出动作结束，等待下次时间位移检出的时间位移检出起动信号从计时器1输出。

从以上说明可知，在第1实施例的时间位移处理电路中，在时间位移检出处理时，只是从解析信息表8读取数据。时间信息写入处理并不在时间位移检出处理时进行，而只是在受信装置12接收信号时，才将计时器1的计时值传送到与新单元对应的各个单元的解析信息表8内的时间信息组9中。

对此，在先有的时间位移处理电路124中，在1个连接的时间位移检出处理中，必须将时间信息组内的时间信息的读出和时间位移后的计时器值写入时间信息组内。因而，在上述第1实施例的时间位移处理电路10中，在时间位移检出处理中，因为只要从解析信息表8读出数据就可以，所以，可以有效地提高解析信息表8的读出效率。从而使处理速度的提高成为可能。

另外，由于控制存储器14通常存储多个连接的解析信息表，所以可以使用外接存储器。因而，解析信息表8的读取的减少，可以减少总线，减少通信量，减少输入输出接口的电国消耗以及削减伴随存储器存取的负荷周期。

图3是关于本发明第2实施例的时间位移处理电路20的构成图。

图3所示的第2实施例的时间位移处理电路20的特征是具有：加法器21，将计时器1的计时时与存储在计数器2内的帧组合计时值相加；减法器2，从计时器1的计时值减去存储在计数器3内的时间信息。进一步，在存储于控制存储器14内的解析信息表8中的时间信息组9上，写入组合中的帧的时间位移时刻，此时间位移时刻是由加法器21得到的，以加算帧组合计时值的加算结果表示。在这个时间位移时刻写入的时刻，与第1实施例的时间位移处理电路10一样，是在新的单元接收信号时进行的。

一般来说，在单元接收信号并进行信号处理后，因为要进行解析信息表的更新，所以，在信号处理中，进行计时值和帧组合计时值的加算，而将此结果写入解析信息表8的额外操作，使处理速度降低。在第2实施例的时间位移处理电路20中，从时间信息组9读出的时间信息，因为表示组合中的帧有时间位移的时刻，因此，只从计时器值减去就能进行时间位移的判别。因而如图1所示第1实施例的时间位移处理电路10那样，不需要和时间位移值进行加算动作，这样就可以谋求比时间位移处理更高的处理速度。

图4是关于本发明第3实施例的时间位移处理电路的构成图。在本实施例的时间位移处理电路30中，在计时器1和时间位移检出控制电路7之间设置有可以容纳在时间位移检出动作中，从计时器发出的一个时间位移检出起动信号的计数器31，以及对由计时器1和计数器31输出的时间位移检出起动信号进行OR运算的OR电路32。

即，当图1所示第1实施例的时间位移处理电路10检出时间位移时，由表示现在时刻的计时器1的计时值的增加量起动，在时间位移检出动作中，由计时器值的增加量生成的时间位移检出起动信号不被任可，而在第3实施例的时间位移处理电路30中，当在时间位移检出动作中产生计时值的增加量时，即使生成了时间位移检出起动信号，此信息也就被记忆在计数器31中，待现在的时间位移检出动作结束后，就可以继续进行下一个时间位移的检出工作。

图5是本发明第4实施例的受信装置54的构成图。在这个受信装置54内，组装有第1实施例的时间位移处理电路10。在本实施例的受信装置54中，在第1实施例的时间位移处理电路10所具有的特征上，付加了程序装置25的构成及动作的特征。

图6是第4实施例的受信装置54的时间位移处理电路动作的同步图。

图5，图6所示的第4实施例的受信装置54的构成及动作的特征如下：指示由判定电路6检出时间位移经分割后的处理过程的时间位移处理状态标志(以下简称“处理状态标志”)设置在程序装置25内，根据该处理状态标志的内容，在随着单元受信处理—期间，分割处理检出的时间位移。

即，在图6所示的动作同步图中，把时间位移检出后的处理细分为3个处理，即，时间位移3的组合中帧的解析信息表8的寄存处理41(写入)；解析信息表8的复位处理42；帧存储器10的释放处理(空插入)或帧信息的存储处理43。据此分割时间位移在处理进行的同时更新处理状态标志的内容(图6中的0→1→2)，因此就可以在单元受信处理期间实行处理。此处理状态标志在时间位移处理结束后被复位。因而例如，当存在在时间位移处理要求以外的在单元处理期间应该实行的处理(组合完后帧的DMA的传送处理，CPU输出的指令处理)时，可以很容易地管理根据处理状态标志的值分割的时间位移处理的过程。

这样一来，和时间位移检出以及检出后的处理比较，即使单元接收信号频度很高，由于可以用处理状态标志把时间位移分割成多个进行处理，因而即使这些分割处理跨跃在多个单元受信处理间，也可以在单元接收处理间交替进行时间位移处理。因而，可以对单元受信处理和时间位移处理要求进行有效的调整控制，可以与单元受信处理并行的高效率地进行检出的时间位移的处理。

图7是本发明第5实施例受信装置55的构成图。在此受信装置55内，装有第1实施例所示的时间位移处理电路10。在本实施例的受信装置55中，除具有第1实施例的时间位移处理电路10的特征外，还具有程序装置26的构成及动作所具有的特征。

图8是有关图7所示第5实施例的受信装置55的时间位移处理的动作同步图。

图7，图8所示的第5实施例的受信装置55的构成及动作的特征如下，在程序装置26内设置有指示由判定电路6检出的被分割的时间位移处理过程的时间位移处理状态标志(以下简称“处理状态标志”)以及同一连接受信标志，根据该处理状态标志和同一连接受信标志，在单元受信处理期间，对时间位移检出后的处理进行分割处理，并且如果需要，就中断时间位移处理。

图7所示的第5实施例的受信装置55的特征在于，在图5，6所示的第4实施例的受信装置54中，在时间位移处理中(等待接收处理要求的寄存处理41，复位处理42)，在检出时间位移的连接和同一连接的单元处于受信状态时，设置同一连接受信标志，同一连接受信标志设定后，并且那时的时间位移处理状态标志值只能是“0”或“1”，这时如果使前述处理状态标志复位(例如，设为“0”)，则中止进行中的时间位移处理，优先进行该连接单元的信号处理。

即，在图8的动作同步图中，在图6所示的动作同步图处于时间位移检出后的处理时，由于引入了同一连接受信标志，在时间位移处理41结束后，当判别时间位移的连接(例如设为#1)和同一连接的单元接收到信号时，时间位移处理状态标志被复位(例如设为“0”)，从而中止时间位移处理要求。

被分割了的时间位移处理，处于某一处理状态，例如只进行到解析信息表的寄存(图8的41)的情况下(在图8的动作时间图中，进行到所示41的#1时间位移处理41，即，时间位移3的组合中帧#1的解析信息表8的写入处理41)，即使中止时间位移处理，也不会产生任何问题。但是，在没有中止时间位移处理的情况下，会产生这样的问题即，由时间位移处理42处理的控制存储器14内的解析信息表的内容，和为了进行#1单元的信号处理而写入程序装置26内的解析信息表的内容不一致。为了通过管线处理接收信号，就要先将解析信息表的寄存复位。可是，由于使用同一连接受信标志，就可以中止时间位移处理，优先进行同一连接的单元的受信处理，从而可以回避控制存储器14内的内容和程序装置26内的解析信息表的内容的不一致。同时可以得到与图5、图6所示的第4实施例的受信装置54同样的效果。

图9是本发明第6实施例的受信装置56的构成图。在此受信装置56内，安装有第1实施例所示的时间位移处理电路10。本实施例的受信装置56除具有第1实施例时间位移处理电路的特征外，还具有程序装置27的构成及动作所具有的特征。

图10是图9所示的关于本发明第6实施例的受信装置56的时间位移处理的动作同步图。

图9、图10所示的第6实施例的受信装置56的构成及动作的特征如下，在程序装置27内设置指示由判别电路6检出并被分割了的时间位移处理过程的时间位移处理状态标志(以下简称“处理状态标志”)，同一连接受信标志，以及时间位移处理中标志，根据该处理状态标志，同一连接受信标志，以及时间位移处理中标志的值，在单元接收信号处理期间，将检出的时间位移分割进行处理，并且在需要时中止时间位移的处理，另外，在解析信息表8的复位处理42结束后，当判别时间位移的连接(例如设为“1”)和同一连接的单元在接收信号时，控制使时间位移处理完全终止，而进行#1单元的信号处理。即，第6实施例的受信装置56的特征在于，在图7，8所示的第5实施例的受信装置55的构成中加入指示时间位移处理在进行中的时间位移处理中标志，当设定此时间位移处理中标志时，在时间位移处理中，当检出时间位移的连接和同一连接的单元处于受信状态时，优先于此连接单元的受信处理，进行时间位移处理。

总之，在图9，10的受信装置56中，在进行如图8所示的时间位移检出后的处理中，由于导入了时间位移处理中标志，在时间位移处理42结束后，当判别时间位移的连接(例如设为#1)和同一连接的单元处于受信状态时，优先于单元信号处理，进行时间位移的处理。

被细分化了的时间位移处理，在某一定的处理状态下，例如进行到解析信息表的寄存这一状态下(图10中#1时间位移处理42)，已经不能中止时间位移处理，必须优先于同一连接的单元的受信处理，而进行时间位移处理43。这在中止了时间位移处理的情况下，由于记录着时间位移了的帧的信息的解析信息表被复位，因而帧存储器就不可能释放。另外，在将误差帧提供给上层时，会发生误差帧或存有组合完的帧的帧信息表的存储器的时间顺序逆变这一问题。为此，采用时间位移处理中标志，因可以使时间位移处理优先于同一连接的单元受信处理，因而可以使帧存储器释放，同时可以保存帧信息表的存储器的时间顺序，也就可以得到同图4所示的实施例同样的效果。

如上所述，如果采用权利要求1的发明，则由于从现时刻的计时值减去帧组合计时值与单元接收信号时的计时值的和，得到时间位移，从而减少了向解析信息表的存取，可以提高解析信息表的存取效率。

如果采用权利要求2记载的发明，则把帧组合计时值加在单元接收信号时的计时值上得到的时间位移时刻记录在信息表上，因为使用此时间位移时刻就能检出时间位移，所以可以迅速判定时间位移，可以更快地进行时间位移处理。

如果采用权利要求3记载的发明，因为保持着输出到时间位移检出动作中的时间位移检出起动信号，所以可以在现在的时间位移检出动作结束后，继续进行时间位移检出，可以早期检出时间位移的发生，高效率地使用帧存储器。

如果采用权利要求4记载的发明，因为可以与时间位移处理的经过对应地在单元信号接收处理期间进行时间位移处理，所以，即使跨跃多个单元处理间隔，也可以有效地调整控制单元信号接收处理和时间位移处理，可以与单元信号处理并行地高效率地进行检出的时间位移的处理。

如果采用权利要求5记载的发明，则当判别时间位移的连接和同一连接的单元处于受信状态时，由于可以中止时间位移处理，所以，可以优先于时间位移处理而进行同一连接的单元受信处理，从而可以有效地调整控制同一连接的单元信号接收处理和只到解析信息表寄存的时间位移处理要求，可以与单元受信处理并行的高效率的进行检出的时间位移的处理。

如果采用权利要求6记载的本发明，则当判定时间位移的连接和同一连接的单元处于受信状态时，因为时间位移处理优先于单元受信处理，所以，可以有效地调整控制同一连接的单元的受信处理和只到解析信息表复位的时间位移处理要求。可以与单元受信处理并行的高效率的进行检出的时间位移的处理。

Claims (10)

1.一种时间位移处理电路，其特征在于包括：

计时器，应用于在多个单元接收单元化的帧，并进行帧的再组合的受信装置，表示现在时刻；

信息表，在进行帧组合过程中，把最新接收到的单元信号到达时刻作为时间信息记忆的信息表；

第一计数器，设定对应于单元迟到信号的帧的时间位移值；

控制器，按顺读出记忆在前述信息表上的前述单元的信号到达时刻；

加法器，将由前述控制器从前述信息表读出的前述单元的信号到达时刻与设定在前述第1计数器中的时间位移值相加算；

比较器，将前述加法器得到的加算结果和前述计时器的现在时刻进行比较；

判别器，根据前述比较器的比较结果，判定组合中的帧是否有时间位移。

2.一种时间位移处理电路，其特征在于包括：

计时器，应用于在多个单元接收单元化的帧，并进行帧的再组合的受信装置，表示现在时刻；

第一计数器，设定对应于单元迟到信号的帧的时间位移值；

加法器，将前述计时器的现在时刻和设定在第1计数器中的时间位移值进行加算，算出时间位移时刻；

信息表，在进行帧结合过程中，将最新接收到的单元的时间位移时刻作为时间信息记忆在信息表内；

控制器，按顺序读出记忆在前述信息表内的前述单元的时间位移时刻；

比较器，把由前述控制器读出的前述单元的时间位移时刻和前述计时器的现在时刻进行比较；

判别器，根据前述比较器的比较结果，判别组合中的帧是否有时间位移。

3.根据权利要求1所述的时间位移处理电路，包括：

第二计数器，在时间位移检出中，保持由于前述计时器的时刻被更新而产生的第2个时间位移检出起动信号；

门电路，输入由前述计时器的更新产生的时间位移检出起动信号以及保持在前述第2个计数器内的前述第2个时间位移检出起动信号；

其特征在于：

前述控制器在前述门电路检出前述时间位移检出起动信号时，开始前述读出动作，在该读出动作进行中，当从前述计时器发出了指示下次读出动作的前述第2个时间位移检出起动信号时，则在现在的读出动作结束后继续进行第2个读出动作。

4.根据权利要求2所述的时间位移处理电路，还包括：

第二计数器，在时间位移检出中，保持由于前述计时器的时刻被更新而产生的第2个时间位移检出起动信号；

门电路，输入由前述计时器的更新产生的时间位移检出起动信号以及保持在前述第2个计数器内的前述第2个时间位移检出起动信号；

其特征在于：

前述控制器在前述门电路检出前述时间位移检出起动信号时，开始前述读出动作，在该读出动作进行中，当由前述计时器指示的下一个读出动作的前述第2个时间位移检出起动信号从前述计时器发出时，在现在的读出动作结束后，继续进行下一个读出动作。

5.根据具有前述权利要求1、2、3或4所述的时间位移理电路的受信装置，包括：

进一步将时间位移进行时间分割处理，并指示由前述判别电路检出后的时间位移的处理过程的处理状态标志，该受信装置的特征在于：

根据该处理状态标志的内容，在前述单元的信号接收处理过程中，对检出后的时间位移进行前述分割处理。

6.根据权利要求5所述的受信装置，具有同一连接受信标志，即在时间位移处理过程中，在检出时间位移的连接和同一连接的单元处于受信状态时，设置同一连接受信标志，其特征在于：

当设定了该同一连接受信标志后，使前述处理受信标志复位，中止处理中的前述时间位移的处理，控制优先进行该连接的单元的受信处理。

7.根据权利要求5所述的受信装置，进一步具有指示时间位移在处理过程中的时间位移处理中标志，其特征在于：

当设定了该时间位移处理中标志后，在时间位移处理过程中，如检出时间位移的连接和同一连接的单元处于受信状态时，则控制优先于该连接的单元的受信处理进行时间位移的处理。

8.根据权利要求6所述的受信装置中，进一步具有指示时间位移在处理过程中的时间位移处理中标志，其特征在于：

当该时间位移处理中标志一被设定，则在时间位移处理过程中，如检出时间位移的连接和同一连接的单元处于受信状态时，就控制优先于该连接的单元的受信处理，进行时间位移的处理。

9.根据权利要求1所述的时间位移处理电路，其特征在于：前述控制器，在前述单元接收信号时，将该单元的信号接收时刻记存在前述信息表中。

10.根据权利要求2所述的时间位移处理电路，其特征在于：前述控制器，在前述单元接收信号时，将该单元的时间位移时刻记存在前述信息表中。

Images