CN111971896A - 用于过滤本地振荡器信号的电路和谐波抑制混频器 - Google Patents
用于过滤本地振荡器信号的电路和谐波抑制混频器 Download PDFInfo
- Publication number
- CN111971896A CN111971896A CN201880092381.7A CN201880092381A CN111971896A CN 111971896 A CN111971896 A CN 111971896A CN 201880092381 A CN201880092381 A CN 201880092381A CN 111971896 A CN111971896 A CN 111971896A
- Authority
- CN
- China
- Prior art keywords
- signal
- local oscillator
- circuit
- mixer
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
提供了一种电路(10)。所述电路可以具有用于接收输入信号的输入端子(12)和输出端子(20),其中,可以在所述输出端子(20)处提供输出信号。所述电路还包括本地振荡器(14)、第一混频器(16)、第二混频器(18)和延迟元件(22)。在所述电路中,所述第一混频器用于从所述输入端子接收输入信号,并将所述输入信号与本地振荡器信号混频。此外,所述第二混频器用于从所述输入端子接收所述输入信号,并将所述输入信号与延迟的本地振荡器信号混频,其中,所述延迟的本地振荡器信号是经由所述延迟元件馈送到所述第二混频器的所述本地振荡器信号。所述电路用于将来自所述第一混频器的所述输出信号与来自所述第二混频器的所述输出信号合并,以在所述输出端子形成输出信号。由此,提供了一种电路,能够高效地处理接收器或发射器中的本地振荡器(local oscillator,LO)信号的非理想因素。这是通过使用有限长单位冲击响应(finite impulse response,FIR)滤波器混频器的形式的电路实现的。例如,在接收器中,所述电路可用于过滤脉冲形状的LO信号的谐波分量,从而导致非所需谐波下变频产物衰减。所述电路还可以用于其他应用,例如但不限于对数字生成的LO信号的量化噪声或寄生音调进行过滤。
Description
技术领域
本发明涉及一种用于过滤本地振荡器信号的电路。本发明还涉及一种有限长单位冲击响应(FIR)滤波器和使用所述电路或FIR滤波器的接收器。
背景技术
在信号的调制/解调中,通常需要减少带外噪声或非所需音调。带外噪声的典型来源是在混频中使用量化信号,其中音调是生成附加混频产物的非理想混合波形所导致的。有许多技术可以用来减少这些非所需影响。
例如,EP2328273描述了一种射频(radio frequency,RF)调制器,用于修改RF调制器的内插器产生的量化噪声,从而减少预定频率下的量化噪声。
在EP2328273等描述的应用中,由于使用脉冲形本地振荡器(local oscillator,LO)而产生的谐波分量通过具有适当加权和求和的附加信号路径而被抑制。加权和求和可以在信号链的不同部分中进行,在RF中,在模拟基带或作为数字后处理的一部分中进行。在RF中,通过将第一放大器分成多个部分并为每个部分选择合适的跨导,完成加权。或者,可以使用额外的基带来支持所需相位。然后,可以在模拟基带或数字后处理器中,在模数转换后对加权相位进行求和。谐波分量在求和时被抑制。
发明内容
本发明人发现现有的解决方案有几个问题。将RF放大器分成几个部分使得设计软件定义无线电接收器所需的宽带、低噪声和高线性度放大器这一已经充满挑战性的任务更加复杂。无法避免限制操作频率的附加寄生现象。替代解决方案在基带中或作为数字后处理的一部分进行加权和求和。然而,谐波分量只有在求和之后才衰减,这意味着,为了实现最高线性益处,应尽早完成求和。此外,还需要支持附加相位,直到求和点,这需要额外的硬件,从而增加了功耗。现有解决方案利用离散时间技术,但这些技术存在混叠的问题。当前解决方案的常见缺点是LO生成电路常常变得复杂。
因此,需要一种改进的电路,能够高效地减少带外噪声和/或非所需音调。
本发明的目的是提供一种改进的电路,该电路可以对用于射频接收器以及其他电路中的本地振荡器信号进行高效过滤。
根据本发明的第一方面,提供了一种电路。所述电路可以具有用于接收输入信号的输入端子和输出端子,其中,可以在所述输出端子处提供输出信号。所述电路还包括本地振荡器、第一混频器、第二混频器和延迟元件。在所述电路中,所述第一混频器用于从所述输入端子接收输入信号,并将所述输入信号与来自所述本地振荡器的所述本地振荡器信号混频。此外,所述第二混频器用于从所述输入端子接收所述输入信号,并将所述输入信号与延迟的本地振荡器信号混频,其中,所述延迟的本地振荡器信号是经由所述延迟元件馈送到所述第二混频器的所述本地振荡器信号。所述电路用于将来自所述第一混频器的所述输出信号与来自所述第二混频器的所述输出信号合并,以在所述输出端子形成输出信号。由此,提供了一种电路,能够高效地处理接收器或发射器等电子设备中的本地振荡器(LO)的非理想因素。这是通过使用有限长单位冲击响应(FIR)滤波器混频器的形式的电路实现的。例如,在接收器中,所述电路可用于过滤脉冲形状的LO信号的谐波分量,从而导致非所需谐波下变频产物衰减。所述电路还可以用于其他应用,例如但不限于对数字生成的LO信号的量化噪声或寄生音调进行过滤。
根据所述第一方面的第一实现方式,至少一个附加混频器用于从所述输入端子接收所述输入信号,并将所述输入信号与其他延迟的本地振荡器信号混频。所述其他延迟的本地振荡器信号是延迟比所述延迟的本地振荡器信号更长的本地振荡器信号;所述电路用于将来自所述第一混频器的所述输出信号与来自所述第二混频器的所述输出信号和来自所述至少一个附加混频器的所述输出信号合并,以在所述输出端子形成输出信号。由此,提供了一种更先进,但也更复杂的电路,可以过滤更多的分量。例如,可以在接收器中过滤高阶谐波分量。
根据所述第一方面的第二实现方式,所述电路包括至少一个附加延迟元件,并用于通过使所述延迟的本地振荡器信号通过所述至少一个附加延迟元件来提供所述其他延迟的本地振荡器信号。由此,可以以添加延迟元件以增加LO信号的延迟的简单方式设计电路,从而提供设计选择更多的更先进电路。
根据所述第一方面的第三实现方式,所述电路用于在将来自所述输入端子的所述输入信号馈送到至少一个所述混频器之前对其进行加权。所述电路还可以用于在合并来自不同混频器的输出信号之前对来自至少一个混频器的输出信号进行加权。由此,提供了额外的设计选择,这些设计选择使得电路设计适合特定应用。例如,可以利用不同的权重来过滤不同的谐波。有利地,可配置所使用的至少一个权重,以使电路对于不同的应用和应用案例更加灵活。可以通过电阻器形成所使用的权重,以实现简单实现。
根据所述第一方面的第四实现方式,所述一个或多个延迟元件用于将来自所述振荡器的信号延迟一个时钟周期或一个时钟周期的整数分数。由此,可以获得所述电路的高效滤波器实现,其可用于许多已知应用,如用于射频信号的接收器电路。
根据本发明的第二方面,提供了一种用于过滤本地振荡器信号的有限长单位冲击响应(FIR)滤波器。所述FIR滤波器用于接收所述待过滤的本地振荡器信号,所述FIR滤波器的权重基于(时变和优选模拟)输入信号的加权版本。由此,提供了一种FIR滤波器结构,可用于生成经过滤的本地振荡器信号,并且可用于对电路中的信号进行过滤,所述电路使用本地振荡器生成待与另一种信号混频的信号。
根据所述第二方面的第一实现方式,所述FIR滤波器用于对所述本地振荡器信号的非延迟版本与所述输入信号的第一加权版本进行加权,对所述本地振荡器信号的第一延迟版本与所述输入信号的第二加权版本进行加权。由此,可以实现具有加权输入的FIR滤波器函数,从而可以定制FIR滤波器来实现不同的滤波器函数。
根据所述第二方面的第二实现方式,所述FIR滤波器用于对所述本地振荡器信号的第二延迟版本与所述输入信号的第三加权版本进行加权;其中,所述输入信号的所述第一加权版本的相对权重和所述第三加权版本的权重为1,所述输入信号的所述第二加权版本的相对权重为2的平方根。由此,可以获得用于过滤接收器电路的输入信号的FIR滤波器。
根据所述第二方面的第二实现方式,所述FIR滤波器可以用于至少滤除所述本地振荡器信号的第3次和第5次谐波。由此,可以获得用于过滤包括高阶谐波的信号的FIR滤波器。
如上文阐述的电路和/或FIR滤波器可以有利地用于模拟输入信号。在一些实施例中,所述输入信号可以是射频信号。
根据本发明的第三方面,提供了一种接收器,包括如上文阐述的电路或FIR滤波器。由此,可以提供具有滤波器的接收器,所述接收器在现有接收器的基础上进行改进,可以过滤脉冲形状的LO信号的谐波分量,从而使非所需谐波下变频产物衰减。
所述接收器可以是下变频接收器。特别地,所述接收器可用于抑制所述下变频接收器的同相(I)支路和正交(Q)支路的第3次和第5次谐波。
此外,所述接收器可用于对与所述本地振荡器信号的非延迟版本混频的所述输入信号应用为1的相对权重;对所述本地振荡器信号的第一延迟版本应用为2的平方根的相对权重;对所述本地振荡器信号的第二延迟版本应用为1的相对权重。由此,可以获得可用于所述接收器的加权滤波器。
附图说明
现通过示例并结合附图更详细地描述本发明,其中:
图1示出了可以过滤本地振荡器信号的电路;
图2示出了原始LO、有效LO和FIR滤波器响应的谱;
图3a和图3b示出了直接下变频接收器中的示例性实现方式;
图4示出了可以实现示例性实现方式的不同波形。
具体实施方式
下文将参考附图详细描述本发明,其中示出了本发明的某些实施例。然而,本发明可以以许多不同形式体现,并且不应解释为限于本文阐述的实施例;相反,这些实施例以示例的方式提供,以便本发明是透彻和完整的,并将本发明的范围充分地传达给本领域技术人员。在整个说明书中,相似数字是指相似元件。
为了改进对本地振荡器(LO)信号的示例谐波的过滤,提供了一种电路。所述电路可以由用于过滤LO信号本身的FIR滤波器形成。这通过使用添加原始LO的一个或多个延迟版本的并行混频器来实现,从而有效地为LO波形创建有限长单位冲击响应(FIR)滤波器。可以对所述混频器进行加权以获得各种滤波器响应,除了本文所使用的谐波抑制示例之外,本文描述的电路可以具有各种应用。
图1中示出了可以实现LO信号的FIR过滤的电路10。所述电路包括输入端子12。输入端子12可用于接收待与本地振荡器(LO)信号混频的信号。在第一混频器16中将输入端子12处的输入信号与本地振荡器信号混频。为了简化描述,LO信号的生成由本地振荡器(LO)14表示。然而,如何生成LO信号并不重要,可以使用任何设备生成LO信号,包括但不限于振荡器。因此,术语“本地振荡器”在本文中使用时应从广义上解释为任何能够生成LO信号的设备。第一混频器16与输入端子12和本地振荡器14连接。第一混频器16的输出与输出端子20连接。例如,为了过滤所生成的振荡器信号中的谐波分量,可以将输出端子处的信号和与输入信号混频的振荡器信号的延迟版本合并。这可以通过经由延迟元件22将LO信号馈送到第二混频器18来获得。第二混频器18用于将所述LO信号的延迟版本与所述输入信号混频。因此,第二混频器18与输入端子和延迟元件22的输出连接。根据一些实施例,所述电路可以具有附加混频器24,用于将所述输入信号与振荡器信号的其他延迟版本混频。可以将附加混频器24形成的信号在所述输出端子与来自所述第一混频器和所述第二混频器的其他输出信号合并。振荡器信号的一个或多个延迟版本可以由单个延迟元件22生成,也可以在电路10中提供附加延迟元件26。
电路10的结构可看作振荡器信号的FIR滤波器,其中,本地振荡器信号的一个或多个延迟版本与输入信号混频以形成输出信号。所述LO信号的延迟版本可以与所述输入信号的加权版本混频。为此,可以在输入端子与不同混频器之间的相应路径上提供权重。例如,在图1所示的实施例中,在混频器16、18和24之前提供权重31、32和33。如图1所示,可以在所述混频器之前提供用于对所述输入信号进行加权的权重。在另一个实施例中,可以在所述混频器之后,在所述输出端子处合并信号之前,提供权重。由此,提供了一种用于过滤本地振荡器信号的有限长单位冲击响应(FIR)滤波器,其中,所述FIR滤波器用于接收待过滤的本地振荡器信号,其中,所述FIR滤波器的权重是基于输入信号的加权版本的。例如,可以使用电阻器实现权重。可以配置所述电阻器的值,以允许对滤波器权重进行调整,从而适应特定应用。
在这种FIR滤波器配置中,所述滤波器可以用于对所述本地振荡器信号的非延迟版本与所述输入信号的第一加权版本进行加权,对所述本地振荡器信号的第一延迟版本与所述输入信号的第二加权版本进行加权。例如,在图1的实施例中,通过具有权重b0的权重31对第一加权版本进行加权,通过具有权重b1的权重32对第二加权版本进行加权。在使用本地振荡器信号的三个延迟版本的三个混频器的配置中,可以提供三个不同的权重。然后,所述三个不同权重的相对权重可以是
这种对权重31、32和33的选择可有利地用于至少滤除本地振荡器信号的第3次和第5次谐波。
如图1所示,与第一混频器16和第二混频器18并行地添加附加混频器核。混频器的数量和通过相应混频器与输入信号混频的振荡器信号的延迟版本可以视应用而定。采用相应的系数bx对每个混频器的输入(或输出或输入和输出两者)进行加权。利用原始本地振荡器信号的逐渐延迟版本驱动附加混频器。在一个实施例中,将LO信号延迟(在两个连续混频器之间)一个采样时钟周期t_s。换言之,每个延迟元件22、24等用于将LO信号延迟一个采样时钟周期t_s。所述采样时钟周期为LO时钟周期t_LO除以整数,如8,下面以此为例。
为了实现对第3次和第5次谐波的谐波抑制,图1中可以使用三个混频器,即第一混频器16和两个附加混频器核18和24。如果如上所述选择系数的相对权重,即
则对LO信号应用图2所示的滤波响应62。在图2中,原始LO信号是25%占空比(duty-cycle,DC)脉冲波61,其除了所需基音之外还包括奇次谐波。在经过滤的LO信号63中,消除了LO信号的第3次和第5次谐波。在实际应用中,用于准确实现系数的方法限制了衰减。
使用如上所述的电路时的示例性应用可以在直接下变频接收器中。这种接收器40在图3a中示出。在图3a所示的示例性实施例中,根据上文结合图1所述的实施例的电路10分别用于接收器40的同相(I)支路和正交(Q)支路。
电路10可具有三个混频器,每个混频器用于实现对LO信号的第3次和第5次谐波的谐波抑制。然后,每个支路的相对权重可以如上设置。
在图3b中,描述了图3a中电路10的相应混频器。在图3b中,使用电阻器RPn和RNn(n=0、1、2)实现相应的正本地振荡器信号(LOPn)和相应的负本地振荡器信号(LONn),然后在基带跨导放大器的虚拟地处对其电流求和。
因此,可以提供接收器40,特别是直接下变频接收器,其包括图1中概述的电路10并使该电路10得到有益使用。图3a的直接下变频接收器40包括输入低噪声放大器(low-noise amplifier,LNA)42,接收器40的输入信号被馈送到该输入低噪声放大器42。就直接下变频接收器40而言,输入信号通常是射频模拟信号。然后,要考虑的一个方面是,任何时候加载低噪声放大器(LNA)的电阻的绝对值都应该保持恒定,以避免阻抗电平调制。此外,电路10的相应I支路和Q支路的输出可以分别与放大器44和46连接,以形成I支路和Q支路的相应输出信号,即Ip、In和Qp、Qn。
根据一个实施例,采样率fs是目标LO频率f_(LO,目标)的8倍。图4示出了这种情景。在图4中,分别示出了I支路和Q支路的每个混频器MIn、MQn(n=0、1、2)的正(MInP、MQnP)和负(MInN、MQnN)LO波形。此外,图4示出了在对所述混频器的输出信号求和之后,I支路和Q支路的有效LO波形LOI和LOQ。
实现射频接收器中谐波抑制的本文描述的FIR滤波将附加路径的长度降到最低,从而将附加组件的数量降到最少。这继而降低任何额外的功耗。所述接收器可以在无需对敏感型RF放大器进行任何更改的情况下实现。此外,加权和求和是在接收器链的早期阶段完成的,从而放宽了由于谐波产物而产生的后续阶段的线性度要求。
此外,LO信号生成可以与在没有谐波抑制的传统脉冲驱动混频器布置中一样简单。此外,不需要对输入信号进行采样,避免了混叠和因混叠产生的问题。
此外,与当前解决方案相比,可以更自由地选择LO波形。占空比不必是精确的。除了上文用作实例的25%DC脉冲LO信号之外,还可以使用任何双电平信号,只要该双电平信号可以在采样频率的限值内表示即可。这方面的示例包括脉冲宽度调制的或δ-σ形状的LO波形。还可以使用具有两个以上电平的LO波形,条件是添加并行混频器核以处理所添加电平。
本文描述的电路和FIR滤波器已在接收模拟RF信号且旨在抑制谐波的应用中进行了描述。然而,所描述的电路和滤波器非常通用,可以很容易进行修改以满足其他需要。这与先前存在的谐波抑制解决方案形成对比,其中所述解决方案是固定的且只有一个目的。因此,本文描述的电路和FIR滤波器可用于许多不同的应用,并易于缩放,因为通过添加更多混频器和将输入信号与其他延迟LO信号混频以及通过调整不同混频信号的权重,可以容易地调整滤波器长度和响应。此外,虽然所述电路已被描述为用于接收模拟RF信号并将所述RF信号与数字LO信号混频的接收电路,但是也可以是其他配置,并且所述输入信号不需要是RF信号或模拟信号。
作为另一个应用领域,所述电路和所述FIR滤波器可用于量化噪声滤波。例如,可以使用本文所述的电路和滤波器从量化噪声中过滤数字LO信号。所述滤波器响应可配置为具有低通特性或带通特性。在另一个实施例中,可以将滤波器响应配置为陷波滤波器以针对特定频率。
Claims (19)
1.一种电路(10),其特征在于,包括:
-输入端子(12);
-输出端子(20);
-本地振荡器(14);
-第一混频器(16);
-第二混频器(18);
-延迟元件(22);
其中
所述第一混频器(16)用于从所述输入端子(12)接收输入信号,并将所述输入信号与来自所述本地振荡器(14)的本地振荡器信号混频;
所述第二混频器(18)用于从所述输入端子(12)接收所述输入信号,并将所述输入信号与延迟的本地振荡器信号混频,其中,所述延迟的本地振荡器信号是经由所述延迟元件(22)馈送到所述第二混频器(18)的所述本地振荡器信号;
所述电路用于将来自所述第一混频器(16)的所述输出信号与来自所述第二混频器(18)的所述输出信号合并,以在所述输出端子(20)形成输出信号。
2.根据权利要求1所述的电路,其特征在于,还包括至少一个附加混频器(24),其中,所述至少一个附加混频器(24)用于从所述输入端子(12)接收所述输入信号,并将所述输入信号与其他延迟的本地振荡器信号混频;其中,所述其他延迟的本地振荡器信号是延迟比所述延迟的本地振荡器信号更长的本地振荡器信号,其中
所述电路用于将来自所述第一混频器(16)的所述输出信号与来自所述第二混频器(18)的所述输出信号和来自所述至少一个附加混频器(24)的所述输出信号合并,以在所述输出端子(20)形成输出信号。
3.根据权利要求2所述的电路,其特征在于,所述电路包括至少一个附加延迟元件(26),并用于通过使所述延迟的本地振荡器信号通过所述至少一个附加延迟元件(26)来提供所述其他延迟的本地振荡器信号。
4.根据权利要求1至3中任一项所述的电路,其特征在于,所述电路用于在将来自所述输入端子的所述输入信号馈送到至少一个所述混频器(16、18、24)之前,对其进行加权。
5.根据权利要求1至4中任一项所述的电路,其特征在于,所述电路用于在合并来自不同混频器(16、18、24)的输出信号之前,对来自至少一个混频器(16、18、24)的输出信号进行加权。
6.根据权利要求4或5所述的电路,其特征在于,用于加权的至少一个权重是可配置的。
7.根据权利要求4至6中任一项所述的电路,其特征在于,所使用的权重由电阻器形成。
8.根据权利要求1至7中任一项所述的电路,其特征在于,所述一个或多个延迟元件(22、26)用于将来自所述振荡器的信号延迟一个时钟周期或一个时钟周期的整数分数。
9.一种用于过滤本地振荡器信号的有限长单位冲击响应(FIR)滤波器(10),其特征在于,所述FIR滤波器用于接收所述待过滤的本地振荡器信号,其中所述FIR滤波器的权重基于输入信号的加权版本。
10.根据权利要求9所述的FIR滤波器,其特征在于,用于对所述本地振荡器信号的非延迟版本与所述输入信号的第一加权版本进行加权,对所述本地振荡器信号的第一延迟版本与所述输入信号的第二加权版本进行加权。
11.根据权利要求10所述的FIR滤波器,其特征在于,用于对所述本地振荡器信号的第二延迟版本与所述输入信号的第三加权版本进行加权;其中,所述输入信号的所述第一加权版本的相对权重和所述第三加权版本的权重为1,所述输入信号的所述第二加权版本的相对权重为2的平方根。
12.根据权利要求8至11中任一项所述的FIR滤波器,其特征在于,用于至少滤除所述本地振荡器信号的第3次谐波和第5次谐波。
13.根据权利要求1至8中任一项所述的电路或根据权利要求9至12中任一项所述的FIR滤波器,其特征在于,所述输入信号为模拟输入信号。
14.根据权利要求1至8或13中任一项所述的电路或根据权利要求9至12中任一项所述的FIR滤波器,其特征在于,所述输入信号为射频信号。
15.根据权利要求1至8或13至14中任一项所述的电路或根据权利要求9至12中任一项所述的FIR滤波器,其特征在于,所述本地振荡器信号为数字信号。
16.一种接收器(40),其特征在于,包括根据权利要求1至8、13至14中任一项所述的电路或根据权利要求9至12中任一项所述的FIR滤波器。
17.根据权利要求16所述的接收器,其特征在于,所述接收器为下变频接收器。
18.根据权利要求17所述的接收器,其特征在于,所述接收器用于抑制所述下变频接收器的同相(I)支路和正交(Q)支路的第3次和第5次谐波。
19.根据权利要求17或18所述的接收器,其特征在于,所述接收器用于对与所述本地振荡器信号的非延迟版本混频的所述输入信号应用为1的相对权重;对所述本地振荡器信号的第一延迟版本应用为2的平方根的相对权重;对所述本地振荡器信号的第二延迟版本应用为1的相对权重。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2018/059561 WO2019197040A1 (en) | 2018-04-13 | 2018-04-13 | Electrical circuit for filtering a local oscillator signal and harmonic rejection mixer |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111971896A true CN111971896A (zh) | 2020-11-20 |
Family
ID=62002638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880092381.7A Pending CN111971896A (zh) | 2018-04-13 | 2018-04-13 | 用于过滤本地振荡器信号的电路和谐波抑制混频器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210028771A1 (zh) |
EP (1) | EP3763037A1 (zh) |
CN (1) | CN111971896A (zh) |
WO (1) | WO2019197040A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3881435B1 (en) | 2018-12-17 | 2024-01-31 | Huawei Technologies Co., Ltd. | A radio frequency receiver for carrier aggregation |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060205370A1 (en) * | 2005-03-14 | 2006-09-14 | Broadcom Corporation | High-order harmonic rejection mixer using multiple LO phases |
EP2173038A1 (en) * | 2004-12-10 | 2010-04-07 | Maxlinear, Inc. | Harmonic reject receiver architecture and mixer |
CN102571119A (zh) * | 2010-11-15 | 2012-07-11 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
CN103368526A (zh) * | 2012-04-10 | 2013-10-23 | 英特尔移动通信有限责任公司 | 在离散时域具有内置混频器函数性的采样接收器 |
CN103828244A (zh) * | 2012-06-21 | 2014-05-28 | 华为技术有限公司 | 超外差式接收器 |
US20150094004A1 (en) * | 2013-09-27 | 2015-04-02 | Qualcomm Incorporated | Harmonic rejective passive up converter |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3252639B2 (ja) * | 1995-03-03 | 2002-02-04 | 三菱電機株式会社 | 検波器及び受信装置並びに送信装置 |
US7421259B2 (en) * | 2004-04-16 | 2008-09-02 | Broadcom Corporation | RF mixer with high local oscillator linearity using multiple local oscillator phases |
CN101729024A (zh) * | 2008-10-28 | 2010-06-09 | 博通集成电路(上海)有限公司 | 混合信号的电路和方法 |
EP2246975B1 (en) * | 2009-04-28 | 2014-02-26 | Nxp B.V. | Calibration of passive harmonic-rejection mixer |
EP2328273A1 (en) | 2009-11-26 | 2011-06-01 | Nxp B.V. | Digital radio frequency modulators |
WO2012002026A1 (ja) * | 2010-06-29 | 2012-01-05 | 日本電気株式会社 | 周波数変換器およびそれを用いた受信機 |
-
2018
- 2018-04-13 EP EP18718421.3A patent/EP3763037A1/en active Pending
- 2018-04-13 CN CN201880092381.7A patent/CN111971896A/zh active Pending
- 2018-04-13 WO PCT/EP2018/059561 patent/WO2019197040A1/en unknown
-
2020
- 2020-10-13 US US17/069,514 patent/US20210028771A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2173038A1 (en) * | 2004-12-10 | 2010-04-07 | Maxlinear, Inc. | Harmonic reject receiver architecture and mixer |
US20060205370A1 (en) * | 2005-03-14 | 2006-09-14 | Broadcom Corporation | High-order harmonic rejection mixer using multiple LO phases |
CN102571119A (zh) * | 2010-11-15 | 2012-07-11 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
CN103368526A (zh) * | 2012-04-10 | 2013-10-23 | 英特尔移动通信有限责任公司 | 在离散时域具有内置混频器函数性的采样接收器 |
CN103828244A (zh) * | 2012-06-21 | 2014-05-28 | 华为技术有限公司 | 超外差式接收器 |
US20150094004A1 (en) * | 2013-09-27 | 2015-04-02 | Qualcomm Incorporated | Harmonic rejective passive up converter |
Also Published As
Publication number | Publication date |
---|---|
EP3763037A1 (en) | 2021-01-13 |
US20210028771A1 (en) | 2021-01-28 |
WO2019197040A1 (en) | 2019-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663522B2 (en) | Performance of A/D converter and receiver | |
EP2752989A1 (en) | Conversion circuit | |
US9413407B2 (en) | Conversion system | |
JP2012531835A5 (zh) | ||
EP2246975A1 (en) | Calibration of passive harmonic-rejection mixer | |
WO2012009796A1 (en) | System and method for high speed analog to digital data acquisition | |
Tsividis | Mixed-domain systems and signal processing based on input decomposition | |
US8217820B2 (en) | Using multi-level pulse width modulated signal for real time noise cancellation | |
US20210028771A1 (en) | Electrical circuit for filtering a local oscillator signal and harmonic rejection mixer | |
US9344107B1 (en) | Continuous time ADC and filter | |
US11196442B2 (en) | Radio frequency bandpass delta-sigma analog-to-digital converters and related methods | |
EP3016288A1 (en) | Digital-to-analog converter providing an image replica rejection | |
US11722160B2 (en) | Radio frequency receiver for carrier aggregation | |
CN110474611B (zh) | 一种斩波前置放大器及其设计方法 | |
CN104950152B (zh) | 使用谐波混频的包括异步时间交错数字化器的测试和测量仪器 | |
Kang et al. | A Harmonic Rejection Downconverter with a GHz PWM-Based LO | |
WO2019219212A1 (en) | N-path filter with improved out-of-band rejection | |
US9584077B2 (en) | Impedance synthesis for optimum frequency response of a radio frequency (RF) amplifier | |
US20110025539A1 (en) | Continuous-time image-reject filter with discrete-time feedback | |
CN107852178B (zh) | 通信装置和方法 | |
JP6346041B2 (ja) | 帰還型パルス幅変調a/d変換装置 | |
KR20080107174A (ko) | 고조파 억제 믹서 및 그 방법 | |
Chan et al. | Analysis of the behaviours of phase and amplitude mismatch compensators to achieve 82.5 dB image rejection ratio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |