CN111969580B - 一种储能式直流功率缓冲系统 - Google Patents

Abstract

本发明公开了一种储能式直流功率缓冲系统，主电源输入分两路，一路连接功率级电路与测量采样电路，另一路连接功率路径切换元件，功率级电路与测量采样电路与功率路径切换元件连接用于双路电源受控切换；功率级电路与测量采样电路分三路，一路经电压电流测量电路与主控单元连接，第二路经晶体管栅极驱动电路与主控单元连接，用于将栅极驱动信号和时序控制信号发送至主控单元，第三路依次经储能元件和过压快速放电元件与主控单元连接，用于将逻辑电平信号发送至主控单元，主控单元与功率路径切换元件连接用于输出负载。本发明集成度高、结构简单，能有效提供直流供电系统中应对负载功率突变的缓冲功能。

Description

一种储能式直流功率缓冲系统

技术领域

本发明属于新能源及节能技术领域，具体涉及一种储能式直流功率缓冲系统。

背景技术

随着电力驱动技术在车辆、工业设备、机器人等领域的大量应用和太阳能、风能等新能源技术的不断普及，部分现有依靠直流电能例如一次性化学电池、蓄电池、太阳能电池、风力发电等方式驱动的系统存在如下问题：

一、风力、光伏等器件的输出功率有限且不稳定、难以直接支持电动机等设备连续运行。例如普通的单晶硅太阳能电池额定功率为100W，这必须在良好的光照条件和恰当的输出负载接入时才能达到，无论是光照条件变化还是负载特性变化，都将影响太阳能电池的输出电压，这样的电压波动对于有一定功率需求的后级设备十分不利，通常使得100W的额定功率由于阻抗失配而不能充分利用，降低了新能源的经济效益，迫使系统投入更多冗余功率设计来应对环境变化造成的扰动。风力发电通常不会直接驱动负载，但其功率输出同样存在随环境变化波动的现象，如不专门采取缓冲措施也难以克服。

二、无人车、机器人等移动平台往往执行任务过程中需要极高的突发功率输入，这是因为车辆起步、机器人跨越障碍或是托举重物的瞬间电动机启动(近似堵转)、突然加速、突然实施电制动(堵转的一种特殊情况)的时候所需的电流通常是平稳运行所需功率的数倍甚至十倍以上，而这些电机平时缓慢运转、平稳加减速等大多数工况中需要的功率较小，为此配备功率巨大的电源供应装置(例如更大的电池包)以牺牲便携性、安全性和经济性以满足瞬间负载需求得不偿失，而配备有限的电源供应能力只能迫使运动系统降低动作速度和幅度以节省电力，在性能方面不得已而做出妥协。

三、对于电动机类的感性负载，如果采用光伏电池作为能源无法实施逆向能量变换，会导致减速或制动时产生的感应电流无处释放进而提升输入线路上的电压，有可能因此导致设备的损坏，而搭配蓄电池等可以耐受一定反向电流的能源使用时，其充电电路所能耐受的充电电流通常有一额定值，事先需要进行设定或调整电路参数而确定，制动时产生的感应电流如果超过最大充电电流，将得不到充分吸收而使得能量回收效率也相对有限。此外，使用专用的限流充电电路时需要实现一组开关拓扑使得在电机减速刹车瞬间将输入电源断开、再将充电电路接入，从充电状态恢复供电时又需要做相反的切换，增加了系统的复杂性。

四、现有多种能源组合供电的应用项目中所配备的蓄电池充电管理系统、太阳能电池供电系统、测量及保护系统以及真正作为负载的用电装置之间大多面临专型专用、通用性不好的现状，不同厂家分体设计了独立的几个设备。这些设备整合到相关应用中时通常会出现连接复杂、不方便统一协调、没有或少有通信功能、可调整的参数较少、工作参数无法远程、实时改变的弊端，使得整个应用产品的集成度、自动化、智能化程度受到限制。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种储能式直流功率缓冲系统，可用于需要在恒定的直流电压下瞬间提供大功率的场合，例如电动车辆启动和停止、电动机器人机构重负荷起动、太阳能电池驱动的直流系统等。

本发明采用以下技术方案：

一种储能式直流功率缓冲系统，包括功率级电路与测量采样电路和功率路径切换元件，主电源输入分两路，一路连接功率级电路与测量采样电路，另一路连接功率路径切换元件，功率级电路与测量采样电路与功率路径切换元件连接用于双路电源受控切换；功率级电路与测量采样电路分三路，一路经电压电流测量电路与主控单元连接，第二路经晶体管栅极驱动电路与主控单元连接，用于将栅极驱动信号和时序控制信号发送至主控单元，第三路依次经储能元件和过压快速放电元件与主控单元连接，用于将逻辑电平信号发送至主控单元，主控单元与功率路径切换元件连接用于输出负载。

具体的，功率级电路与测量采样电路包括N沟道MOSFET晶体管TBKH、TBKL、TBSTH、TBSTL、TSW1和TSW2，TBKH、TBKL、TBSTH、TBSTL分别按高低侧接法构成两个半桥电路，TSW1和TSW2按背对背接法构成高侧开关电路。

进一步的，两个半桥电路之间串联连接滤波电感BKL BSTL和TSW1 TSW2组成的开关，靠近BKL BSTL一侧对电路公共点并联储能电容C。

具体的，电压电流测量电路使用四个霍尔电流变送器元件测量不同位置的四个电流值，使用四组电阻衰减器测量不同位置的四个电压值；测量回路为模拟量输出，幅度范围0～3.3V对应量程的两个端点。

具体的，晶体管栅极驱动电路包括两路高侧/低侧驱动器集成电路和一路高侧静态栅极驱动器集成电路，分别用于对功率级电路与测量采样电路提供浮动栅极电压，将数字逻辑控制信号转换为正确的晶体管开关时序，对功率电路实施控制。

具体的，过压快速放电元件使用两组共四个N沟道MOSFET晶体管两两并联构成两低侧开关接法，两组快速放电电路分别配备在储能元件与电路公共点以及输出电源轨与电路公共点之间。

具体的，功率路径切换元件使用两组共四个N沟道MOSFET晶体管构成背对背高侧开关接法，使用一个逻辑互锁的双高侧驱动器提供栅极电压，使得两组高侧开关可以受控导通，将不同路径的电流选择其中一路接入。

具体的，主控单元包括至少8路模拟输入接口和片上模拟-数字转换器、至少6路数字PWM信号输出接口、至少6路数字逻辑电平输出接口、至少1路异步串行收发器接口或1路控制器局域网接口，数字PWM信号输出接口连接至栅极驱动器，四路PWM分别控制高侧、低侧开关时序、过压快速放电元件，数字逻辑电平输出接口连接至系统指示灯、高侧静态栅极驱动器集成电路以及功率路径切换元件，异步串行收发器接口或控制器局域网接口连接至外部电脑或其他工业控制系统的对应接口。

进一步的，主控单元连接有限流电阻、旁路电容、滤波电感、晶体X1及其匹配电容提供时钟信号和一组RC滤波电路。

具体的，主电源接入还连接有辅助电源，辅助电源使用两个集成DC-DC降压式转换器，分别将输入电压调整至12V与6.5V；使用两个集成LDO线性稳压电路，分别将6.5V电压调整至5V与3.3V。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种储能式直流功率缓冲系统，能够抵抗系统原始电源不稳定或功率余量不足带来的弊端。本发明采用程控电源转换技术，可以通过调整参数配置的方式设置输入功率跟踪值(用于化学电池恒功率放电)或者程序查找电源最大功率点(用于太阳能电池或其他发电装置与后级负载的匹配)为储能元件充电，在储能未耗尽之前可以使得输出端总能维持稳定电压，满足负载电路的恒压工作需求。同时储能元件的内阻极低，可以允许瞬间大电流输出，满足瞬态的爆发性负载需求。

进一步的，能够优化应用端的电源供应系统设计性能。众所周知，化学电池由于电极成分和设计特点不同，放电能力和充电容量之间呈现负相关。本发明通过“削峰填谷”的方法可以使得用户选择更低放电功率而更高容量的电池为系统提供电源，其峰值高功率输出能力转而由本发明满足，在同样的重量和经济成本之下可以达到更远的续航距离或者更长的持续工作时间，或是借此而配备更轻量的电池作为主电源，满足需求的同时减小设备的体积与重量。

进一步的，功率级电路使用同步整流器技术，属于双向电源系统，可以实现能量的逆向传输，对于电动机等感性负载中因为减轻负载导致电流减弱而需要释放磁能时，可以借助同步整流开关的开断时序变化而导引感应电流使之逆向流入储能元件实现能量回收，既可以节约能源，又可以安全地吸收这一突发的反向电流防止损坏设备。此功能无需机械继电器改变电路拓扑，正向传输和逆向传输完全没有线路连接或切断的变化，提高响应速度。

进一步的，采用数字测量技术，将被控物理量采样后转换为计算机数据，方便与本发明连接的其他系统随时进行读取操作，同时也使得本系统内部架构更加简单。

进一步的，兼具DC-DC电源适配器功能，当系统原始电源额定输出电压与负载额定输入电压不能匹配时，一定范围内可以通过程控调整储能元件工作参数和输出功率级工作参数实现电压调整，此举通常不影响系统性能发挥，极端情况(输入电压过低时)将以牺牲一部分储能容量的方式换取输出电压能够达到要求并稳定，可以为用户省去一个DC-DC电压转换器。

进一步的，本发明具备的过压放电电路允许系统工作失控时对负载设备进行及时保护，抑制输出电压的异常上升。

进一步的，使用半导体高侧静态开关实现双电源备份，既能够使用功率转换电路实现应对突发大功率的缓冲储能，又能够将主电源直接接入后级负载，亦能够主电源直接接入负载时继续驱动功率转换电路为储能元件充电。这使得系统电源的可靠性得到提高，即便功率级电路发生损伤或烧毁，也能切换至另一供电回路维持后级负载基本运行。此外，对于可以预判的连续低功耗工况，用户可调整至直接供电方式，绕过功率转换电路减少半导体开关环节的参与，进而提高电源效率节约能源。

进一步的，使用全数字控制系统，能够方便地使用工业RS485、RS232等接口并实施标准的通信协议进行数据遥测和操控，使用Modbus RTU时可以多设备集群控制，亦可通过增加差分收发器方便地接入现场总线例如控制器局域网(CAN)，或是通过使用无线射频收发器进行远距离参数配置等操作。这一功能既可以由专用的上位机软件完成，又可以通过开放给用户的数据接口实施，以便本装置作为子系统有机地整合到用户设备内部，经作者本人验证，本发明可以单板、单机实现，具有高集成度，高自动化程度的特点。

进一步的，本发明为主控系统设计了外部时钟与复位系统的被动元件，相比使用片上集成部分提高了系统定时的精度和主控系统内核的运行速度上限。

进一步的，本发明为整个系统设计了辅助电源回路，可以容许系统的输入电压连续改变时保持正常工作，以便适合多种不同电压的蓄电池组或其他能源。

综上所述，本发明集成度高、设计完善、结构简单，能有效提供直流供电系统中应对负载功率突变的缓冲功能。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的主控单元拓扑结构图；

图2为本发明的功率级电路与快速放电电路拓扑结构图；

图3为本发明的栅极驱动器及其外围电路拓扑结构图；

图4为本发明的模拟量测量输入回路拓扑结构图；

图5为本发明的功率路径切换开关电路拓扑结构图；

图6为本发明的低压辅助直流电源供应拓扑结构图；

图7为本发明的部分电路网络接点图；

图8为本发明的拓扑示意图。

其中：1.功率级电路与测量采样电路；2.高侧/低侧栅极驱动器集成电路；3.高侧静态栅极驱动器；4.主控单元；5.功率路径切换元件；6.储能元件；7.过压快速放电元件；8.辅助电源。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

本发明提供了一种储能式直流功率缓冲系统，拓扑结构包括功率MOSFET等半导体开关元件、法拉电容储能元件、功率电感线圈、电阻电容等无源元件、测量和控制部分的电流传感器、微处理器等集成半导体元件。

输入为直流线路，电路正常工作时输入功率会保持恒定，其数值可通过控制接口进行设定。输出为一直流电压，在电路具体元件的合理工作参数范围下，这一电压将保持稳定，连接负载后系统中始终保持一定储能以应对负载的功率变化，负载功率需求突然增大时，电路释放储能，降低对电源端的冲击；负载功率需求小时，电路从电源输入端补充储能，以应对下一次脉冲工况的到来。在电路储能耗尽或消耗到一定程度前，总是能保持输出电压近似恒定、输入功率近似恒定，为整个系统提供直流电源轨的功率缓冲功能。

请参阅图8，本发明一种储能式直流功率缓冲系统，包括功率级电路与测量采样电路1、晶体管栅极驱动电路、主控单元4、功率路径切换元件5、储能元件6、过压快速放电元件7、辅助电源8和电压电流测量电路。

主电源输入分三路，一路连接辅助电源8，第二路连接功率路径切换元件5，第三路连接功率级电路与测量采样电路1，功率级电路与测量采样电路1经电压电流测量电路与主控单元4连接，功率级电路与测量采样电路1经晶体管栅极驱动电路与主控单元4连接，用于将栅极驱动信号和时序控制信号发送至主控单元4；功率级电路与测量采样电路1依次经储能元件6和过压快速放电元件7与主控单元4连接，用于将逻辑电平信号发送至主控单元4；功率级电路与测量采样电路1与功率路径切换元件5连接，用于双路电源受控切换；功率路径切换元件5用于输出负载；主控单元4通过通信总线接口与外部电路连接。

功率级电路与测量采样电路1，使用四个霍尔电流变送器元件测量不同位置的四个电流值，使用四组电阻衰减器测量不同位置的四个电压值；测量回路为模拟量输出，幅度范围0～3.3V对应量程的两个端点。

功率级电路与测量采样电路1包括六个N沟道MOSFET晶体管，其中四个记为TBKH、TBKL、TBSTH、TBSTL，分别按高低侧接法构成两个半桥电路，另两个记为TSW1、TSW2，按照背对背接法构成高侧开关电路；为使得这一开关电路正常工作，外围使用RC吸收回路、晶体二极管续流、高频旁路电容、滤波电容元件进行辅助；

两个半桥电路之间串联连接两个滤波电感记为BKL BSTL和TSW1 TSW2组成的开关，靠BSTL一侧对电路公共点并联储能电容C，储能电容C使用大容值、低内阻的法拉电容。

晶体管栅极驱动电路，用于分别对功率级电路与测量采样电路1提到的三组六个MOSFET晶体管提供合适的浮动栅极电压，使之能够正确工作在开关状态，其功能在于将数字逻辑控制信号转换为正确的晶体管开关时序，对功率电路实施控制。

晶体管栅极驱动电路包括两个高侧/低侧驱动器集成电路2，记为GDI GDO，和一个高侧静态栅极驱动器集成电路3，记为GDCHG，该集成芯片的输入信号由主控单元发出的PWM数字电平信号提供，高侧/低侧输出信号连接在对应场效应晶体管栅极。

过压快速放电元件7通过一恰当的数字逻辑控制信号将过高的电压通过一功率电阻器导通至电路公共点，达到释放电流、遏止电压异常上升的作用。

过压快速放电元件7使用两组共四个N沟道MOSFET晶体管两两并联构成两低侧开关接法，两组快速放电电路分别配备在储能元件——电路公共点和输出电源轨——电路公共点之间。

功率路径切换元件5提供类似继电器“常开端”、“常闭端”之间切换通路的作用，使得电路拓扑结构可以受控改变。

功率路径切换元件5使用两组共四个N沟道MOSFET晶体管构成背对背高侧开关接法，使用一个逻辑互锁的双高侧驱动器提供栅极电压，使得两组高侧开关可以受控导通，将来自不同路径的电流选择其中一路接入，主电源输入直接连接在其中一组背对背高侧开关的漏极作为一路电源，电路1中的升压侧半桥输出连接在另一组背对背高侧开关的漏极作为第二路电源，二者通过主控单元提供的逻辑电平信号被选择性接入到系统输出端口上。

辅助电源8能够为相应的电流变送器、栅极驱动器等模拟器件、主控单元和通信接口芯片等数字器件提供合适的工作条件。

辅助电源8使用两个集成DC-DC降压式转换器，分别将输入电压调整至12V与6.5V；使用两个集成LDO线性稳压电路，分别将6.5V电压调整至5V与3.3V，得到四个低功率的辅助电源轨。

主控单元4，分别连接到本系统的其他各部分以最终实现测量采样、功率开关时序控制、工作状态指示、数字通信等功能。

主控单元4使用一个32位微控制器，至少配备8路模拟输入接口和片上模拟-数字转换器(ADC)、至少6路数字PWM信号输出接口、至少6路数字逻辑电平输出接口、至少1路异步串行收发器(UART)接口或1路控制器局域网(CAN)接口，8路模拟输入接口连接至测量输入部分，使用片上模拟-数字转换器(ADC)进行数字化测量、6路数字PWM信号输出接口连接至功率级提供开关时序、6路数字逻辑电平输出接口作为逻辑电平信号连接到静态开关驱动、功率路径切换驱动器或系统指示灯、2路异步串行收发器(UART)接口和1路控制器局域网(CAN)接口连接到用户设备或无线收发器进行远程操作。

为达到微控制器的工作条件，应当提供相应的被动元件例如限流电阻、旁路电容、滤波电感等，并需有一晶体X1及其匹配电容提供时钟信号，和一组RC滤波电路提供系统加电瞬间的复位信号。

本发明一种储能式直流功率缓冲系统的工作原理为：

电路功率拓扑工作时，储能元件C通过TBKH、TBKL两个晶体管、跨过TSW1、TSW2这一充电使能高侧开关被系统主电源充电，充电电流可由晶体管的开关时序控制进而动态调节输入功率。负载连接在TBSTH、TBSTL两个晶体管构成的半桥电路之后，通过这组晶体管的导通提供电压，对负载用电器释放储能电容C中的电量，当储能电容输入、输出功率平衡时，电路完全稳定，当负载加重(或减轻)时，放电电流增加(或降低)，储能元件净向外释放能量，(或净得到补充)，储能耗尽或达到特定数值(充电上限)前，电路相对稳定，电路的稳定性会由主控单元根据数字测量结果进行闭环反馈控制而达到，即通过已知的电压电流参数解算差分方程进而求解出晶体管开关时间并在下一周期控制其导通时序。通过这一系统后，输出功率突变时可以保证输入功率一定时间一定条件内保持不变或按要求缓慢变化，达到保护主电源、提高电能利用率、支撑负载峰值大功率输出的目的。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，主控单元4使用一个32位微控制器，其配备8路模拟输入接口连接至测量输入部分，使用片上模拟-数字转换器(ADC)进行数字化测量、6路数字PWM信号输出接口连接至功率级提供开关时序、6路数字逻辑电平输出接口作为逻辑电平信号连接到静态开关驱动、功率路径切换驱动器或系统指示灯、2路异步串行收发器(UART)接口和1路控制器局域网(CAN)接口连接到开放接点，方便与其他用户组件连接。并有一晶体及其匹配电容提供8MHz的时钟信号，并由一组RC滤波电路提供系统加电时的复位信号。

U4A U4B为一MCU集成电路，其电源引脚1、24、36、48连接到+3.3V电源轨、电源引脚9通过一L3、C55滤波电路连接到+3.3V电源轨、电源引脚23、35、47、8接模拟地，其时钟输入引脚5、6连接晶体X1并用C49、C51两颗MLCC电容进行阻抗匹配、其复位输入/输出引脚7连接到R58、C50的RC滤波电路上并用放电按钮K1控制、其启动选择引脚连接在R59、R60构成的无源衰减器。其余IO引脚10-17分别连接到VIN_SMP、CBKL_SMP、CDIR_SMP、VCAP_SMP、VBST_SMP、CBSTL_SMP、CCHS_SMP、VOUT_SMP网络上，属于模拟信号采样输入。引脚29-32分别连接到HRTIM_CHA1、HRTIM_CHA2、HRTIM_CHB1、HRTIM_CHB2网络上，属于高精度数字波形输出。引脚34、37留作调试接口、引脚15、39、42、43留作串行通信接口、引脚45、46连接到控制器局域网接口器件U3的对应引脚，并由U3的6、7引脚输出到差分总线上，差分总线CAN_P、CAN_N之间并联R57作为阻抗匹配之用。U4的输出引脚18、19、40、41经电阻限流后连接至四个LED。引脚21、22连接至Fast_DCG_Buck、Fast_DCG_Boost网络上，属于数字波形输出。引脚25-27分别连接至PPS_IN1、PPS_IN2、PPS_DIODE网络上，引脚20连接到CHG_EN_SW网络上，属于数字电平输出，其余未提到的引脚均悬空。

请参阅图2，功率路径切换元件5使用六个N沟道MOSFET晶体管、其中四个记为TBKH、TBKL、TBSTH、TBSTL，分别按高低侧接法构成两个半桥开关电路，另两个记为TSW1、TSW2，按照背对背接法构成高侧开关电路。为使得这一开关电路正常工作，外围使用RC吸收回路、晶体二极管续流、高频旁路电容、滤波电容等元件进行辅助。两个半桥开关电路之间串联连接两个滤波电感记为BKL BSTL和TSW1 TSW2组成的静态开关，靠BSTL一侧对电路公共点并联储能电容C，这一储能电容需使用大容值、低内阻的法拉电容。

图2中晶体管TBKH、TBKL采取半桥连接方式，漏源极中间接点跨过电流传感器ISense Buck Inductor的采样引脚1、2、3、4连接至功率电感BKL，有一组背对背连接的晶体管TCHG_SW1、TCHG_SW2构成高侧开关连接在功率电感BKL的另一端和功率电感BSTL的一端之间(此处无需关注引脚编号，由于电感两端是互易的)。BSTL的另一端跨过电流传感器ISense Boost Inductor的采样引脚1、2、3、4连接至由晶体管TBSTH、TBSTL采取半桥连接形式的漏源极接点。各晶体管漏源极之间均配有RC吸收回路用于缓冲漏源尖峰电压防止晶体管击穿，TBKL和TBSTH两个晶体管漏源极两端分别并联一个二极管D12、D13用以在控制系统失效时安全释放电感储能防止感生高压的出现。VIN、VCAP_F、VCAP、VBST网络均为功率电源网络，对地并联了数量不等的滤波电容、旁路电容。各晶体管栅极、源极之间各并联一电阻以提供栅极电荷泄放通路，防止绝缘栅极因为电荷积累而错误导通发生故障。晶体管TBKH、TBKL、TBSTH、TBSTL、TCHG_SW1、TCHG_SW2分别通过电阻连接至GATE_BUCK_H、GATE_BUCK_L、GATE_BOOST_H、GATE_BOOST_L、CHG_EN_Gate、CHG_EN_Gate网络上。两个晶体管半桥电路的中间接点亦分别跨过一个电阻连接至SW_BUCK、SW_BOOST网络，构成了功率级电路与测量采样电路1。

两两并联的晶体管Q1、Q3、Q2、Q4作为低侧开关，源极接地，漏极跨过并联的功率电阻器连接到VCAP、VBST网络，栅极通过一电阻分别连接到Fast_DCG_Buck、Fast_DCG_Boost网络，构成了过压快速放电电路7。

电路工作时，储能元件C通过TBKH、TBKL两个晶体管、跨过TSW1、TSW2这一充电使能高侧开关被系统主电源充电，充电电流可由晶体管的开关时序控制进而动态调节输入功率。负载连接在TBSTH、TBSTL两个晶体管构成的半桥之后，通过这组晶体管的导通提供电压，对负载用电器释放储能电容C中的电量，当储能电容输入、输出功率平衡时，电路完全稳定，当负载加重时，放电电流增加，储能元件净向外释放能量，反之则净得到补充，储能耗尽或达到特定数值前，电路相对稳定，储能极度消耗时，输出级的效率急剧下降，输出电感BSTL电流急剧上升，输出电压可能下降，电路不稳定。因此实际应用中，必须维持储能元件电压在一个合理范围内以获得稳定可靠的性能，切不可完全释放储能。功率级电路中特定点的电压、电流值将由测量输入部分送入主控单元，使得整个系统的运行受到闭环控制，方便地调整开关管时序而实现恒电压、恒电流、恒功率、最大功率跟踪等功能。另外，储能元件两端和输出端口上均配备了过压快速放电电路，这一部分使用两组共四个N沟道MOSFET晶体管两两并联构成两低侧开关接法，通过恰当的数字逻辑控制信号将过高的电压通过功率电阻器导通至电路公共点GND，达到释放电流、遏止电压异常上升的作用，在能量回收无法吸收过大的电流时或电压控制已经超调时这一电路将被程控导通投入，借此给功率级电路和储能元件提供更多的保护，安全地泄放多余能量防止硬件损坏或数控系统进一步失控。

请参阅图3，栅极驱动器用于将主控单元4发出的开关时序控制信号转化为功率级电路中晶体管所需的栅极电压信号，达到晶体管的导通或关断条件，以开关电路的形式引导电流通过或截止电流通过，正确地实施电源转换，支持功率拓扑的正常工作。

图3中集成电路GDI1 GDO1型号相同，引脚1连接到+12V电源轨并通过电容器C14、C17旁路高频到地，引脚2分别跨过一个电容器C16、C18连接到引脚4，引脚7和9直接连接到地。GDI1的引脚3、引脚8、GDO1的引脚3、引脚8分别连接到GATE_BUCK_H、GATE_BUCK_L、GATE_BOOST_H、GATE_BOOST_L网络，GDI1和GDO1的引脚4分别连接到SW_BUCK、SW_BOOST网络。GDI1的引脚5、引脚6、GDO1的引脚5、引脚6分别连接到HRTIM_CHA1、HRTIM_CHA2、HRTIM_CHB1、HRTIM_CHB2网络，并分别通过一个电阻下拉到地防止因为脉冲尖峰或干扰导致栅极驱动器错误启动进而引发故障。

请参阅图4，测量输入回路包括电阻衰减器和RC低通滤波器，衰减器参数通过计算确定，将电压信号或电流变送器输出的电压信号等比例衰减至主控单元的模拟电源轨，低通滤波器提供80KHz通带，滤除高频干扰，提高测量精度，支持主控单元的正常工作。

图4中包含8组由三个电阻串联构成的无源比例衰减器，模拟电压信号从高侧输入，从低侧电阻处输出，高侧分别连接至VIN、VCAP/VCAP_F、VBST、VOUT、CDIR、CCHS、CBKL、CBSTL网络，低侧分别连接至VIN_SMP、VCAP_SMP、VBST_SMP、VOUT_SMP、CDIR_SMP、CCHS_SMP、CBKL_SMP、CBSTL_SMP网络。图中还包含4个电流传感器的低通滤波器电容，其电阻已经集成在芯片内部，外部分别连接到FILTER_CDIR、FILTER_CCHS、FILTER_CBKL、FILTER_CBSTL网络。

请参阅图5，功率路径切换元件5使用两组共四个N沟道MOSFET晶体管构成背对背高侧开关接法，使用一个逻辑互锁的双高侧驱动器提供栅极电压，使得两组高侧开关可以受控导通，将来自不同路径的电流选择其中一路接入，提供了类似继电器“常开端”、“常闭端”之间切换通路的作用，使得电路拓扑结构可以受控改变，控制信号由主控单元向驱动器发出，驱动器向高侧开关提供栅极电压，使得其呈现出开关电路的导通或关断状态。

图5中晶体管TPA1、TPB1、TPA2、TPB2两两组成背对背连接，其栅极对源极分别连接了泄放电阻以防误触发，集成器件U5能够驱动这两组晶体管作为静态高侧开关，其引脚1、2、3为数字逻辑输入，分别连接至PPS_IN1、PPS_IN2、PPS_DIODE网络上，并在PPS_DIODE网络上有一个下拉电阻接地。U5的引脚4直接接地，引脚5接入电源轨VIN，配备高频旁路电容C56，并跨过电感L4连接至引脚7。引脚6经电容C57接地，引脚8直接接地。引脚9、10、11分别连接到GB2、SAB2、GA2网络，为一组背对背开关提供正确的栅极电压，引脚14、15、16同理，驱动另一组高侧开关。主电源通过电流传感器ISense DirectIN1接入其中一组高侧开关，VBST网络连接至另一组，两组高侧开关输出端并联，该接点连接至U5的引脚12、13，并经电流传感器ISense Chassis1输出到电源轨VOUT，该电源轨配备高频旁路电容和低频滤波电容。

这一部分在系统中提供双电源冗余的功能，使得系统电源的可靠性得到提高，即便功率级电路发生损伤或烧毁，也能切换至另一供电回路。高侧静态开关的操作延时低至1us以内，切换过程中由于滤波电容作用，后级负载通常不会感受到电压突变，仍然在继续工作而不会断电，这对于要求高电源质量和高可靠性的应用将显得更为重要。

请参阅图6，辅助电源8使用两个集成DC-DC降压式转换器，分别将输入电压调整至12V与6.5V。使用两个集成LDO线性稳压电路，分别将6.5V电压调整至5V与3.3V，得到四个低功率的辅助电源轨，为相应的模拟器件、数字器件提供合适的工作条件，这一电源将会作为栅极驱动栅源电压差、数字电路供电、模拟电压测量参考电压、电流变送器偏置电压等用途，全面支持模拟-数字混合系统的正常工作。

图6中U1、U2、LDO1、LDO2分别为降压开关电源转换器与低压差线性稳压器集成芯片，U1、U2的引脚1连接在VIN电源轨且并联电容器对地旁路高频，引脚3、5直接接地。引脚2连接至功率电感L1与电容器C3(L2与C8)组成的LC滤波电路，并反向并联二极管进行续流，引脚4接入反馈电阻调节电压。LDO1与LDO2的引脚3接入+5V电源轨，引脚2、引脚4并联，两颗集成芯片该引脚分别输出到+5V_Fine和+3.3V，引脚1接地，各电源轨配备电源滤波与高频旁路电容器若干。

请参阅图7，电路接点用于连接电源、通信线路等，除电源输入、连接储能元件、电源输出之外，还将实现本发明与用户装置或调试电脑的交互功能。

图7中共有电源连接点3个，分别连接到VIN、VOUT、VCAP三个网络。共有信号连接点两种5个，J*1、J*2连接到CANBUS差分总线(CAN_P、CAN_N)，COMM1、COMM2、DEBUG1的3、4、0引脚分别连接到地、+3.3V电源轨和地。1、2引脚分别连接到USART1_RX、USART1_TX、USART2_RX、USART2_TX、SWDIO、SWDCLK网络。

典型实验数据

功率路径工作在缓冲模式下(主电源经功率级转换后接入输出而非直接连接)，输入电压标称24.5V(使用锂电池组)，储能元件为22V，12.5F电容组，标称负载输出电压为26.0V时通过调整负载电阻值来调节功率，在不同工作点测量电源转换效率，功率级电路使用电压跟踪模式，保持储能元件两端电压收敛到特定值，过程中使用标准电压表、电流表进行测量，结果如下，

该电路实例能够稳定承受最大15～18A电流，并可在较为良好的工作状况下输出高达450W以上的功率，实验效果较为良好，电路性能可靠，热设计正常，可以长期大功率运行。

综上所述，本发明一种储能式直流功率缓冲系统，满足了恒定的直流电压下通过长时间储存小功率而瞬间提供大功率的功能目标，其结构简单，集成度高，自动化和可扩展性程度高，使用常见的电子元件，具备一定的可实施性和实用价值。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (7)

1.一种储能式直流功率缓冲系统，其特征在于，包括功率级电路与测量采样电路(1)和功率路径切换元件(5)，主电源输入分两路，一路连接功率级电路与测量采样电路(1)，另一路连接功率路径切换元件(5)，功率级电路与测量采样电路(1)与功率路径切换元件(5)连接用于双路电源受控切换；功率级电路与测量采样电路(1)分三路，一路经电压电流测量电路与主控单元(4)连接，第二路经晶体管栅极驱动电路与主控单元(4)连接，用于将栅极驱动信号和时序控制信号发送至主控单元(4)，第三路依次经储能元件(6)和过压快速放电元件(7)与主控单元(4)连接，用于将逻辑电平信号发送至主控单元(4)，主控单元(4)与功率路径切换元件(5)连接用于输出负载，主电源接入还连接有辅助电源(8)，辅助电源(8)使用两个集成DC-DC降压式转换器，分别将输入电压调整至12V与6.5V；使用两个集成LDO线性稳压电路，分别将6.5V电压调整至5V与3.3V；

晶体管栅极驱动电路包括两路高侧/低侧驱动器集成电路(2)和一路高侧静态栅极驱动器集成电路(3)，分别用于对功率级电路与测量采样电路(1)提供浮动栅极电压，将数字逻辑控制信号转换为正确的晶体管开关时序，对功率电路实施控制；

功率路径切换元件(5)使用两组共四个N沟道MOSFET晶体管构成背对背高侧开关接法，使用一个逻辑互锁的双高侧驱动器提供栅极电压，使得两组高侧开关可以受控导通，将不同路径的电流选择其中一路接入。

2.根据权利要求1所述的储能式直流功率缓冲系统，其特征在于，功率级电路与测量采样电路(1)包括N沟道MOSFET晶体管TBKH1、TBKL1、TBSTH1、TBSTL1、TCHG_SW1和TCHG_SW2，TBKH1、TBKL1、TBSTH1、TBST1L分别按高低侧接法构成两个半桥电路，TCHG_SW1和TCHG_SW2按背对背接法构成高侧开关电路。

3.根据权利要求2所述的储能式直流功率缓冲系统，其特征在于，两个半桥电路之间串联连接滤波电感BKL BSTL和TSW1 TSW2组成的开关，靠近BKL BSTL一侧对电路公共点并联储能电容C。

4.根据权利要求1所述的储能式直流功率缓冲系统，其特征在于，电压电流测量电路使用四个霍尔电流变送器元件测量不同位置的四个电流值，使用四组电阻衰减器测量不同位置的四个电压值；测量回路为模拟量输出，幅度范围0～3.3V对应量程的两个端点。

5.根据权利要求1所述的储能式直流功率缓冲系统，其特征在于，过压快速放电元件(7)使用两组共四个N沟道MOSFET晶体管两两并联构成两低侧开关接法，两组快速放电电路分别配备在储能元件(6 )与电路公共点以及输出电源轨与电路公共点之间。

6.根据权利要求1所述的储能式直流功率缓冲系统，其特征在于，主控单元(4)包括至少8路模拟输入接口和片上模拟-数字转换器、至少6路数字PWM信号输出接口、至少6路数字逻辑电平输出接口、至少1路异步串行收发器接口或1路控制器局域网接口，数字PWM信号输出接口连接至栅极驱动器(2)，四路PWM分别控制高侧、低侧开关时序、过压快速放电元件(7)，数字逻辑电平输出接口连接至系统指示灯、高侧静态栅极驱动器集成电路(3)以及功率路径切换元件(5)，异步串行收发器接口或控制器局域网接口连接至外部电脑或其他工业控制系统的对应接口。

7.根据权利要求1所述的储能式直流功率缓冲系统，其特征在于，主控单元(4)连接有限流电阻、旁路电容、滤波电感、晶体X1及其匹配电容提供时钟信号和一组RC滤波电路。

Images