CN111949989A - 一种多核处理器的安全管控装置及方法 - Google Patents

一种多核处理器的安全管控装置及方法 Download PDF

Info

Publication number
CN111949989A
CN111949989A CN202010734539.5A CN202010734539A CN111949989A CN 111949989 A CN111949989 A CN 111949989A CN 202010734539 A CN202010734539 A CN 202010734539A CN 111949989 A CN111949989 A CN 111949989A
Authority
CN
China
Prior art keywords
bus
processor
core
processor cores
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010734539.5A
Other languages
English (en)
Other versions
CN111949989B (zh
Inventor
张伟功
王晶
高岚
朱晓燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Normal University
Original Assignee
Capital Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Normal University filed Critical Capital Normal University
Priority to CN202010734539.5A priority Critical patent/CN111949989B/zh
Publication of CN111949989A publication Critical patent/CN111949989A/zh
Application granted granted Critical
Publication of CN111949989B publication Critical patent/CN111949989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575Secure boot
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开涉及一种多核处理器的安全管控装置及方法,该装置包括:总线以及均与总线连接的多个处理器核、多个启动寄存器以及总线监控器;多个启动寄存器分别与多个处理器核对应设置,且用于对对应的处理器核的安全运行进行控制;总线监控器用于实时监控处理器核对总线的访问。本公开通过设置总线监控器和启动寄存器,启动之初由一个安全监控核对各处理器核的运行环境进行安全性验证,并通过启动寄存器控制处理器核的安全运行,之后处理器核运行中通过总线监控器对处理器核的访问情况进行持续监视,从系统启动时刻就开始对系统的安全性进行全面的检测验证与监控,从而实现动态的安全性监控,提高系统的安全性。

Description

一种多核处理器的安全管控装置及方法
技术领域
本公开涉及多核处理器技术领域,尤其涉及一种多核处理器的安全管控装置及方法。
背景技术
采用多核处理器提高处理器的性能是目前常用的一项技术,可以通过在一个芯片中集成多个相同的处理器核来提高处理器芯片的整体运算能力;也可以通过把不同结构的多个异构处理器核集成在一起,组成高性能处理器;还可以把多个通用处理器核、图形处理器核、专用加速器集成在一起,形成面向领域应用的高性能计算核心。
图1为现有技术中处理器作为嵌入式系统的核心计算单元的体系结构图,如图1所示,处理器核由运算部件、控制部件为主要构成,采用多级流水线方式支持指令级并行处理;处理器核通过CACHE从主存储器读取指令,并进行数据读写;多个处理器核通过片内系统总线连接在一起,采用共享方式访问存储器、IO等资源;片内系统总线可以是共享式总线(如AHB),也可以是交叉开关类总线(如AXI),还可以是存储转发类网络(如2D-Mesh结构NoC)。
但是,图1所示的嵌入式处理器在强实时嵌入式系统的实际应用中,系统安全性验证较为困难。在多核处理器中,每个处理器核都执行不同的程序,完成不同的功能,任何一个处理器核都可能会遭受攻击被劫持,对于多核处理器而言存在运行中某一处理器核遭受攻击而带来安全隐患的问题。
上述缺陷是本领域技术人员期望克服的。
发明内容
(一)要解决的技术问题
为了解决现有技术的上述问题,本公开提供一种多核处理器的安全管控装置及方法,用以解决如何多核处理器的安全性问题。
(二)技术方案
为了达到上述目的,本公开采用的主要技术方案包括:
本公开一实施例提供一种多核处理器的安全管控装置,包括:总线以及均与总线连接的多个处理器核、多个启动寄存器以及总线监控器;
多个启动寄存器分别与多个处理器核对应设置,且用于对对应的处理器核的运行进行控制;
总线监控器用于实时监控处理器核对总线的访问。
在本公开一实施例中,所述启动寄存器中包括处理器核的启动程序入口地址和允许启动标识,当允许启动标识为有效时,相应的处理器核基于启动程序入口地址开始执行引导过程。
在本公开一实施例中,所述处理器核包括中央计算单元和CACHE存储器,CACHE存储器连接到总线上,其中中央计算单元包括运算部件和控制部件。
在本公开一实施例中,所述多个处理器核中的一个作为安全监控核,允许对总线监控器和多个启动寄存器进行写操作,其他处理器核只允许对多个启动寄存器进行读操作;
通过所述安全监控核对总线监控器进行设置,并按照设置对与总线连接的所有处理器核访问总线的情况进行监控。
本公开另一实施例提供一种多核处理器的安全管控方法,包括:
S1、系统初始启动时,进行静态安全验证,如果静态安全验证通过,则转至步骤S2;
S2、为多个处理器核设置相应的访问安全区域,启动总线监控器,并转至步骤S3;
S3、分别针对各个处理器核对应的启动寄存器进行设置,设置引导程序入口地址以及将允许启动标识设置为有效;
S4、通过总线监控器对各个处理器核的总线访问情况进行监控,如果多个处理器核中有至少一个处理器核对总线存在访问超范围的情况,则进行异常访问处理。
在本公开一实施例中,步骤S1中进行静态安全验证包括:
设定多个处理器核中的一个处理器核作为安全监控核,安全监控核在引导时执行静态安全验证,对多个处理器核的程序代码特征以及系统初始状态进行初始安全验证。
在本公开一实施例中,步骤S2中为多个处理器核设置相应的访问安全区域包括:
通过安全监控核对总线监控器进行写操作来对总线监控器进行设置,指定多个处理器核正常访问的安全区域。
在本公开一实施例中,步骤S3包括:
通过安全监控核对多个启动寄存器进行写操作来对其余处理器核进行设置,设置每个处理器核的引导程序入口地址,并将允许启动标识设置为有效。
在本公开一实施例中,步骤S4包括:
在安全监控核和其他处理器核运行功能程序过程中,总线监控器持续地对安全监控核和其他处理器核的总线访问情况进行监控;
如果某一处理器核存在访问超范围的情况,则总线监控器向安全监控核发出总线异常访问报告;
安全监控核收到总线异常访问报告后,从总线监控器读取异常访问的相关信息并进行处理。
在本公开一实施例中,总线监控器向安全监控核发出总线异常访问报告之前或之后,还包括:
发如果超范围访问的处理器核对总线的访问是读操作,则向所述读操作访问超范围的处理器核反馈非真实数据。
(三)有益效果
本公开的有益效果是:通过设置总线监控器和启动寄存器,启动之初可以通过启动寄存器控制多个处理器核的运行,并对处理器核运行环境的安全性进行验证,之后处理器核运行中通过总线监控器对处理器核的访问情况进行持续监视,从系统启动时刻就开始对系统的安全性进行全面的检测验证与监控,从而实现动态的安全性监控,提高系统的安全性。
附图说明
图1为现有技术中处理器作为嵌入式系统的核心计算单元的体系结构图;
图2为本公开一个实施例提供的一种多核处理器的安全管控装置的组成示意图;
图3为本公开一个实施例提供的一种多核处理器的安全管控装置的架构关系图;
图4为本公开一个实施例提供的一种多核处理器的安全管控方法的流程图。
具体实施方式
为了更好的解释本公开,以便于理解,下面结合附图,通过具体实施方式,对本公开作详细描述。
本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如何从系统启动时刻就开始对系统的安全性进行全面的检测验证与监控,并且不对系统运行速率、效率产生太多的负面影响,是多核处理器在工业嵌入式实时系统应用中,面临的一个技术难题,可以采用本公开提供的一种多核处理器的安全管控方法,通过该方法对多核处理器进行改进,以满足嵌入式实时系统中对安全防护等方面的需求。
图2为本公开一个实施例提供的一种多核处理器的安全管控装置的组成示意图,如图2所示,该装置200中包括总线201以及均与总线连接的多个处理器核202(用处理器核1、2……表示)、多个启动寄存器203(用启动寄存器1、2……表示)以及总线监控器204。其中多个启动寄存器分别与多个处理器核对应设置,且用于对对应的处理器核的运行进行控制,便于进行安全性验证与管控;总线监控器用于实时监控处理器核对总线的访问。
在本公开一实施例中,该装置中通过片内系统总线(简称总线)将多个处理器核、多个启动寄存器连接起来。例如,该总线可以采用AXI等交叉开关类总线或存储转发的NoC网络。
图3为本公开一个实施例提供的一种多核处理器的安全管控装置的架构关系图,如图3所示,是以4个处理器核为例,分别为处理器核1、处理器核2、处理器核3和处理器核4,每个处理器核包含运算部件、控制部件组成的中央计算单元和CACHE存储器,处理器核通过CACHE存储器连接到总线上。各处理器核通过片内系统总线对系统中的存储器、IO单元进行访问。
在本公开一实施例中,CACHE存储器是一种高速数据缓冲存储器,用来存储总线上连接的主存储器中的数据或程序代码的副本映像,从而提高处理器核访问存储器的速度。CACHE可以采用多级结构,本实施例仅以一级CACHE结构为例,即每个处理器核心只包括一级私有CACHE。4个处理器核通过各自的CACHE连接到总线上,通过片内系统总线对存储器控制器、外设控制器等进行访问,再进一步实现对主存储器、IO接口的访问。
在本公开一实施例中,为了能够从启动开始就对多核处理器中各个处理器核的安全性进行监控验证,为每个处理器核设置一个启动寄存器,分别是启动寄存器1、启动寄存器2、启动寄存器3和启动寄存器4。所述启动寄存器中包括处理器核的启动程序入口地址和允许启动标识,当一个启动寄存器中的允许启动标志为无效时,对应的处理器核不能开始启动过程;当一个启动寄存器中的允许启动标识为有效时,相应的处理器核基于启动程序入口地址开始执行引导过程。
在本公开一实施例中,所述多个处理器核中的一个作为安全监控核,允许对总线监控器和多个启动寄存器进行写操作,其他处理器核只允许对多个启动寄存器进行读操作。上述启动寄存器连接在总线上,可供安全监控核进行改写,用于控制处理器核是否允许运行以及控制开始运行的地址。例如,指定处理器核4为安全监控核,只允许处理器核4对启动寄存器1、启动寄存器2、启动寄存器3、启动寄存器4和总线监控器进行写操作,其它处理器核只能读取启动寄存器1、启动寄存器2、启动寄存器3、启动寄存器4的内容。初始时,启动寄存器4中启动标志为有效状态,启动程序入口地址为安全监控系统的入口地址;启动寄存器1、启动寄存器2、启动寄存器3的启动标志为无效状态。
需要说明的是,本实施例中处理器核与启动寄存器从逻辑上满足一一对应的要求,但是具体组织结构上可以根据具体场景进行设置或更改。多个处理器核中指定的安全监控核不仅具有安全监控功能,还可以具有自己的功能程序并进行相应的程序处理。
在本公开一实施例中,在总线上还连接一个总线监控器,该总线监控器只能由一个指定处理器核(即安全监控核—处理器核4)进行设置,通过该总线监控器实时监控每个处理器核对总线的访问,具体如何监控以及对哪个处理器核的访问进行监控都是由上述安全监控核进行设置。当一个处理器核对总线的访问超出规定的范围时,总线监控器会根据设置进行告警、中止访问等处理。通过安全监控核对总线监控器进行设置,并按照设置对与总线连接的所有处理器核访问总线的情况进行监控。
基于上述安全管控装置,可以对多核处理器的启动与运行安全进行管控,在系统启动时,通过启动寄存器控制多个处理器核的运行,并对处理器核运行环境的安全性进行验证,可以通过设定的安全监控核对系统进行静态的安全验证,保证系统初始安全状态,之后通过总线监控器对总线访问异常进行实时监测,可以及时发现异常攻击,并采取相应的防护措施,可以从最底层为应用多核处理器的嵌入式系统的安全防护提供技术保证。
图4为本公开一个实施例提供的一种多核处理器的安全管控方法的流程图,如图4所示,包括以下步骤:
在步骤S1中,系统初始启动时,进行静态安全验证,如果静态安全验证通过,则转至步骤S2;
在步骤S2中,为多个处理器核设置相应的访问安全区域,启动总线监控器,并转至步骤S3;
在步骤S3中,分别针对各个处理器核对应的启动寄存器进行设置,设置引导程序入口地址以及将允许启动标识设置为有效;
在步骤S4中,通过总线监控器对各个处理器核的总线访问情况进行监控,如果多个处理器核中有至少一个处理器核对总线存在访问超范围的情况,则进行异常访问处理。
以下对图4所示实施例的各个步骤的具体实现进行详细阐述:
在步骤S1中,系统初始启动时,进行静态安全验证,如果静态安全验证通过,则转至步骤S2。
在本公开一实施例中,步骤S1中进行静态安全验证包括:
设定多个处理器核中的一个处理器核作为安全监控核,安全监控核在引导时执行静态安全验证,对多个处理器核的程序代码特征、系统初始状态进行初始安全验证。该步骤中如果静态安全验证未通过,则停止系统启动过程,并由安全监控核产生一个标志,向应用程序汇报。
在步骤S2中,为多个处理器核设置相应的访问安全区域,启动总线监控器,并转至步骤S3。
在本公开一实施例中,步骤S2中为多个处理器核设置相应的访问安全区域包括:
通过安全监控核对总线监控器进行写操作来对总线监控器进行设置,为多个处理器核指定正常访问的安全区域。
在步骤S3中,分别针对各个处理器核对应的启动寄存器进行设置,设置引导程序入口地址以及将允许启动标识设置为有效。
在本公开一实施例中,步骤S3包括:
通过安全监控核对多个启动寄存器进行写操作来对其余处理器核进行设置,设置每个处理器核的引导程序入口地址,并将允许启动标识设置为有效。其中启动寄存器控制对应的处理器核能够运行,运行中的安全监控通过总线监控器和安全监控核共同完成,当有访问超范围等异常情况时再通过启动寄存器停止处理器核的运行。
在步骤S4中,通过总线监控器对各个处理器核的总线访问情况进行监控,如果多个处理器核中对总线存在访问超范围的情况,则进行异常访问处理。
在本公开一实施例中,步骤S4包括:
在安全监控核和其他处理器核运行功能程序过程中,总线监控器持续地对安全监控核和其他处理器核的总线访问情况进行监控;
如果某一处理器核存在访问超范围的情况,则总线监控器向安全监控核发出总线异常访问报告;
安全监控核收到总线异常访问报告后,从总线监控器读取异常访问的相关信息并进行处理。
在本公开一实施例中,总线监控器向安全监控核发出总线异常访问报告之前或之后,还包括:
如果超范围访问的处理器核对总线的访问是读操作,则向所述读操作访问超范围的处理器核反馈非真实数据。
基于上述装置与初始状态,多核处理器采用以下步骤方法进行系统安全管控:
(1)处理器核4(安全监控核)在引导时,首先执行系统的静态安全检查,对系统中所有程序代码的特征、系统初始状态等进行初始安全验证。如果验证中发现程序代码或系统其它初始状态被篡改,则进入应急处理状态,进行相应处理,如将异常情况向用户报告,并停止系统中处理器核1-3的引导过程,处理器核4进入一个等待状态,可以根据用户的指令可以关机,或重新对程序代码进行重新装订,并重置系统的初始状态。如果各种初始状态能够通过静态安全验证,则转步骤(2)。
(2)处理器核4对总线监控器进行设置,指定处理器核1-4能够正常访问的安全区域,设置处理器核1-4发生超范围访问时的处理措施,如告警、中止是常规的处理措施,还可以是数据取反、数据重加工,甚至系统锁死。设置后,启动总线监控器,转步骤(3)。
(3)处理器核4对启动寄存器1、2、3分别进行设置,设置各个处理器核的引导程序入口地址,然后将各自的允许启动标志置为有效。处理器核1、2、3开始运行,处理器核4也开始启动功能程序,转步骤(4)。
(4)处理器核1-4运行功能程序,该过程中总线监控器对各个处理器核的总线访问情况进行持续监视,如果某一处理器核对总线进行超范围访问,向处理器核4(安全监控核)报告总线异常访问,转步骤(5)。在转步骤(5)之前,根据设置,还可以进行以下处理:
1)给出总线访问中止应答,强制超范围访问的处理器核中止总线访问;或
2)给出总线访问结束应答,如果总线访问是读操作,则向超范围访问的处理器核给出预置数据作为读出结果,或给出错误的数据;如果总线访问是写操作,则强制超范围访问的处理器核中止总线访问。
(5)处理器核4(安全监控核)收到总线异常访问报告后,从总线监控器读取总线异常访问的相关信息,进行相应处理,将异常访问信息打包后,报告给系统管理程序,再进一步上报。例如,处理器核4在监测到攻击行为后,可以通过清除启动寄存器中的允许启动标志(可以是仅清除访问范围的处理器核所对应的启动寄存器的允许启动标识或将处理器核1-3对应的启动寄存器的允许启动标识全部清除,具体可以根据应用场景进行相适应的设置),停止受攻击的处理器核的运行,或重新启动受攻击的处理器核。
综上所述,采用本公开实施例提供的多核处理器的安全管控方法,在系统启动时,可以通过设定的安全监控核对系统进行静态的安全验证,保证系统初始安全状态,之后通过对总线访问异常的实时监测,可以及时发现异常攻击,并采取相应的防护措施。既能从系统整体的角度进行静态安全验证,又能从个体角度在多核处理器运行中对每个处理器核进行动态异常监测,可以从最底层为应用多核处理器的嵌入式系统的安全防护提供技术保证,提高系统的安全性。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种多核处理器的安全管控装置,其特征在于,包括:总线以及均与总线连接的多个处理器核、多个启动寄存器以及总线监控器;
多个启动寄存器分别与多个处理器核对应设置,且用于对对应的处理器核的运行进行控制;
总线监控器用于实时监控处理器核对总线的访问。
2.如权利要求1所述的多核处理器的安全管控装置,其特征在于,所述启动寄存器中包括处理器核的启动程序入口地址和允许启动标识,当允许启动标识为有效时,相应的处理器核基于启动程序入口地址开始执行引导过程。
3.如权利要求1所述的多核处理器的安全管控装置,其特征在于,所述处理器核包括中央计算单元和CACHE存储器,CACHE存储器连接到总线上,其中中央计算单元包括运算部件和控制部件。
4.如权利要求1所述的多核处理器的安全管控装置,其特征在于,所述多个处理器核中的一个作为安全监控核,允许对总线监控器和多个启动寄存器进行写操作,其他处理器核只允许对多个启动寄存器进行读操作;
通过所述安全监控核对总线监控器进行设置,并按照设置对与总线连接的所有处理器核访问总线的情况进行监控。
5.一种多核处理器的安全管控方法,其特征在于,包括:
S1、系统初始启动时,进行静态安全验证,如果静态安全验证通过,则转至步骤S2;
S2、为多个处理器核设置相应的访问安全区域,启动总线监控器,并转至步骤S3;
S3、分别针对各个处理器核对应的启动寄存器进行设置,设置引导程序入口地址以及将允许启动标识设置为有效;
S4、通过总线监控器对各个处理器核的总线访问情况进行监控,如果多个处理器核中有至少一个处理器核对总线存在访问超范围的情况,则进行异常访问处理。
6.如权利要求5所述的多核处理器的安全管控方法,其特征在于,步骤S1中进行静态安全验证包括:
设定多个处理器核中的一个处理器核作为安全监控核,安全监控核在引导时执行静态安全验证,对多个处理器核的程序代码特征以及系统初始状态进行初始安全验证。
7.如权利要求5所述的多核处理器的安全管控方法,其特征在于,步骤S2中为多个处理器核设置相应的访问安全区域包括:
通过安全监控核对总线监控器进行写操作来对总线监控器进行设置,指定多个处理器核正常访问的安全区域。
8.如权利要求5所述的多核处理器的安全管控方法,其特征在于,步骤S3包括:
通过安全监控核对多个启动寄存器进行写操作来对其余处理器核进行设置,设置每个处理器核的引导程序入口地址,并将允许启动标识设置为有效。
9.如权利要求5所述的多核处理器的安全管控方法,其特征在于,步骤S4包括:
在安全监控核和其他处理器核运行功能程序过程中,总线监控器持续地对安全监控核和其他处理器核的总线访问情况进行监控;
如果某一处理器核存在访问超范围的情况,则总线监控器向安全监控核发出总线异常访问报告;
安全监控核收到总线异常访问报告后,从总线监控器读取异常访问的相关信息并进行处理。
10.如权利要求9所述的多核处理器的安全管控方法,其特征在于,总线监控器向安全监控核发出总线异常访问报告之前或之后,还包括:
如果超范围访问的处理器核对总线的访问是读操作,则向所述读操作访问超范围的处理器核反馈非真实数据。
CN202010734539.5A 2020-07-27 2020-07-27 一种多核处理器的安全管控装置及方法 Active CN111949989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010734539.5A CN111949989B (zh) 2020-07-27 2020-07-27 一种多核处理器的安全管控装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010734539.5A CN111949989B (zh) 2020-07-27 2020-07-27 一种多核处理器的安全管控装置及方法

Publications (2)

Publication Number Publication Date
CN111949989A true CN111949989A (zh) 2020-11-17
CN111949989B CN111949989B (zh) 2021-09-10

Family

ID=73338233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010734539.5A Active CN111949989B (zh) 2020-07-27 2020-07-27 一种多核处理器的安全管控装置及方法

Country Status (1)

Country Link
CN (1) CN111949989B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334760A (zh) * 2007-06-26 2008-12-31 展讯通信(上海)有限公司 监控总线非法操作的方法、装置及包含该装置的系统
CN101464807A (zh) * 2009-01-08 2009-06-24 杭州华三通信技术有限公司 一种应用程序的加载方法及装置
CN102043648A (zh) * 2009-10-23 2011-05-04 中兴通讯股份有限公司 多核系统及其启动方法
CN102110197A (zh) * 2009-12-25 2011-06-29 中国科学院计算技术研究所 多核处理器的计算环境中实现tmp的方法及其系统
CN102592083A (zh) * 2011-12-27 2012-07-18 深圳国微技术有限公司 用于提高soc芯片系统安全的存储保护控制器及方法
CN104199699A (zh) * 2014-08-29 2014-12-10 北京经纬恒润科技有限公司 程序加载方法、芯片启动方法、装置及主控设备
CN106407156A (zh) * 2016-09-23 2017-02-15 深圳震有科技股份有限公司 一个bootrom引导多核cpu启动的方法及系统
US20170083705A1 (en) * 2015-09-22 2017-03-23 Electronics And Telecommunications Research Institute Apparatus and method for analyzing malicious code in multi-core environment
CN108460282A (zh) * 2017-02-22 2018-08-28 北京大学 一种基于异构多核芯片的计算机安全启动方法
US10162968B1 (en) * 2017-11-30 2018-12-25 Mocana Corporation System and method for securely updating a registered device using a development system and a release management system operated by an update provider and an update publisher
US20180373878A1 (en) * 2017-06-25 2018-12-27 Microsoft Technology Licensing, Llc Secure boot for multi-core processor
CN109298961A (zh) * 2018-08-28 2019-02-01 迈普通信技术股份有限公司 多核处理器的故障处理方法、装置及网络设备
CN110543777A (zh) * 2019-09-03 2019-12-06 首都师范大学 图像处理方法、装置、设备及存储介质
CN110704359A (zh) * 2019-08-14 2020-01-17 北京中电华大电子设计有限责任公司 一种双核芯片的高安全低功耗的通信方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334760A (zh) * 2007-06-26 2008-12-31 展讯通信(上海)有限公司 监控总线非法操作的方法、装置及包含该装置的系统
CN101464807A (zh) * 2009-01-08 2009-06-24 杭州华三通信技术有限公司 一种应用程序的加载方法及装置
CN102043648A (zh) * 2009-10-23 2011-05-04 中兴通讯股份有限公司 多核系统及其启动方法
CN102110197A (zh) * 2009-12-25 2011-06-29 中国科学院计算技术研究所 多核处理器的计算环境中实现tmp的方法及其系统
CN102592083A (zh) * 2011-12-27 2012-07-18 深圳国微技术有限公司 用于提高soc芯片系统安全的存储保护控制器及方法
CN104199699A (zh) * 2014-08-29 2014-12-10 北京经纬恒润科技有限公司 程序加载方法、芯片启动方法、装置及主控设备
US20170083705A1 (en) * 2015-09-22 2017-03-23 Electronics And Telecommunications Research Institute Apparatus and method for analyzing malicious code in multi-core environment
CN106407156A (zh) * 2016-09-23 2017-02-15 深圳震有科技股份有限公司 一个bootrom引导多核cpu启动的方法及系统
CN108460282A (zh) * 2017-02-22 2018-08-28 北京大学 一种基于异构多核芯片的计算机安全启动方法
US20180373878A1 (en) * 2017-06-25 2018-12-27 Microsoft Technology Licensing, Llc Secure boot for multi-core processor
US10162968B1 (en) * 2017-11-30 2018-12-25 Mocana Corporation System and method for securely updating a registered device using a development system and a release management system operated by an update provider and an update publisher
CN109298961A (zh) * 2018-08-28 2019-02-01 迈普通信技术股份有限公司 多核处理器的故障处理方法、装置及网络设备
CN110704359A (zh) * 2019-08-14 2020-01-17 北京中电华大电子设计有限责任公司 一种双核芯片的高安全低功耗的通信方法
CN110543777A (zh) * 2019-09-03 2019-12-06 首都师范大学 图像处理方法、装置、设备及存储介质

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HARIKRISHNAN KUMARAPILLAI CHANDRIKAKUTTY: "Protecting Network Processors with High Performance Logic Based Monitors", 《HTTPS://SCHOLARWORKS.UMASS.EDU/CGI/VIEWCONTENT.CGI?ARTICLE=2157&CONTEXT=THESES》 *
JING WANG, ET AL.: "Multi-bits error detection and fast recovery in RISC cores", 《JOURNAL OF SEMICONDUCTORS》 *
TANMAYA MISHRA: "Parallelizing Trusted Execution Environments for Multicore Hard Real-Time Systems", 《HTTPS://VTECHWORKS.LIB.VT.EDU/BITSTREAM/HANDLE/10919/89889/MISHRA_T_T_2019.PDF?SEQUENCE=1&ISALLOWED=Y》 *
刘志强: "基于双核隔离的安全SoC架构及关键技术研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
无: "Infineon Introduces Microcontroller Multicore Architecture for Automotive Applications", 《HTTPS://WWW.INFINEON.COM/CMS/EN/ABOUT-INFINEON/PRESS/MARKET-NEWS/2011/INFATV201110-003.HTML》 *
蒋毅飞 等: "一种多处理器核SoC芯片中IO接口管控方法", 《第二十二届计算机工程与工艺年会暨第八届微处理器技术论坛论文集》 *

Also Published As

Publication number Publication date
CN111949989B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US9442865B2 (en) Processor extensions for execution of secure embedded containers
TWI667588B (zh) 用以偵測未經授權之記憶體存取的計算裝置、方法及機器可讀儲存媒體(二)
JP4823481B2 (ja) 安全な環境を初期化する命令を実行するシステムおよび方法
US7793347B2 (en) Method and system for validating a computer system
US8898666B2 (en) Virtual machine system and virtual machine system control method for controlling program execution on a plurality of processors that have a plurality of privileged modes
KR100726317B1 (ko) 게스트 소프트웨어의 특권 레벨에 기초한 가상 머신모니터로의 전이
CN110622138B (zh) 一种数据迁移方法及装置
CN105009135B (zh) 用于执行二进制转换的方法、设备和系统
CN103890716B (zh) 用于访问基本输入/输出系统的功能的基于网页的接口
JP2014527249A5 (zh)
US20140026143A1 (en) Exclusive access control method and computer product
US8205197B2 (en) Apparatus, system, and method for granting hypervisor privileges
JP2006012170A (ja) ユーザ・モード・プロセスが特権実行モードで動作することを可能にする方法
JP7499175B2 (ja) 孤立したユーザーコンピューティング部を有するコンピュータ
EP2817755B1 (en) Directed wakeup into a secured system environment
CN112818327A (zh) 基于TrustZone的用户级代码和数据安全可信保护方法及装置
TWI678615B (zh) 在資料處理裝置中進行除錯
WO2013101248A1 (en) Hardware protection of virtual machine monitor runtime integrity watcher
CN111949989B (zh) 一种多核处理器的安全管控装置及方法
US11061730B2 (en) Efficient scheduling for hyper-threaded CPUs using memory monitoring
JP2015166952A (ja) 情報処理装置、情報処理監視方法、プログラム、及び記録媒体
CN116776394A (zh) 一种设备安全防护方法、系统、设备及介质
US10152341B2 (en) Hyper-threading based host-guest communication
CN110008001B (zh) 虚拟机监控器的安全加固方法、系统及硬件安全监控卡
JP7383589B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant