CN111933788A - 一种制备高质量超导隧道结电路的方法 - Google Patents
一种制备高质量超导隧道结电路的方法 Download PDFInfo
- Publication number
- CN111933788A CN111933788A CN202010801517.6A CN202010801517A CN111933788A CN 111933788 A CN111933788 A CN 111933788A CN 202010801517 A CN202010801517 A CN 202010801517A CN 111933788 A CN111933788 A CN 111933788A
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- layer
- superconducting
- superconducting tunnel
- high quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 29
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000009616 inductively coupled plasma Methods 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 10
- 229910017107 AlOx Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 28
- 239000010955 niobium Substances 0.000 description 18
- 238000001755 magnetron sputter deposition Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910018173 Al—Al Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0744—Manufacture or deposition of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明公开了一种制备高质量超导隧道结电路的方法，包括以下步骤：步骤一、在衬底上形成下超导层‑绝缘层‑上超导层结构的三层膜图形；步骤二、采用正性光刻胶和光刻‑刻蚀工艺去除部分上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶；步骤三、进行等离子氧处理，并保留处理完后的光刻胶；步骤四、沉积电路中所需介质层，并用剥离工艺形成介质层图形；步骤五、沉积引线层薄膜材料，用光刻‑刻蚀工艺形成引线层图形。本发明采用的等离子氧处理对下超导层材料没有氧化作用，不会恶化器件的射频性能，同时还能获得高质量的超导隧道结。
Description
技术领域
本发明属于超导电子器件领域，涉及一种超导电子器件的制备方法，尤其涉及一种制备高质量超导隧道结电路的方法。
背景技术
在太赫兹探测技术方面，相比于传统的半导体混频器，基于超导SIS结和超导HEB的混频器(前者适于1THz以下而后者适于1THz以上)具有高变频增益、接近量子极限的探测灵敏度、平面制备工艺和极低的本振功率需求等优点，在太赫兹天文谱线观测领域已全面取代固态半导体技术而成为主流的探测技术。
超导SIS结由两块超导体(上超导层和下超导层，分别作为上、下电极)及其中间极薄的绝缘层(一般厚约几十
)构成，具有三明治结构，因其具有量子隧穿效应，又称为超导隧道结。由于中间极薄绝缘层的缺陷，超导隧道结在产生量子隧穿前总会有或大或小的漏电流，该漏电流正是器件的主要噪声源，所以，在超导隧道结的各种应用中，均要求其具有尽量低的漏电流。由于不同材料、不同临界电流密度的超导隧道结，其漏电流水平不同，因此常用质量因子衡量超导隧道结的质量水平。该质量因子定义为超导隧道结亚能隙某处电阻(如：基于Nb的超导隧道结一般取2mV处的电阻值，基于NbN的超导隧道结一般取4mV处的电阻值)与正常态电阻的比值，一般认为质量因子大于10才达到应用的要求。
经过人们的研究，发现超导隧道结的漏电流主要来源于两方面，一是绝缘层面内的缺陷，另一个是结边缘处的缺陷导致的弱连接。对第一个来源，一般采用不同的绝缘层材料和优化的薄膜生长工艺来解决。针对第二个来源，目前广泛采用阳极氧化的方法来解决，即在超导隧道结的结区定义与上超导层刻蚀后，对绝缘层和上超导层的边缘、下超导层的表面进行阳极氧化，形成一层几十纳米厚的氧化层，起到绝缘的作用，进而防止弱连接的形成和抑制漏电流。但研究发现，经过阳极氧化工艺，下超导层的表面被氧化后，会导致其能隙电压下降，恶化超导隧道结在能隙频率处的射频性能(J.Aponte,E.Rivera,A.Sa Neto,and M.Octavio.Anodized niobium as barrier for Josephson tunneljunctions.J.Appl Phys.,1987,62,700)。
发明内容
本发明提供一种制备高质量超导隧道结电路的方法，以克服现有技术的缺陷，解决现有技术中超导隧道结电路内下超导层被氧化，进而导致超导器件射频性能恶化的问题。
为实现上述目的，本发明提供一种制备高质量超导隧道结电路的方法，具有这样的特征：包括以下步骤：步骤一、在衬底上形成下超导层-绝缘层-上超导层结构的三层膜图形；步骤二、采用正性光刻胶和光刻-刻蚀工艺去除部分上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶；步骤三、进行等离子氧处理，并保留处理完后的光刻胶；步骤四、沉积电路中所需介质层，并用剥离工艺形成介质层图形；步骤五、沉积引线层薄膜材料，用光刻-刻蚀工艺形成引线层图形。
其中，步骤二所保留的刻蚀完后的光刻胶(位于上超导层上方)经步骤三等离子氧刻蚀后，由边缘向内缩小，覆盖区域减少。由于步骤三缩小了光刻胶的覆盖区域，步骤四沉积的介质层可完整地包覆超导隧道结的边缘。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤三中，采用电感耦合等离子源-反应离子刻蚀机(ICP-RIE)进行等离子氧处理。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤三中，等离子氧处理的条件为：气氛为氧气，气压为80～120mTorr，ICP源功率为20～50W，偏置功率为0～20W，处理时间150～250s。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤一中，下超导层材料包括Nb、Al、NbN或NbTiN。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤一中，上超导层材料包括Nb、Al、NbN或NbTiN。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤一中，绝缘层材料包括Al-AlOx或AlN。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤四中，介质层材料包括SiO2或Al2O3。
进一步，本发明提供一种制备高质量超导隧道结电路的方法，还可以具有这样的特征：其中，步骤五中，引线层材料包括Nb、Al、NbN或NbTiN。
本发明的有益效果在于：
一、本发明采用等离子氧处理使超导隧道结区的光刻胶缩小覆盖区域，有利于后续沉积的介质层完整包覆超导隧道结的边缘，保证引线层不会与下超导层形成弱连接，进而降低结的漏电流，保证结的高品质因子。
二、本发明采用ICP-RIE进行等离子氧处理，所形成的氧离子能量很低(氧离子能量为几个到十几电子伏)，在绝缘层的保护下，对下超导层没有氧化的效果，不会恶化器件的射频性能。
三、本发明采用ICP-RIE进行等离子氧处理，所形成的氧离子能量很低(氧离子能量为几个到十几电子伏)，不会对超导隧道结的绝缘层(势垒)产生破坏，有利于制备高质量的超导隧道结。
附图说明
图1是本发明制备的超导隧道结电路的结构示意图；
图2是实施例1制备的超导铌隧道结电路的IV曲线；
图3a是实施例1制备的超导铌隧道结剖面TEM图；
图3b是传统工艺制备的超导铌隧道结剖面TEM图。
具体实施方式
以下结合具体实施例对本发明作进一步说明。
实施例1
本实施例提供一种制备高质量超导隧道结电路的方法，结构如图1所示，方法包括以下步骤：
步骤一、在衬底上形成下超导层-绝缘层-上超导层结构的三层膜图形。
具体的，取一厚度为0.3mm直径为2英寸的单晶石英衬底，采用反转光刻胶AZ5214E和常规光刻工艺在该衬底上制作下超导层-绝缘层-上超导层结构的三层膜的光刻胶图形。采用磁控溅射的方法在衬底上依次沉积下超导层Nb薄膜，绝缘层Al-Al2O3薄膜，上超导层Nb薄膜，其中下超导层厚度为200nm，绝缘层厚度为7nm，上超导层厚度为100nm。利用剥离工艺形成三层膜的图形。
其中，下超导层材料还可以替换为Al、NbN或NbTiN。上超导层材料还可以替换为Al、NbN或NbTiN。绝缘层材料还可以替换为其他的Al-AlOx或AlN。
步骤二、采用正性光刻胶和光刻-刻蚀工艺去除部分上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶。
具体的，采用正性光刻胶AZ1500和光刻-刻蚀工艺去除两侧部分的上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶。刻蚀工艺使用电感耦合等离子源-反应离子刻蚀机完成。
步骤三、进行等离子氧处理，并保留处理完后的光刻胶。步骤二所保留的刻蚀完后的光刻胶(位于上超导层上方)经等离子氧处理后，其覆盖区域缩小，由边缘向内缩小。
具体的，采用电感耦合等离子源-反应离子刻蚀机(ICP-RIE)进行等离子氧处理。等离子氧处理条件为：气氛为氧气，气压95mTorr，源功率50W，偏置功率20W，工艺时间180s。
步骤四、沉积电路中所需介质层，并用剥离工艺形成介质层图形。由于步骤三缩小了光刻胶的覆盖区域，沉积的介质层即完整地包覆超导隧道结的边缘。
具体的，采用磁控溅射沉积电路中所需介质层SiO2，厚度为250nm。
其中，介质层材料还可以替换为Al2O3。
步骤五、沉积引线层薄膜材料，用光刻-刻蚀工艺形成引线层图形。
具体的，采用磁控溅射沉积引线层Nb薄膜，厚度为400nm。
其中，引线层材料还可以替换为Al、NbN或NbTiN。
对本实施例制备出的超导Nb隧道结电路芯片进行测试，其电流-电压(I-V)曲线如图2所示，其临界电流密度约8kA/cm2，质量因子达到19.8，该性能指标已满足多种应用需求。
本实施例制备的超导Nb隧道结剖面TEM图如图3a所示，由图可见，结边缘完全被介质层包覆(如图中虚线区域)，且下超导层没有形成氧化层，因此避免了超导隧道结在能隙频率处的射频性能恶化问题。作为对比，图3b给出了传统工艺(包含阳极氧化)制备的Nb隧道结的剖面TEM图(参考Sergey K.Tolpygo,Vladimir Bolkhovsky,Terence J.Weir,etal.“Fabrication Process and Properties of Fully-Planarized Deep-Submicron Nb/Al–AlOx/Nb Josephson Junctions for VLSI Circuits.”IEEE Transactions onApplied Superconductivity,2015,25(3),1101312)，可见阳极氧化使下超导层形成了约45纳米厚的氧化层。
实施例2
本实施例提供一种制备高质量超导隧道结电路的方法，结构如图1所示，方法包括以下步骤：
步骤一、取一厚度为0.4mm直径为2英寸的单晶石英衬底，采用反转光刻胶AZ5214E和常规光刻工艺在该衬底上制作下超导层-绝缘层-上超导层结构的三层膜的光刻胶图形。采用磁控溅射的方法在衬底上依次沉积下超导层Nb薄膜，绝缘层Al-Al2O3薄膜，上超导层Nb薄膜，其中下超导层厚度为300nm，绝缘层厚度为7nm，上超导层厚度为100nm。利用剥离工艺形成三层膜的图形。
步骤二、采用正性光刻胶AZ1500和光刻-刻蚀工艺去除两侧部分的上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶。刻蚀工艺使用电感耦合等离子源-反应离子刻蚀机完成。
步骤三、采用电感耦合等离子源-反应离子刻蚀机(ICP-RIE)进行等离子氧处理，并保留处理完后的光刻胶。等离子氧处理条件如下：气氛为氧气，气压95mTorr，源功率20W，偏置功率20W，工艺时间200s。
步骤四、采用磁控溅射沉积电路中所需介质层SiO2，厚度为300nm，并用剥离工艺形成介质层图形。
步骤五、采用电子束蒸镀沉积引线层Nb薄膜，厚度为350nm，用光刻-刻蚀工艺形成引线层图形。
实施例3
本实施例提供一种制备高质量超导隧道结电路的方法，结构如图1所示，方法包括以下步骤：
步骤一、取一厚度为0.5mm直径为2英寸的单晶MgO衬底，采用反转光刻胶AZ5214E和常规光刻工艺在该衬底上制作下超导层-绝缘层-上超导层结构的三层膜的光刻胶图形。采用磁控溅射的方法在衬底上依次沉积下超导层NbN薄膜，绝缘层AlN薄膜，上超导层NbN薄膜，其中下超导层厚度为200nm，绝缘层厚度为3nm，上超导层厚度为100nm。利用剥离工艺形成三层膜的图形。
步骤二、采用正性光刻胶AZ1500和光刻-刻蚀工艺去除部分上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶。刻蚀工艺使用电感耦合等离子源-反应离子刻蚀机完成。
步骤三、采用电感耦合等离子源-反应离子刻蚀机(ICP-RIE)进行等离子氧处理，并保留处理完后的光刻胶。等离子氧处理条件如下：气氛氧气，气压120mTorr，源功率35W，偏置功率0W，工艺时间250s。
步骤四、采用磁控溅射沉积电路中所需介质层Al2O3，厚度为250nm，并用剥离工艺形成介质层图形。
步骤五、采用磁控溅射沉积引线层NbN薄膜，厚度为400nm，用光刻-刻蚀工艺形成引线层图形。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，本发明要求保护范围由所附的权利要求书、说明书及其等效物界定。
Claims (8)
1.一种制备高质量超导隧道结电路的方法，其特征在于：
包括以下步骤：
步骤一、在衬底上形成下超导层-绝缘层-上超导层结构的三层膜图形；
步骤二、采用正性光刻胶和光刻-刻蚀工艺去除部分上超导层薄膜，形成所需的超导隧道结图形，并保留刻蚀完后的光刻胶；
步骤三、进行等离子氧处理，并保留处理完后的光刻胶；
步骤四、沉积电路中所需介质层，并用剥离工艺形成介质层图形；
步骤五、沉积引线层薄膜材料，用光刻-刻蚀工艺形成引线层图形。
2.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤三中，采用电感耦合等离子源-反应离子刻蚀机进行等离子氧处理。
3.根据权利要求2所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤三中，等离子氧处理的条件为：气氛为氧气，气压为80～120mTorr，ICP源功率为20～50W，偏置功率为0～20W，处理时间150～250s。
4.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤一中，所述下超导层材料包括Nb、Al、NbN或NbTiN。
5.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤一中，所述上超导层材料包括Nb、Al、NbN或NbTiN。
6.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤一中，所述绝缘层材料包括Al-AlOx或AlN。
7.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤四中，所述介质层材料包括SiO2或Al2O3。
8.根据权利要求1所述的制备高质量超导隧道结电路的方法，其特征在于：
其中，步骤五中，所述引线层材料包括Nb、Al、NbN或NbTiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801517.6A CN111933788B (zh) | 2020-08-11 | 一种制备高质量超导隧道结电路的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801517.6A CN111933788B (zh) | 2020-08-11 | 一种制备高质量超导隧道结电路的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933788A true CN111933788A (zh) | 2020-11-13 |
| CN111933788B CN111933788B (zh) | 2024-05-31 |
Family
ID=
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4548834A (en) * | 1982-05-31 | 1985-10-22 | Nec Corporation | Method of producing a Josephson tunnel barrier |
| US4904619A (en) * | 1987-03-24 | 1990-02-27 | Hitachi Ltd. | Method of forming Josephson junction devices |
| EP0476844A1 (en) * | 1990-09-21 | 1992-03-25 | Trw Inc. | Method for fabricating Josephson tunnel junctions with accurate junction area control |
| JPH08220777A (ja) * | 1995-02-20 | 1996-08-30 | Hitachi Ltd | パターン形成方法 |
| US5892243A (en) * | 1996-12-06 | 1999-04-06 | Trw Inc. | High-temperature SSNS and SNS Josephson junction and method of making junction |
| CN101561629A (zh) * | 2008-04-16 | 2009-10-21 | 中国科学院微电子研究所 | 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法 |
| CN111095584A (zh) * | 2017-08-31 | 2020-05-01 | 谷歌有限责任公司 | 使用多层堆叠制造器件 |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4548834A (en) * | 1982-05-31 | 1985-10-22 | Nec Corporation | Method of producing a Josephson tunnel barrier |
| US4904619A (en) * | 1987-03-24 | 1990-02-27 | Hitachi Ltd. | Method of forming Josephson junction devices |
| EP0476844A1 (en) * | 1990-09-21 | 1992-03-25 | Trw Inc. | Method for fabricating Josephson tunnel junctions with accurate junction area control |
| JPH08220777A (ja) * | 1995-02-20 | 1996-08-30 | Hitachi Ltd | パターン形成方法 |
| US5892243A (en) * | 1996-12-06 | 1999-04-06 | Trw Inc. | High-temperature SSNS and SNS Josephson junction and method of making junction |
| CN101561629A (zh) * | 2008-04-16 | 2009-10-21 | 中国科学院微电子研究所 | 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法 |
| CN111095584A (zh) * | 2017-08-31 | 2020-05-01 | 谷歌有限责任公司 | 使用多层堆叠制造器件 |
Non-Patent Citations (3)
| Title |
|---|
| ISHIGURO R, WATANABE E, SAKUMA D, ET AL.: "Development of nano and micro SQUIDs based on Al tunnel junctions", 《JOURNAL OF PHYSICS: CONFERENCE SERIES》, vol. 568, no. 2, XP020275017, DOI: 10.1088/1742-6596/568/2/022019 * |
| SAKUMA D, SHINOZAKI T, NAGO Y, ET AL.: "Development of a Two-Dimensional Micro-SQUID Array for Investigation of Magnetization Spatial Distribution", 《JOURNAL OF LOW TEMPERATURE PHYSICS》, vol. 183 * |
| ZHONG Y, LI J, CAO W, ET AL.: "Reactive ion etching processes for Nb/Nb x Si 1− x/Nb Josephson junction arrays", 《IEEE》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Villegier et al. | NbN tunnel junctions | |
| EP3488474A1 (en) | Capping layer for reducing ion mill damage | |
| Bhushan et al. | Nb/AlO x/Nb trilayer process for the fabrication of submicron Josephson junctions and low‐noise dc SQUIDs | |
| CN114628571A (zh) | 一种超导约瑟夫森结及其制备方法 | |
| Dresselhaus et al. | Stacked SNS Josephson junction arrays for quantum voltage standards | |
| CN111933788B (zh) | 一种制备高质量超导隧道结电路的方法 | |
| CN111933788A (zh) | 一种制备高质量超导隧道结电路的方法 | |
| US4536414A (en) | Superconductive tunnel junction device with enhanced characteristics and method of manufacture | |
| Meng et al. | Light-anodization process for high-J/sub c/micron and submicron superconducting junction and integrated circuit fabrication | |
| De Leo et al. | Thickness modulated niobium nanoconstrictions by focused ion beam and anodization | |
| CN115148890A (zh) | 一种基于金属掩膜的铌铝约瑟夫森结的制备方法 | |
| JPH05304320A (ja) | 超伝導薄膜トランジスタ及びその作製方法 | |
| JPH0714079B2 (ja) | 酸化物超電導三端子素子 | |
| Monaco et al. | Selective trilayer deposition process for fabricating Nb/Al‐AlO x/Nb Josephson tunnel junctions | |
| Talvacchio et al. | Materials basis for a six level epitaxial HTS digital circuit process | |
| Dang et al. | A process for fabricating submicron all-refractory Josephson tunnel junction circuits | |
| Amin et al. | Fabrication of three terminal devices via a whole-wafer processing route | |
| JP2001257392A (ja) | 超電導素子およびその製造方法 | |
| Pavolotsky et al. | Novel method for fabricating deep submicron Nb/AlO/sub x//Nb tunnel junctions based on spin-on glass planarization | |
| Saito et al. | Fabrication of a high-T/sub c/superconducting field effect transistor by ion beam sputtering | |
| RU2786616C1 (ru) | Гетероструктура на основе джозефсоновского туннельного перехода сверхпроводник-изолятор-сверхпроводник с интегральным шунтированием | |
| JP2831967B2 (ja) | 超電導素子 | |
| Lehnert et al. | Gap voltage of Nb‐Al/AlO x‐Nb tunnel junctions | |
| JP5282862B2 (ja) | Ｓｉｓ素子、ｓｉｓミクサ、超伝導集積回路用素子、及び、ｓｉｓ素子の製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |