CN111866611A - 一种电压动态调节的方法、装置、设备和介质 - Google Patents
一种电压动态调节的方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN111866611A CN111866611A CN202010590690.6A CN202010590690A CN111866611A CN 111866611 A CN111866611 A CN 111866611A CN 202010590690 A CN202010590690 A CN 202010590690A CN 111866611 A CN111866611 A CN 111866611A
- Authority
- CN
- China
- Prior art keywords
- chip
- value
- cpld
- avs
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000001914 filtration Methods 0.000 claims description 18
- 230000033228 biological regulation Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
- H04Q1/03—Power distribution arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种电压动态调节的方法，包括：响应于开机而将CPLD上电，并通过CPLD控制电源芯片对交换芯片上电；通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值；将过滤后的AVS值转化为符合PMBUS的规范要求的寄存器值，并通过PMBUS将寄存器值传输到电源芯片中控制输出电压值的寄存器，寄存器根据寄存器值获取电源芯片对交换芯片的输出电压；通过CPLD控制延时预设时间后将对交换芯片输出的复位信号配置为高电平以对交换芯片执行输出电压。本发明还公开了一种装置、设备和介质。本发明可以通过CPLD来动态调节core的电压来控制电源芯片输出电压，使交换芯片的功耗降低。
Description
技术领域
本发明涉及硬件监控技术领域，更具体地，特别是指一种电压动态调节的方法、装置、设备和介质。
背景技术
随着网络通信的不断发展，其中交换机是网络中必须存在的部分。当下，交换芯片的带宽越来越大，频率越来越高，这样就会带来功耗的问题，功耗过高会影响整个交换机系统的平稳运行。
对于如何降低交换机功耗问题，一些交换芯片的厂商提出自己的降低功耗的设计方法，大部分是通过降低电压来降低交换芯片的功耗。
目前在一些交换机厂商不使用博通交换芯片的AVS(Adaptive Voltage Scaling，自适应电压调节)的动态电压调节功能，设计过程中将Core(核心)电源输出芯片设置一个固定输出值，可以有助于降低设备的功耗。
然而，博通交换芯片的Core电压出厂每个芯片是不一样的，若Core电压为一个下限值，交换机厂商设置的固定值比芯片实际的值高，而交换芯片需要的电流是一个定值，这样无形中就增加交换机系统的总体功耗；若是交换机厂商设置的固定值比芯片实际的值高，可能会导致芯片损坏，降低交换机的使用寿命；且交换机系统总体功耗增加，会对整体的散热增加压力，使得风扇的噪声增加等。
发明内容
有鉴于此，本发明实施例的目的在于提供一种通过CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)来动态调节Core电压来控制电源芯片输出电压的方法。
基于上述目的，本发明一方面提供了一种电压动态调节的方法，该方法包括：
响应于开机而将CPLD上电，并通过CPLD控制电源芯片对交换芯片上电；
通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值；
将过滤后的AVS值转化为符合PMBUS的规范要求的寄存器值，并通过PMBUS将寄存器值传输到电源芯片中控制输出电压值的寄存器，寄存器根据寄存器值获取电源芯片对交换芯片的输出电压；
通过CPLD控制延时预设时间后将对交换芯片输出的复位信号配置为高电平以对交换芯片执行输出电压。
在本发明的电压动态调节的方法的一些实施方式中，方法还包括：
通过硬件描述语言在CPLD中写入主控模块，通过主控模块将AVS值转换成寄存器值。
在本发明的电压动态调节的方法的一些实施方式中，通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值还包括：
检测电源芯片对交换芯片的输出电压的电源准备信号，响应于检测到电源准备信号输出为powergood，通过延时预设过滤时间对无效的AVS值进行过滤。
在本发明的电压动态调节的方法的一些实施方式中，方法还包括：
通过CPLD控制延时预设时间后取消对PMBUS的控制。
本发明实施例的另一方面，还提供了一种电压动态调节的装置，该装置包括：
上电模块，上电模块配置为响应于开机而将CPLD上电，并通过CPLD控制电源芯片对交换芯片上电；
AVS值获取模块，AVS值获取模块配置为通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值；
输出电压获取模块，输出电压获取模块配置为将过滤后的AVS值转化为符合PMBUS的规范要求的寄存器值，并通过PMBUS将寄存器值传输到电源芯片中控制输出电压值的寄存器，寄存器根据寄存器值获取电源芯片对交换芯片的输出电压；
输出电压执行模块，输出电压执行模块配置为通过CPLD控制延时预设时间后将对交换芯片输出的复位信号配置为高电平以对交换芯片执行输出电压。
在本发明的电压动态调节的装置的一些实施方式中，装置还包括：
主控模块写入模块，主控模块写入模块配置为通过硬件描述语言在CPLD中写入主控模块，通过主控模块将AVS值转换成寄存器值。
在本发明的电压动态调节的装置的一些实施方式中，AVS值获取模块还配置为：
检测电源芯片对交换芯片的输出电压的电源准备信号，响应于检测到电源准备信号输出为powergood，通过延时预设过滤时间对无效的AVS值进行过滤。
在本发明的电压动态调节的装置的一些实施方式中，装置还包括：
PMBUS解控模块，PMBUS解控模块配置为通过CPLD控制延时预设时间后取消对PMBUS的控制。
本发明实施例的另一方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的电压动态调节的方法。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的电压动态调节的方法。
本发明至少具有以下有益技术效果：
1、动态调节每个交换芯片的core的电压值，使交换芯片降低功耗。
2、交换芯片功耗降低，交换机系统的总体功耗就会降低，散热压力就会减小，风扇转速降低，噪声减弱。
3、通过动态调节core的电压降低功耗，减少电源控制芯片的输出功耗压力，已经减少功耗，增加机器的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1示出了根据本发明的电压动态调节的方法的实施例的示意性框图；
图2示出了根据本发明的电压动态调节的方法的实施例的系统结构的示意图；
图3示出了根据本发明的电压动态调节的方法的实施例的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”和“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种电压动态调节的方法的实施例。图1示出的是根据本发明的电压动态调节的方法的实施例的示意性框图。如图1所示的实施例中，该方法至少包括如下步骤：
S100、响应于开机而将CPLD上电，并通过CPLD控制电源芯片对交换芯片上电；
S200、通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值；
S300、将过滤后的AVS值转化为符合PMBUS的规范要求的寄存器值，并通过PMBUS将寄存器值传输到电源芯片中控制输出电压值的寄存器，寄存器根据寄存器值获取电源芯片对交换芯片的输出电压；
S400、通过CPLD控制延时预设时间后将对交换芯片输出的复位信号配置为高电平以对交换芯片执行输出电压。
CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。在本发明的一些实施例中，图2示出的是根据本发明的电压动态调节的方法的实施例的系统结构的示意图，如图2所示，CPLD插入AC(Alternating Current，交流电流)整机开始上电，CPLD开始上电，CPLD为整个交换机系统的最先上电的。之后，CPLD控制交换芯片按照时序上电，交换芯片的复位信号输出为低电平，复位信号输出为低可以使得交换芯片仅上电但不被控制进行其他操作。CPLD检测到博通交换芯片发出的AVS[7:0]值，CPLD过滤无效的AVS值，拿到有效的AVS值。CPLD将检测到有效的8位的AVS值转化为符合对应的PMBUS的规范要求的寄存器值，并将寄存器值输出到电源芯片相应控制输出电压值的寄存器。CPLD延时一段时间，以等待电源芯片调节完成；之后CPLD开始对博通交换芯片进行解复位。
根据本发明的电压动态调节的方法的一些实施方式，方法还包括：
通过硬件描述语言在CPLD中写入主控模块，通过主控模块将AVS值转换成寄存器值。
在本发明的一些实施例中，CPLD内部增加有PMBUS的master(主控)模块，通过master模块将过滤完成后有效的AVS值转化成符合PMBUS的规范要求的寄存器值。
根据本发明的电压动态调节的方法的一些实施方式，通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值还包括：
检测电源芯片对交换芯片的输出电压的电源准备信号，响应于检测到电源准备信号输出为powergood，通过延时预设过滤时间对无效的AVS值进行过滤。
在本发明的一些实施例中，CPLD通过PMBUS(Power Management Bus，电源管理总线)使寄存器控制电源芯片固定输出0.8875V作为默认输出的初始电压。并且侦测是否显示core的powergood信息，直到侦测core显示powergood信息，CPLD内部做70ms的延时，以过滤掉无效的AVS值(此时电压输出为默认输出的初始电压值0.8875V)。
根据本发明的电压动态调节的方法的一些实施方式，方法还包括：
通过CPLD控制延时预设时间后取消对PMBUS的控制。
在本发明的一些实施例中，将寄存器值输出到电源芯片相对应控制电压值的寄存器，通过寄存器控制电源芯片以调节电源的输出电压，输出寄存器值之后，CPLD做30ms的延时，将PMBUS总线置于空闲，便于其他master(主控端)控制电源，然后输出交换芯片的RST(Reset，释放)信号，将RST信号输出为高电平进行解复位。
本发明实施例的另一方面，提出了一种电压动态调节的装置的实施例。
该装置包括：
上电模块，上电模块配置为响应于开机而将CPLD上电，并通过CPLD控制电源芯片对交换芯片上电；
AVS值获取模块，AVS值获取模块配置为通过CPLD检测交换芯片输出的AVS值，并过滤掉无效的AVS值；
输出电压获取模块，输出电压获取模块配置为将过滤后的AVS值转化为符合PMBUS的规范要求的寄存器值，并通过PMBUS将寄存器值传输到电源芯片中控制输出电压值的寄存器，寄存器根据寄存器值获取电源芯片对交换芯片的输出电压；
输出电压执行模块，输出电压执行模块配置为通过CPLD控制延时预设时间后将对交换芯片输出的复位信号配置为高电平以对交换芯片执行输出电压。
根据本发明的电压动态调节的装置的一些实施方式，装置还包括：
主控模块写入模块，主控模块写入模块配置为通过硬件描述语言在CPLD中写入主控模块，通过主控模块将AVS值转换成寄存器值。
根据本发明的电压动态调节的装置的一些实施方式，AVS值获取模块还配置为：
检测电源芯片对交换芯片的输出电压的电源准备信号，响应于检测到电源准备信号输出为powergood，通过延时预设过滤时间对无效的AVS值进行过滤。
根据本发明的电压动态调节的装置的一些实施方式，装置还包括：
PMBUS解控模块，PMBUS解控模块配置为通过CPLD控制延时预设时间后取消对PMBUS的控制。
基于上述目的，本发明实施例的另一方面，还提出了一种计算机设备，该计算机设备包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的电压动态调节的方法。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的电压动态调节的方法。
同样地，本领域技术人员应当理解，以上针对根据本发明的电压动态调节的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的装置、计算机设备和介质。为了本公开的简洁起见，在此不再重复阐述。
需要特别指出的是，上述电压动态调节的方法、装置、设备和介质的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于电压动态调节的方法、装置、设备和介质也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，电压动态调节的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种电压动态调节的方法，其特征在于，所述方法包括：
响应于开机而将CPLD上电，并通过所述CPLD控制电源芯片对交换芯片上电；
通过所述CPLD检测所述交换芯片输出的AVS值，并过滤掉无效的所述AVS值；
将过滤后的所述AVS值转化为符合PMBUS的规范要求的寄存器值，并通过所述PMBUS将所述寄存器值传输到所述电源芯片中控制输出电压值的寄存器，所述寄存器根据所述寄存器值获取所述电源芯片对所述交换芯片的输出电压；
通过所述CPLD控制延时预设时间后将对所述交换芯片输出的所述复位信号配置为高电平以对所述交换芯片执行所述输出电压。
2.根据权利要求1所述的电压动态调节的方法，其特征在于，所述方法还包括：
通过硬件描述语言在所述CPLD中写入主控模块，通过所述主控模块将所述AVS值转换成所述寄存器值。
3.根据权利要求1所述的电压动态调节的方法，其特征在于，所述通过所述CPLD检测所述交换芯片输出的AVS值，并过滤掉无效的所述AVS值还包括：
检测所述电源芯片对所述交换芯片的输出电压的电源准备信号，响应于检测到所述电源准备信号输出为powergood，通过延时预设过滤时间对无效的所述AVS值进行过滤。
4.根据权利要求1所述的电压动态调节的方法，其特征在于，所述方法还包括：
通过所述CPLD控制延时所述预设时间后取消对所述PMBUS的控制。
5.一种电压动态调节的装置，其特征在于，所述装置包括：
上电模块，所述上电模块配置为响应于开机而将CPLD上电，并通过所述CPLD控制电源芯片对交换芯片上电；
AVS值获取模块，所述AVS值获取模块配置为通过所述CPLD检测所述交换芯片输出的AVS值，并过滤掉无效的所述AVS值；
输出电压获取模块，所述输出电压获取模块配置为将过滤后的所述AVS值转化为符合PMBUS的规范要求的寄存器值，并通过所述PMBUS将所述寄存器值传输到所述电源芯片中控制输出电压值的寄存器，所述寄存器根据所述寄存器值获取所述电源芯片对所述交换芯片的输出电压；
输出电压执行模块，所述输出电压执行模块配置为通过所述CPLD控制延时预设时间后将对所述交换芯片输出的所述复位信号配置为高电平以对所述交换芯片执行所述输出电压。
6.根据权利要求5所述的电压动态调节的装置，其特征在于，所述装置还包括：
主控模块写入模块，所述主控模块写入模块配置为通过硬件描述语言在所述CPLD中写入主控模块，通过所述主控模块将所述AVS值转换成所述寄存器值。
7.根据权利要求5所述的电压动态调节的装置，其特征在于，所述AVS值获取模块还配置为：
检测所述电源芯片对所述交换芯片的输出电压的电源准备信号，响应于检测到所述电源准备信号输出为powergood，通过延时预设过滤时间对无效的所述AVS值进行过滤。
8.根据权利要求5所述的电压动态调节的装置，其特征在于，所述装置还包括：
PMBUS解控模块，所述PMBUS解控模块配置为通过所述CPLD控制延时所述预设时间后取消对所述PMBUS的控制。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-4任意一项所述的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-4任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010590690.6A CN111866611B (zh) | 2020-06-24 | 2020-06-24 | 一种电压动态调节的方法、装置、设备和介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010590690.6A CN111866611B (zh) | 2020-06-24 | 2020-06-24 | 一种电压动态调节的方法、装置、设备和介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111866611A true CN111866611A (zh) | 2020-10-30 |
| CN111866611B CN111866611B (zh) | 2022-12-23 |
Family
ID=72988531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010590690.6A Active CN111866611B (zh) | 2020-06-24 | 2020-06-24 | 一种电压动态调节的方法、装置、设备和介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111866611B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778930A (zh) * | 2021-11-12 | 2021-12-10 | 苏州浪潮智能科技有限公司 | Avs调节系统、方法、装置及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105376070A (zh) * | 2015-10-16 | 2016-03-02 | 盛科网络（苏州）有限公司 | 电源芯片自适应供应以太网包交换芯片运行电压的方法及系统 |
| CN106357563A (zh) * | 2016-10-14 | 2017-01-25 | 盛科网络（苏州）有限公司 | 交换芯片电压控制装置 |
| CN106502361A (zh) * | 2016-10-19 | 2017-03-15 | 盛科网络（苏州）有限公司 | 芯片的功耗调节方法、装置及系统 |
| CN107037870A (zh) * | 2016-02-04 | 2017-08-11 | 京微雅格（北京）科技有限公司 | 一种fpga电源控制电路及fpga芯片 |
-
2020
- 2020-06-24 CN CN202010590690.6A patent/CN111866611B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105376070A (zh) * | 2015-10-16 | 2016-03-02 | 盛科网络（苏州）有限公司 | 电源芯片自适应供应以太网包交换芯片运行电压的方法及系统 |
| CN107037870A (zh) * | 2016-02-04 | 2017-08-11 | 京微雅格（北京）科技有限公司 | 一种fpga电源控制电路及fpga芯片 |
| CN106357563A (zh) * | 2016-10-14 | 2017-01-25 | 盛科网络（苏州）有限公司 | 交换芯片电压控制装置 |
| CN106502361A (zh) * | 2016-10-19 | 2017-03-15 | 盛科网络（苏州）有限公司 | 芯片的功耗调节方法、装置及系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778930A (zh) * | 2021-11-12 | 2021-12-10 | 苏州浪潮智能科技有限公司 | Avs调节系统、方法、装置及设备 |
| WO2023082531A1 (zh) * | 2021-11-12 | 2023-05-19 | 苏州浪潮智能科技有限公司 | Avs调节系统、方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111866611B (zh) | 2022-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7516338B2 (en) | Method and apparatus for temporarily decreasing an equivalent series resistance to decrease noise during a voltage change | |
| AU2019313278B2 (en) | Method and apparatus for rapidly and dynamically adjusting current limiting in a portable communication device | |
| JP6678929B2 (ja) | 高スタンバイ電力システムのためのスマートな電源管理 | |
| US20170285989A1 (en) | Memory apparatus and energy-saving control method thereof | |
| CN111866611B (zh) | 一种电压动态调节的方法、装置、设备和介质 | |
| CN111884951A (zh) | 交换机网络节点端口控制方法、装置、设备及存储介质 | |
| CN115941464B (zh) | 智能网卡供电状态控制方法、装置、电子设备和存储介质 | |
| CN111176414A (zh) | 一种服务器网卡的供电方法、设备及可读介质 | |
| US10216250B2 (en) | Memory apparatus and energy-saving control method thereof | |
| CN111427744A (zh) | 一种服务器的功耗管理方法、设备以及介质 | |
| CN111273753A (zh) | 一种基于bmc的机房温度检测控制方法、装置、设备和介质 | |
| CN111090324B (zh) | 一种服务器硬盘错峰上电的方法、设备及介质 | |
| KR101625768B1 (ko) | 개선된 잡음 감소를 갖는 증폭기 | |
| CN112363973B (zh) | 机器并联系统 | |
| CN112655278B (zh) | 根据先前的电力循环持续时间来激活光源 | |
| AU2019315364B2 (en) | Method and apparatus for rapidly and dynamically adjusting current limiting in a portable communication device | |
| CN110764600A (zh) | 一种基于cpld/fpga的复位控制方法、设备以及存储介质 | |
| DK1583393T3 (en) | PROCEDURE AND SYSTEM FOR DATA LOGGING IN A HEARING DEVICE | |
| CN114564093A (zh) | 一种设备散热方法、装置、电子设备及存储介质 | |
| CN113809793A (zh) | 充电控制方法、装置、设备及存储介质 | |
| CN111124504A (zh) | 一种交换机系统的开机控制方法、设备以及存储介质 | |
| CN109298892B (zh) | 一种服务器开关机的控制装置及方法 | |
| TWI616888B (zh) | 電子裝置及其電源管理方法 | |
| CN111200894A (zh) | 智慧卫生间照明控制方法及系统 | |
| TW202129485A (zh) | 語音互動功率控制與安全防護之功率調節省電節能方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |