CN111866413A - 基于fpga实现cvbs信号解码显示的方法 - Google Patents

基于fpga实现cvbs信号解码显示的方法 Download PDF

Info

Publication number
CN111866413A
CN111866413A CN202010770769.7A CN202010770769A CN111866413A CN 111866413 A CN111866413 A CN 111866413A CN 202010770769 A CN202010770769 A CN 202010770769A CN 111866413 A CN111866413 A CN 111866413A
Authority
CN
China
Prior art keywords
signal
signals
decoding
data
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010770769.7A
Other languages
English (en)
Inventor
冯森
陈召全
陈文明
吴豪杰
朱萍萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC Huadong Photoelectric Co Ltd
Original Assignee
AVIC Huadong Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC Huadong Photoelectric Co Ltd filed Critical AVIC Huadong Photoelectric Co Ltd
Priority to CN202010770769.7A priority Critical patent/CN111866413A/zh
Publication of CN111866413A publication Critical patent/CN111866413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种基于FPGA实现CVBS信号解码显示的方法，模拟信号解码模块用于复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；显示驱动模块用于实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。该方法可以有效的对CVBS模拟信号进行解码，又可以实现多通道视频信号自适应切换显示，还可以实现任意分辨率调整显示功能。

Description

基于FPGA实现CVBS信号解码显示的方法
技术领域
本发明涉及一种基于FPGA实现CVBS信号解码显示的方法。
背景技术
随着显示技术的多样化以及复杂化，显示载体的使用已日趋广泛，在家用电器、汽车、医疗以及军工等行业显示应用丰富多彩，纵观整个显示行业，显示接口主要分为数字信号和模拟信号，在模拟信号中，CVBS复合视频广播信号在显示领域中成为广泛使用的技术标准。
做视频处理难免要接触CVBS复合信号，复合视频信号包含亮度和色度信息，以模拟波形的方式传输数据，将有效信息同步到消隐脉冲中，通过同轴线缆传输至显示终端。
发明内容
本发明的目的是提供一种基于FPGA实现CVBS信号解码显示的方法，该方法可以有效的对CVBS模拟信号进行解码，又可以实现多通道视频信号自适应切换显示，还可以实现任意分辨率调整显示功能。
为了实现上述目的，本发明提供了一种基于FPGA实现CVBS信号解码显示的方法，包括模拟信号解码模块、DVI信号解码模块、多通道视频信号切换模块、显示驱动模块和显示终端；其中，
模拟信号解码模块用于复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；
DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；
多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；
显示驱动模块用于实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。
优选地，模拟信号解码模块通过对PAL制式的模拟信号CVBS进行视频解码，将模拟信号转换成8位的YCbCr4:2:2的视频数据流，数据流包含SAV、EAV、1440字节的视频数据以及280字节的消隐数据；其中，SAV和EAV为视频基准信号，表示采样的数据是否为有效视频数据。
优选地，SAV为行数据开始信号，EAV为行数据结束信号。
优选地，针对模拟信号每行数据格式提取亮度和色度信号，当判断字节有效时，开始对数据进行提取，字节有效的同时启动H_cnt计数；其中，
当H_cnt对4取余的结果为0时，采集蓝色数据位Cb；当H_cnt对4取余的结果为1时，采集亮度数据为Y；当H_cnt对4取余的结果为2时，采集红色数据位Cr；当H_cnt对4取余的结果为3时，采集亮度数据位Y。
优选地，包含色度和亮度的数据流采集完成后，需将数据流运算转化成RGB格式的TTL信号，其中，计算公式为：
R<<10＝1196*Y+1639*Cr–915761
G<<10＝1196*Y-402*Cb-835*Cr+556922
B<<10＝1196*Y+2072*Cb–1137272。
优选地，DVI信号解码模块通过专用解码芯片将两路DVI信号转换为数字RGB信号，同时产生相应的行、场同步信号和像素时钟信号，并通过配置实现与外界信号线缆长度的匹配，以避免传输干扰，支持长线无损视频信号传输。
优选地，多通道信号切换模块通过判断3通道视频输入的VS，当检测VS有上升沿和下降沿正常变换时，则判断输入信号正常，同时输出标志位S1_flag、S2_flag、S3_flag信号，标志位为高电平时代表有视频信号输入，标志位为低电平时代表无视频信号输入，标志位分别对应信号通道CVBS、DVI_1、DVI_2，逻辑程序会对标志位进行依次检测，优先级最高的为S1_flag，其次S2_flag，再次S1_flag，通过判断标志位的电平状态，将有视频数据的通道送入显示驱动模块，当判断视频通道无输入时，则产生内部相应的指示字符送入显示驱动模块，用于提示用户终端当前信号通道状态。
优选地，显示驱动模块通过对输入的模拟复合信号进行隔行转逐行以及升频操作，输出至显示终端，CVBS复合模拟信号标准为720*576@50hz，且信号传输分为奇偶场；复合信号每行数据中的基准信号携带该行视频的场信息，其中，F为0表示偶场，F为1表示奇场，场数据有效的时启动V_cnt计数,当V_cnt计数为偶数时，此时数据缓存至偶地址，当V_cnt计数为奇数时，此时数据缓存值奇地址，有效数据读取时则按照地址依次读取，即可完成隔行转逐行以及升频操作。
优选地，显示驱动模块包含两片DDR存储器，能够同步完成视频信号缩放功能，可对输入的任意分辨率视频信号进行自适应调整显示。
根据上述技术方案，本发明利用模拟信号解码模块复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；将多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；而通过显示驱动模块实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。由此可见，通过该方法可以实现多通道视频信号自适应切换显示功能。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明基于FPGA实现CVBS信号解码显示的方法的实施流程示意图；
图2是本发明中行数据组成表；
图3是本发明中基准信号前导码。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，在未作相反说明的情况下，包含在术语中的方位词仅代表该术语在常规使用状态下的方位，或为本领域技术人员理解的俗称，而不应视为对该术语的限制。
参见图1，本发明提供一种基于FPGA实现CVBS信号解码显示的方法，包括模拟信号解码模块、DVI信号解码模块、多通道视频信号切换模块、显示驱动模块和显示终端；其中，
模拟信号解码模块用于复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；
DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；
多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；
显示驱动模块用于实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。
具体的，模拟信号解码模块通过对PAL制式的模拟信号CVBS进行视频解码，将模拟信号转换成8位的YCbCr4:2:2的视频数据流，数据流包含SAV、EAV、1440字节的视频数据以及280字节的消隐数据；其中，SAV和EAV为视频基准信号，表示采样的数据是否为有效视频数据。
如图2所示，SAV为行数据开始信号，EAV为行数据结束信号。
针对模拟信号每行数据格式提取亮度和色度信号，当判断字节有效时，开始对数据进行提取，字节有效的同时启动H_cnt计数；其中，
当H_cnt对4取余的结果为0时，采集蓝色数据位Cb；当H_cnt对4取余的结果为1时，采集亮度数据为Y；当H_cnt对4取余的结果为2时，采集红色数据位Cr；当H_cnt对4取余的结果为3时，采集亮度数据位Y。
包含色度和亮度的数据流采集完成后，需将数据流运算转化成RGB格式的TTL信号，其中，计算公式为：
R<<10＝1196*Y+1639*Cr–915761
G<<10＝1196*Y-402*Cb-835*Cr+556922
B<<10＝1196*Y+2072*Cb–1137272。
DVI信号解码模块通过专用解码芯片将两路DVI信号转换为数字RGB信号，同时产生相应的行、场同步信号和像素时钟信号，并通过配置实现与外界信号线缆长度的匹配，以避免传输干扰，支持长线无损视频信号传输。
多通道信号切换模块通过判断3通道视频输入的VS，当检测VS有上升沿和下降沿正常变换时，则判断输入信号正常，同时输出标志位S1_flag、S2_flag、S3_flag信号，标志位为高电平时代表有视频信号输入，标志位为低电平时代表无视频信号输入，标志位分别对应信号通道CVBS、DVI_1、DVI_2，逻辑程序会对标志位进行依次检测，优先级最高的为S1_flag，其次S2_flag，再次S1_flag，通过判断标志位的电平状态，将有视频数据的通道送入显示驱动模块，当判断视频通道无输入时，则产生内部相应的指示字符送入显示驱动模块，用于提示用户终端当前信号通道状态。
显示驱动模块通过对输入的模拟复合信号进行隔行转逐行以及升频操作，输出至显示终端，CVBS复合模拟信号标准为720*576@50hz，且信号传输分为奇偶场；复合信号每行数据中的基准信号携带该行视频的场信息，其中，如图3基准信号前导码所示，F为0表示偶场，F为1表示奇场，场数据有效的时启动V_cnt计数,当V_cnt计数为偶数时，此时数据缓存至偶地址，当V_cnt计数为奇数时，此时数据缓存值奇地址，有效数据读取时则按照地址依次读取，即可完成隔行转逐行以及升频操作。
显示驱动模块包含两片DDR存储器，能够同步完成视频信号缩放功能，可对输入的任意分辨率视频信号进行自适应调整显示。
通过上述技术方案，利用模拟信号解码模块复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；将多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；而通过显示驱动模块实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。由此可见，通过该方法可以实现多通道视频信号自适应切换显示功能。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (9)

1.一种基于FPGA实现CVBS信号解码显示的方法，其特征在于，包括模拟信号解码模块、DVI信号解码模块、多通道视频信号切换模块、显示驱动模块和显示终端；其中，
模拟信号解码模块用于复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；
DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；
多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；
显示驱动模块用于实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。
2.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，模拟信号解码模块通过对PAL制式的模拟信号CVBS进行视频解码，将模拟信号转换成8位的YCbCr4:2:2的视频数据流，数据流包含SAV、EAV、1440字节的视频数据以及280字节的消隐数据；其中，SAV和EAV为视频基准信号，表示采样的数据是否为有效视频数据。
3.根据权利要求2所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，SAV为行数据开始信号，EAV为行数据结束信号。
4.根据权利要求3所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，针对模拟信号每行数据格式提取亮度和色度信号，当判断字节有效时，开始对数据进行提取，字节有效的同时启动H_cnt计数；其中，
当H_cnt对4取余的结果为0时，采集蓝色数据位Cb；当H_cnt对4取余的结果为1时，采集亮度数据为Y；当H_cnt对4取余的结果为2时，采集红色数据位Cr；当H_cnt对4取余的结果为3时，采集亮度数据位Y。
5.根据权利要求4所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，包含色度和亮度的数据流采集完成后，需将数据流运算转化成RGB格式的TTL信号，其中，计算公式为：
R<<10＝1196*Y+1639*Cr–915761
G<<10＝1196*Y-402*Cb-835*Cr+556922
B<<10＝1196*Y+2072*Cb–1137272。
6.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，DVI信号解码模块通过专用解码芯片将两路DVI信号转换为数字RGB信号，同时产生相应的行、场同步信号和像素时钟信号，并通过配置实现与外界信号线缆长度的匹配，以避免传输干扰，支持长线无损视频信号传输。
7.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，多通道信号切换模块通过判断3通道视频输入的VS，当检测VS有上升沿和下降沿正常变换时，则判断输入信号正常，同时输出标志位S1_flag、S2_flag、S3_flag信号，标志位为高电平时代表有视频信号输入，标志位为低电平时代表无视频信号输入，标志位分别对应信号通道CVBS、DVI_1、DVI_2，逻辑程序会对标志位进行依次检测，优先级最高的为S1_flag，其次S2_flag，再次S1_flag，通过判断标志位的电平状态，将有视频数据的通道送入显示驱动模块，当判断视频通道无输入时，则产生内部相应的指示字符送入显示驱动模块，用于提示用户终端当前信号通道状态。
8.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，显示驱动模块通过对输入的模拟复合信号进行隔行转逐行以及升频操作，输出至显示终端，CVBS复合模拟信号标准为720*576@50hz，且信号传输分为奇偶场；复合信号每行数据中的基准信号携带该行视频的场信息，其中，F为0表示偶场，F为1表示奇场，场数据有效的时启动V_cnt计数,当V_cnt计数为偶数时，此时数据缓存至偶地址，当V_cnt计数为奇数时，此时数据缓存值奇地址，有效数据读取时则按照地址依次读取，即可完成隔行转逐行以及升频操作。
9.根据权利要求8所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，显示驱动模块包含两片DDR存储器，能够同步完成视频信号缩放功能，可对输入的任意分辨率视频信号进行自适应调整显示。
CN202010770769.7A 2020-08-04 2020-08-04 基于fpga实现cvbs信号解码显示的方法 Pending CN111866413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010770769.7A CN111866413A (zh) 2020-08-04 2020-08-04 基于fpga实现cvbs信号解码显示的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010770769.7A CN111866413A (zh) 2020-08-04 2020-08-04 基于fpga实现cvbs信号解码显示的方法

Publications (1)

Publication Number Publication Date
CN111866413A true CN111866413A (zh) 2020-10-30

Family

ID=72953179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010770769.7A Pending CN111866413A (zh) 2020-08-04 2020-08-04 基于fpga实现cvbs信号解码显示的方法

Country Status (1)

Country Link
CN (1) CN111866413A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520883A (zh) * 2020-11-19 2022-05-20 西安诺瓦星云科技股份有限公司 视频源切换方法和装置以及视频处理设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923843A (zh) * 2010-07-20 2010-12-22 广东威创视讯科技股份有限公司 一种实现视频信号冗余备份的系统及方法
CN204350147U (zh) * 2015-01-26 2015-05-20 深圳市创维群欣安防科技有限公司 混合视频控制装置和显示设备
CN105721795A (zh) * 2016-01-21 2016-06-29 西安诺瓦电子科技有限公司 视频矩阵拼接器及其交换底板
CN108200359A (zh) * 2017-12-13 2018-06-22 苏州长风航空电子有限公司 一种用于机载显示器的多制式视频叠加装置
CN208768188U (zh) * 2018-09-19 2019-04-19 深圳市唯奥视讯技术有限公司 一种高清视频环出同步拼接的装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923843A (zh) * 2010-07-20 2010-12-22 广东威创视讯科技股份有限公司 一种实现视频信号冗余备份的系统及方法
CN204350147U (zh) * 2015-01-26 2015-05-20 深圳市创维群欣安防科技有限公司 混合视频控制装置和显示设备
CN105721795A (zh) * 2016-01-21 2016-06-29 西安诺瓦电子科技有限公司 视频矩阵拼接器及其交换底板
CN108200359A (zh) * 2017-12-13 2018-06-22 苏州长风航空电子有限公司 一种用于机载显示器的多制式视频叠加装置
CN208768188U (zh) * 2018-09-19 2019-04-19 深圳市唯奥视讯技术有限公司 一种高清视频环出同步拼接的装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
付强等: "基于FPGA的多路图像采集系统的软件设计", 《电子设计工程》 *
杨钦等: "基于FPGA的视频图像采集与显示系统设计", 《计算机工程与设计》 *
王水鱼等: "基于FPGA的ITU-656标准视频解码及存储系统设计", 《微型机与应用》 *
蔡欣荣等: "基于NiosⅡ的视频采集与DVI成像研究及实现", 《电子技术应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520883A (zh) * 2020-11-19 2022-05-20 西安诺瓦星云科技股份有限公司 视频源切换方法和装置以及视频处理设备
CN114520883B (zh) * 2020-11-19 2024-03-15 西安诺瓦星云科技股份有限公司 视频源切换方法和装置以及视频处理设备

Similar Documents

Publication Publication Date Title
CA2774849C (en) Small form factor pluggable unit used as a video signal conversion device
US20100020245A1 (en) Image displaying apparatus and image processing apparatus
CN1076071A (zh) 用于显示广告画面数据的屏幕显示电路
KR19990008711A (ko) 방송방식이 서로다른 복수화면의 동시시청 가능한 tv수신 장치
US20100118120A1 (en) Transmitter, receiver, signal transmission system, and signal transmission method
EP1303145B1 (en) Signal transmitting device and signal receiving device
US20110211115A1 (en) Modular television input
CN111866413A (zh) 基于fpga实现cvbs信号解码显示的方法
US7911534B2 (en) Video processing apparatus, ancillary information processing apparatus and video processing method
US7256837B2 (en) Baseband video transmission system
JP4756060B2 (ja) インターフェース変換回路
CN101282437A (zh) 一种解码装置
JP2013258667A (ja) 信号送信装置及び信号送信方法
CN101212583B (zh) 一种数模一体电视终端中的解码电路
TWI621357B (zh) 用於傳達具有非壓縮視頻的邊帶資料的方法、設備及系統
US8149329B2 (en) Image processing system and related image processing method thereof
CN102447909A (zh) 一种多路复合音频视频信号的传输方法及系统
KR101550810B1 (ko) 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법
US20050089066A1 (en) Video signal transmission system and method
CN100576888C (zh) 一种应用于微显示背投影电视的通用信号处理平台
CN113938621B (zh) 一种计算机屏幕显示视频环出方法
CN202385206U (zh) 一种多路复合音频视频信号的传输系统
JP4277739B2 (ja) 映像デコーダ
CN217116474U (zh) 一种氛围灯芯片
CN209930577U (zh) 一种导轨型12通道led解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030

RJ01 Rejection of invention patent application after publication