CN111865336B - 基于RAM总线的Turbo译码存储方法及装置和译码器 - Google Patents
基于RAM总线的Turbo译码存储方法及装置和译码器 Download PDFInfo
- Publication number
- CN111865336B CN111865336B CN202010750180.0A CN202010750180A CN111865336B CN 111865336 B CN111865336 B CN 111865336B CN 202010750180 A CN202010750180 A CN 202010750180A CN 111865336 B CN111865336 B CN 111865336B
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- information
- ram1
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种基于RAM总线的Turbo译码存储方法，在不损失性能和速度的情况下，节省Turbo译码的硬件开销；包括：1)设置第一随机存取存储器ram1，接收总线数据；2)设置第二随机存取存储器ram2；从总线上接收一组数据后，进行解复用，把信息位存储到第二随机存取存储器ram2中；3)将解复用后的校验位存储到第一随机存取存储器ram1中，重复利用ram1；4)将译码输出的译码结果也存储到第一随机存取存储器ram1中，再重复利用ram1。本发明还提供采用所述存储方法的Turbo译码存储装置及译码器。
Description
技术领域
本发明涉及数字通信技术领域，特别是涉及一种基于RAM总线的Turbo译码存储方法及装置和译码器。
背景技术
Turbo码是近年来通信系统领域中纠错编码领域的重大突破，它以其接近shannon限的优越性能博得众多学者的青睐。Turbo码的最大特点在于它通过在译码器中交织器和解交织器的使用，有效地实现了随机性译码的思想，通过分量码的并行级联，或通过内码和外码的串行级联，或混合级联，实现了通过短码(分量码)构造长码(Turbo码)的方法；在接收端，分量码采用的是最优的最大后验概率译码算法，同时通过迭代过程可使译码性能接近最大似然译码，达到了接近shannon理论极限的性能。在数字通信领域中，Turbo码在各种标准中被普遍作为高速数据业务的信道编码方式，在卫星导航系统中采用Turbo码作为数据业务的信道编码。Turbo编码器一般采用由约束长度为4，生成多项式为(15,13,17)8，码率即可兼容1/4、3/4、1/2等RSC编码器通过一个交织器并行级联而成，如图1所示，为提高性能，对2个编码器分别附加3个尾比特使编码器的最终状态为全0，在Turbo编码器中交织器的作用是将信息序列中的比特顺序重置。相应的，Turbo译码器由解复用、两个SISO(softin soft out，软输入软输出)分量译码器、硬判决器、交织器和解交织器构成，如图2所示。译码过程为先把接收的数据解复用，分成信息位、校验位A、校验位B、校验位A’、校验位B’；两个分量译码器之间相互迭代的译码过程，最后通过硬判决得到译码输出。译码器采用反馈迭代结构，每级译码模块除了交织器、解交织器外主要包括两个级联的分量译码器；一个分量译码器的输出的外部信息经过交织器(解交织器)作为另一个分量译码器的先验信息输入，形成迭代译码，当达到指定的迭代次数或满足迭代停止条件时停止迭代，迭代停止后，根据第二个译码器输出的似然值，经过解交织器后进行硬判决，作为输入信息序列的Turbo译码输出结果。Turbo码译码是一个复杂的过程，因为除了算法本身复杂外，还有两个主要的原因，一个是大存储量空间要求；一个是数据的吞吐量。
传统的Turbo译码存储方法如图3所示。从总线上接收数据，储存到ram1中，把ram1的数据解复用，得到信息位、校验位A、校验位B、校验位A'、校验位B'，分别存储到ram2、ram3、ram4、ram5、ram6中，译码器1读取ram2的信息位、ram3和ram4的校验位以及从ram7中读取外部信息作为本译码器的先验信息进行译码，得到似然值，用似然值减去先验信息和信息位得到外部信息存储到ram7，然后从ram2、ram7经过交织器提取信息位和先验信息并从ram5、ram6中读取校验位送到译码器2进行译码，得到似然值，似然值经过解交织器和门限值进行比较，得到判决结果存储到ram8中，似然值减去先验信息和信息位得到外部信息存储到ram7中。这样完成一次迭代译码与存储。
从上面的储存方法来看，系统需要开辟大量的储存空间，来储存中间变量。因此，有必要提出一种新的数据存储方案，以解决现有系统中数据存储占用大量存储空间的问题。
发明内容
根据现有技术存在的问题，本发明提供一种基于RAM总线的Turbo译码存储方法，在不损失性能和速度的情况下，节省Turbo译码的硬件开销；本发明还提供采用所述存储方法的Turbo译码存储装置及译码器。
本发明的技术方案是：
1.一种基于RAM总线的Turbo译码存储方法，其特征在于，包括以下步骤：
1)设置第一随机存取存储器ram1，接收总线数据；
2)设置第二随机存取存储器ram2；从总线上接收一组数据后，进行解复用，把信息位存储到第二随机存取存储器ram2中；
3)将解复用后的校验位存储到第一随机存取存储器ram1中，重复利用ram1；
4)将译码输出的译码结果也存储到第一随机存取存储器ram1中，再重复利用ram1。
2.所述校验位包括两种校验信息，第一编码器输出的校验信息是校验位A、校验位B，第二编码器输出的校验信息是校验位A’、校验位B’；所述ram1存储校验信息的方式是偶地址存储第一编码器输出的校验位A、校验位B，奇地址存储的是第二编码器输出的校验位A’、校验位B’。
3.还包括设置第三随机存取存储器arm3，存储作为译码先验信息的外部信息。
4.所述第三随机存取存储器arm3存储的外部信息，在第一次迭代译码时，令z1(m)＝0，作为本次译码的先验信息ap1；第一译码器从第二随机存取存储器ram2读取信息位X、从第一随机存取存储器ram1读取校验位A、校验位B，用信息位X、校验位A，B、先验信息ap1进行译码得到对数似然比LLR1，把对数似然比LLR1减去先验信息ap1和信息位X，得到外部信息z2(m)，存储到ram3中；
第二译码器经交织器从第三随机存取存储器arm3中读取外部信息z2(m)，作为本次译码的先验信息ap2，并从第二随机存取存储器ram2经交织器读取信息位X’、从第一随机存取存储器ram1读取校验位A’、校验位B’，用信息位X’、校验位A’，B’、先验信息ap2进行译码得到似然值LLR2，似然值LLR2减去先验信息ap2和信息位X’，得到外部信息z1(m)，原位存储到ram3并覆盖外部信息z2(m)。
5.所述似然值LLR2经解交织器后，与门限值进行比较，得到硬判决结果，作为本次Turbo译码输出结果存储到ram1；所述ram1存储硬判决结果的方式是，从高地址向低地址存储。
6.一种基于RAM总线的Turbo译码存储装置，其特征在于，包括第一随机存取存储器ram1以及第二随机存取存储器ram2，所述第一随机存取存储器ram1与RAM总线连接，用于缓存接收的总线数据；还连接解复用模块，存储解复用后的校验位数据；所述第二随机存取存储器ram2连接解复用模块，用于存储解复用后的信息位数据；所述第一随机存取存储器ram1还连接门限判决模块，用于存储译码输出的硬判决结果。
7.所述第一随机存取存储器ram1的偶地址存储第一个编码器输出的校验位A、校验位B，奇地址存储第二个编码器输出的校验位A’、校验位B’。
8.所述第一随机存取存储器ram1存储硬判决结果是从高地址向低地址存储。
9.还包括第三随机存取存储器ram3，用于存储作为译码先验信息的外部信息。
10.一种采用基于RAM总线的Turbo译码存储装置的译码器，其特征在于，包括第一译码器、第二译码器，交织器、解交织器；所述第一译码器分别连接第一随机存取存储器ram1以及第二随机存取存储器ram2，通过解交织器连接第三随机存取存储器ram3；所述第二译码器连接第一随机存取存储器ram1，通过交织器连接第二随机存取存储器ram2，还通过交织器连接第三随机存取存储器ram3，第二译码器还通过解交织器和门限判决器连接第一随机存取存储器ram1。
本发明的技术效果：
本发明提供一种基于RAM总线的Turbo译码存储方法及装置和译码器，能够在不损失性能和速度的情况下，节省Turbo译码的硬件开销。
本发明把从总线上接收的数据，缓存到ram1，等把一组数据接收完以后，开始解复用。解复用后把信息位存储到ram2，而校验位存储到ram1的内存空间，重复利用ram1。校验信息存储的方式是偶地址存的数据为第一个编码器输出的校验数据，奇地址存储的数据为第二个编码器输出的校验信息。这样复用ram1存储空间，可以省去传统的重新开辟空间存储校验位信息的方法，节省了存储空间；同时当计算转移概率时，分别从ram1中提取校验位、从ram2中提取信息位，不影响吞吐量。
对第二个译码器解出的似然值经过交织器后进行硬判决，把硬判决的结果再存储到ram1的地址，不过是从ram1的最高地址往前存。这样也复用了ram1，节省了存储空间。
与现有技术相比，本发明节省了解复用后校验位的存储空间，以前需要开辟五块ram分别存储信息位、校验位A、校验位B、校验位A’、校验位B’，现在只需要开辟一块ram来存储信息位，把校验信息都复用ram1的存储空间；以前需要开辟一块ram存储硬判决结果，现在把硬判决的结果重新复用ram1，节省了硬判决结果存储空间。
附图说明
图1是Turbo编码器结构图。
图2是现有技术Turbo译码器的结构图。
图3是现有技术Turbo译码器的存储示意图。
图4是本发明的基于RAM总线的Turbo译码存储装置示意图。
图5是本发明的基于RAM总线的Turbo译码存储装置的译码器示意图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细说明。
一种基于RAM总线的Turbo译码存储方法，包括以下步骤：
1)设置第一随机存取存储器ram1，从总线上接收数据存储到ram1中；
2)设置第二随机存取存储器ram2；从总线上接收一组数据后，进行解复用，把信息位存储到第二随机存取存储器ram2中；
3)将解复用后的校验位存储到第一随机存取存储器ram1中，重复利用ram1；
其中校验位分为两种校验信息，一部分是第一个编码器输出的校验信息A、B，另一部分是第二个编码器输出的校验信息A’、B’。校验信息存储的方式是偶地址存的数据为第一个编码器输出的校验信息，奇地址存储的数据为第二个编码器输出的校验信息。这样复用ram1存储空间，可以省去重新开辟存储校验位的空间，节省了存储空间。
4)将译码输出的译码结果也存储到第一随机存取存储器ram1中，再重复利用ram1。
还包括设置第三随机存取存储器arm3，存储作为译码先验信息的外部信息。本发明实施例中，第一译码器经解交织器从第三随机存取存储器arm3中读取外部信息z1(m)，在第一次迭代译码时，令z1(m)＝0，作为本次译码的先验信息ap1，并从第二随机存取存储器ram2读取信息位X、从第一随机存取存储器ram1读取校验位A、校验位B，用信息位X、校验位A，B、先验信息ap1进行译码得到对数似然比LLR1，把对数似然比LLR1减去先验信息ap1和信息位X，得到第一译码器的外部信息z2(m)，存储到ram3中；第二译码器经交织器从第三随机存取存储器arm3中读取外部信息z2(m)，作为本次译码的先验信息ap2，并从第二随机存取存储器ram2经交织器读取信息位X’、从第一随机存取存储器ram1读取校验位A’、校验位B’，用信息位X’、校验位A’，B’、先验信息ap2进行译码得到似然值LLR2，似然值LLR2减去先验信息ap2和信息位X’，得到外部信息z1(m)，原位存储到ram3并覆盖外部信息z2(m)。似然值LLR2经解交织器后，与门限值进行比较，得到硬判决结果，作为本次Turbo译码输出结果存储到ram1；所述ram1存储硬判决结果的方式是，从高地址向低地址存储。
如图4所示，是本发明的基于RAM总线的Turbo译码存储装置示意图。一种基于RAM总线的Turbo译码存储装置，包括第一随机存取存储器ram1以及第二随机存取存储器ram2，第一随机存取存储器ram1与RAM总线连接，用于缓存接收的总线数据；还连接解复用模块，存储解复用后的校验位数据；第二随机存取存储器ram2连接解复用模块，用于存储解复用后的信息位数据；第一随机存取存储器ram1还连接门限判决模块，用于存储译码输出的硬判决结果。其中，第一随机存取存储器ram1的偶地址存储第一个编码器输出的校验位A、校验位B，奇地址存储第二个编码器输出的校验位A’、校验位B’。第一随机存取存储器ram1存储硬判决结果是从高地址向低地址存储。
图5是一种采用基于RAM总线的Turbo译码存储装置的译码器示意图。包括第一译码器、第二译码器，交织器、解交织器；第一译码器分别连接第一随机存取存储器ram1以及第二随机存取存储器ram2，通过解交织器连接第三随机存取存储器ram3；第二译码器连接第一随机存取存储器ram1，通过交织器连接第二随机存取存储器ram2，还通过交织器连接第三随机存取存储器ram3，第二译码器还通过解交织器和门限判决器连接第一随机存取存储器ram1。还包括第三随机存取存储器ram3，用于存储作为译码先验信息的外部信息。第三随机存取存储器ram3存储的外部信息包括：第一译码器输出的外部信息z2(m)，以及第二译码器输出的外部信息z1(m)，当存储第二译码输出的外部信息z1(m)时，原位存储覆盖第一译码器输出的外部信息z2(m)。
译码器从总线上接收数据，储存到ram1中，把ram1的数据解复用，得到信息位、校验位A、校验位B、校验位A'、校验位B'，把信息位存储到ram2中，把校验位存储到ram1中，偶地址存储的数据为一个编码器输出的校验位A、B，奇地址存储的数据为第二个编码器输出的校验位A’、B’；第一译码器读取ram2、ram1的信息位和校验位，经解交织器从ram3读取外部信息作为先验信息，进行译码得到似然值，用似然值减去先验信息和信息位得到外部信息存储到ram3，然后第二译码器从ram2、ram3分别经交织器提取信息位和先验信息并从ram1中读取校验位进行译码，得到似然值，似然值通过解交织器和门限值进行比较，得到判决结果存储到ram1中，硬判决结果是从高地址位向低地址存储；似然值减去先验信息和信息位得到外部信息存储到ram3中，这样完成一次迭代译码与存储。
本发明以码长为928，码率为1/4为例，删余矩阵为：
信息的删余矩阵：
卷尾的删余矩阵：
其中1代表使用这个消息，0代表删除这个消息。
如果把信息量化成4bit，则从总线接收的数据位为4*928*4+4*3*6＝14920(bit)；大约需要开辟467个空间。
若使用现有技术的存储方法所需要的内存空间：
总线接收数据存储到ram1开辟467，信息位存储ram2，需存储(928+6)*4＝3736(bit)，需开辟117个空间；校验信息A存储ram3，需存储(928+3)*4＝3724(bit)，需开辟117个空间；校验信息B存储ram4，需存储(928/2+3)*4＝1868(bit)，需开辟59个存储空间；校验信息A’存储ram5，需存储(928/2+3)*4＝1868(bit)，需开辟59个存储空间；校验信息B’存储ram6，需存储(928+3)*4＝3724(bit)，需开辟117个空间，译码输出bit数为928bit，存在ram8中，需开辟29个存储空间。
传统的存储方式：一共需要开辟467+117+117+59+59+117+29＝965个存储空间。
采用本发明的存储方法则需要的存储空间为：
首先总线接收的数据和信息位开辟的存储空间保持不变，而校验位A、B和A’、B’分别存储到ram1的奇、偶地址空间。校验位A、B需要占用的内存为(928+3)*4+(928/2+3)*4＝5592(bit)，需占用的空间为175，存储在ram1的奇数地址；同样校验位A’、B’需要占用的空间为(928+3)*4+(928/2+3)*4＝5592(bit)，需占用的空间为175，存储在ram1的偶数地址；译码输出的信息从高地址开始存储在ram1中，存29个int型数据，则校验位+译出信息一共占用空间为175+175+29＝379，这个空间小于给ram1开辟的空间。
本发明所需要的的存储空间为：ram1的467+ram2的117＝584个存储空间。
综上所述：本发明比传统的存储方式少开辟了381个空间，节省近40％的存储空间。应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明创造，但不以任何方式限制本发明创造。一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造的保护范围当中。
Claims (8)
1.一种基于RAM总线的Turbo译码存储方法，其特征在于，包括以下步骤：
1)设置第一随机存取存储器ram1，接收总线数据；
2)设置第二随机存取存储器ram2；从总线上接收一组数据后，进行解复用，把信息位存储到第二随机存取存储器ram2中；
3)将解复用后的校验位存储到第一随机存取存储器ram1中，重复利用ram1；
所述校验位包括两种校验信息，第一编码器输出的校验信息是校验位A、校验位B，第二编码器输出的校验信息是校验位A’、校验位B’；所述ram1存储校验信息的方式是偶地址存储第一编码器输出的校验位A、校验位B，奇地址存储的是第二编码器输出的校验位A’、校验位B’；
4)将译码输出的译码结果也存储到第一随机存取存储器ram1中，再重复利用ram1。
2.根据权利要求1所述的基于RAM总线的Turbo译码存储方法，其特征在于，还包括设置第三随机存取存储器arm3，存储作为译码先验信息的外部信息。
3.根据权利要求2所述的基于RAM总线的Turbo译码存储方法，其特征在于，所述第三随机存取存储器arm3存储的外部信息，在第一次迭代译码时，令z1(m)＝0，作为本次译码的先验信息ap1；第一译码器从第二随机存取存储器ram2读取信息位X、从第一随机存取存储器ram1读取校验位A、校验位B，用信息位X、校验位A，B、先验信息ap1进行译码得到对数似然比LLR1，把对数似然比LLR1减去先验信息ap1和信息位X，得到外部信息z2(m)，存储到ram3中；
第二译码器经交织器从第三随机存取存储器arm3中读取外部信息z2(m)，作为本次译码的先验信息ap2，并从第二随机存取存储器ram2经交织器读取信息位X’、从第一随机存取存储器ram1读取校验位A’、校验位B’，用信息位X’、校验位A’，B’、先验信息ap2进行译码得到似然值LLR2，似然值LLR2减去先验信息ap2和信息位X’，得到外部信息z1(m)，原位存储到ram3并覆盖外部信息z2(m)。
4.根据权利要求3所述的基于RAM总线的Turbo译码存储方法，其特征在于，所述似然值LLR2经解交织器后，与门限值进行比较，得到硬判决结果，作为本次Turbo译码输出结果存储到ram1；所述ram1存储硬判决结果的方式是，从高地址向低地址存储。
5.一种采用如权利要求1至4之一所述的基于RAM总线的Turbo译码存储方法的存储装置，其特征在于，包括第一随机存取存储器ram1以及第二随机存取存储器ram2，所述第一随机存取存储器ram1与RAM总线连接，用于缓存接收的总线数据；还连接解复用模块，存储解复用后的校验位数据；所述第一随机存取存储器ram1的偶地址存储第一个编码器输出的校验位A、校验位B，奇地址存储第二个编码器输出的校验位A’、校验位B’；所述第二随机存取存储器ram2连接解复用模块，用于存储解复用后的信息位数据；所述第一随机存取存储器ram1还连接门限判决模块，用于存储译码输出的硬判决结果。
6.根据权利要求5所述的基于RAM总线的Turbo译码存储方法的存储装置，其特征在于，所述第一随机存取存储器ram1存储硬判决结果是从高地址向低地址存储。
7.根据权利要求6所述的基于RAM总线的Turbo译码存储方法的存储装置，其特征在于，还包括第三随机存取存储器ram3，用于存储作为译码先验信息的外部信息。
8.一种译码器，采用如权利要求5至7之一所述的基于RAM总线的Turbo译码存储方法的存储装置，其特征在于，还包括第一译码器、第二译码器，交织器、解交织器；所述第一译码器分别连接第一随机存取存储器ram1以及第二随机存取存储器ram2，通过解交织器连接第三随机存取存储器ram3；所述第二译码器连接第一随机存取存储器ram1，通过交织器连接第二随机存取存储器ram2，还通过交织器连接第三随机存取存储器ram3，第二译码器还通过解交织器和门限判决器连接第一随机存取存储器ram1。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010332068 | 2020-04-24 | ||
| CN2020103320685 | 2020-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111865336A CN111865336A (zh) | 2020-10-30 |
| CN111865336B true CN111865336B (zh) | 2021-11-02 |
Family
ID=72945017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010750180.0A Active CN111865336B (zh) | 2020-04-24 | 2020-07-30 | 基于RAM总线的Turbo译码存储方法及装置和译码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111865336B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1650272A (zh) * | 2002-04-26 | 2005-08-03 | 飞思卡尔半导体公司 | 指令缓存和减少存储器冲突的方法 |
| CN106788466A (zh) * | 2016-12-13 | 2017-05-31 | 中国电子科技集团公司第二十研究所 | 用于小型化通信系统的Turbo码编译码芯片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1271791C (zh) * | 2001-01-18 | 2006-08-23 | 深圳市中兴集成电路设计有限责任公司 | Turbo译码器及其实现方法 |
| EP1398881A1 (en) * | 2002-09-05 | 2004-03-17 | STMicroelectronics N.V. | Combined turbo-code/convolutional code decoder, in particular for mobile radio systems |
| CN101938330A (zh) * | 2010-09-02 | 2011-01-05 | 复旦大学 | 一种多码率Turbo码译码器及其存储资源优化方法 |
| CN103905067B (zh) * | 2012-12-27 | 2018-05-11 | 中兴通讯股份有限公司 | 多模译码器实现方法及装置 |
| CN106712778B (zh) * | 2015-08-05 | 2020-05-26 | 展讯通信（上海）有限公司 | 一种turbo译码装置及方法 |
| DE102016107285B4 (de) * | 2016-04-20 | 2019-04-25 | Infineon Technologies Ag | Verfahren zur verwendung einer speichervorrichtung, speichervorrichtung und speichervorrichtungsanordnung |
-
2020
- 2020-07-30 CN CN202010750180.0A patent/CN111865336B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1650272A (zh) * | 2002-04-26 | 2005-08-03 | 飞思卡尔半导体公司 | 指令缓存和减少存储器冲突的方法 |
| CN106788466A (zh) * | 2016-12-13 | 2017-05-31 | 中国电子科技集团公司第二十研究所 | 用于小型化通信系统的Turbo码编译码芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111865336A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1166451B1 (en) | Highly parallel map decoder | |
| US7849377B2 (en) | SISO decoder with sub-block processing and sub-block based stopping criterion | |
| CN102111162B (zh) | Turbo 分量译码方法、分量译码器、支路计算器及Turbo 译码器 | |
| US8112697B2 (en) | Method and apparatus for buffering an encoded signal for a turbo decoder | |
| CN111865336B (zh) | 基于RAM总线的Turbo译码存储方法及装置和译码器 | |
| US8918695B2 (en) | Methods and apparatus for early stop algorithm of turbo decoding | |
| US7236591B2 (en) | Method for performing turbo decoding in mobile communication system | |
| CA2340366C (en) | Memory architecture for map decoder | |
| CN101252409A (zh) | 基于符号级超格图的联合信源信道解码新算法 | |
| Berrou et al. | An IC for turbo-codes encoding and decoding | |
| CN103595424A (zh) | 分量译码方法、译码器及Turbo译码方法、装置 | |
| CN1129257C (zh) | 串行回溯的最大似然解码方法及其使用该方法的解码器 | |
| US6757859B1 (en) | Parallel turbo trellis-coded modulation | |
| CN109831217B (zh) | 一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法 | |
| EP1094612B1 (en) | SOVA Turbo decoder with decreased normalisation complexity | |
| CN1175580C (zh) | 一种译码方法及实现该方法的译码装置 | |
| Barbulescu | Sliding window and interleaver design | |
| CN103701475A (zh) | 移动通信系统中8比特运算字长Turbo码的译码方法 | |
| CN100542053C (zh) | 一种带有自适应性以及高速Viterbi解码器的设计方法 | |
| CN100542050C (zh) | 一种带有自适应性以及高速turbo解码器的设计方法 | |
| CN113992213B (zh) | 一种双路并行译码存储设备及方法 | |
| Mathana et al. | FPGA implementation of high speed architecture for Max Log Map turbo SISO decoder | |
| Jezequel et al. | Turbo4: a high bit-rate chip for turbo code encoding and decoding | |
| Kim et al. | A simple efficient stopping criterion for turbo decoder | |
| Al-Mohandes et al. | Iteration reduction of turbo decoders using an efficient stopping/cancellation technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221121 Address after: 100176 Floors 1-5, Building 1, Yard 1, Kechuang 13th Street, Daxing District Economic and Technological Development Zone, Beijing (Yizhuang Cluster, High end Industrial Zone, Beijing Pilot Free Trade Zone) Patentee after: Beijing Neville times Technology Co.,Ltd. Address before: Room 217, building 6, No. 1 jiaochangkou street, Xicheng District, Beijing 100120 Patentee before: Beijing Xinling Hangtong Technology Co.,Ltd. |