CN111863079A - 一种用于三维闪存的原始误码率降低方法 - Google Patents

一种用于三维闪存的原始误码率降低方法 Download PDF

Info

Publication number
CN111863079A
CN111863079A CN202010650480.1A CN202010650480A CN111863079A CN 111863079 A CN111863079 A CN 111863079A CN 202010650480 A CN202010650480 A CN 202010650480A CN 111863079 A CN111863079 A CN 111863079A
Authority
CN
China
Prior art keywords
error rate
flash memory
bit error
dimensional flash
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010650480.1A
Other languages
English (en)
Inventor
刘碧贞
苗诗君
余云
李礼
吴佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202010650480.1A priority Critical patent/CN111863079A/zh
Publication of CN111863079A publication Critical patent/CN111863079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于三维闪存的原始误码率降低方法。三维闪存具有大存储容量和高单元存储密度，但是随着数据的长时间保存和存储单元的不断磨损，原始误码率不断提升。高原始误码率一方面降低了数据存储可靠性，另一方面增加了纠错码的压力，提高了译码延迟，降低了三维闪存存储系统性能。本发明为了提高三维闪存性能和数据可靠性，提出了一种降低原始误码率的方法。首先利用硬件测试平台对三维闪存芯片进行测试，统计每相邻两个状态之间的转移比例，然后在具有较高转移比例的两个相邻状态之间动态调整读电压，以降低因高转移比例引起的高原始误码率，提高可靠性和降低纠错码的延迟。

Description

一种用于三维闪存的原始误码率降低方法
技术领域
本发明属于固态盘存储技术领域，更具体地，涉及一种用于三维闪存的原始误码率降低方法。
背景技术
三维闪存具有大存储容量和高单元存储密度，主要得益于采用三维层次结构且每单元可存储多个比特信息。然而，数据可靠性变成了主要的问题，由于层间干扰、保存和可编程擦写周期的影响造成了较高的原始误码率。
高原始误码率一方面降低了数据存储可靠性，另一方面增加了纠错码的压力，增加了译码延迟，降低了三维闪存系统性能。比如对于低密度奇偶校验(Low Density ParityCheck,简称LDPC)来说，高原始误码率增加了硬译码迭代次数，且数据可靠性不能得到保证。需要纠错能力更强的软判决译码保证数据存储可靠性，但是软判决译码需要施加多个读电压读取软数据，增加了读延迟。降低原始误码率能够保证数据存储可靠性的同时降低译码延迟，提升三维闪存系统读性能。
然而，现有的降低三维闪存原始误码率的方法没有充分考虑读电压对状态转移比例的影响，且引起不必要的电压移动操作。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种用于三维闪存的原始误码率的降低方法。该方法的技术原理为，首先利用FPGA硬件测试平台对三维闪存芯片进行测试，统计在不同的保存时间和可编程擦写周期下每个状态之间的转移比例。然后，仅在转移比例较高的相邻状态之间动态调整读电压，以降低状态转移比例，从而降低原始误码率。因为施加的读电压对原始误码率具有重要的影响，随着数据保存时间和可编程擦写周期的增加，单元阈值电压漂移引起相邻的分布窗口交叉重叠，使用原始默认的读电压会造成高原始误码率。根据状态转移比例动态调整读电压，不仅能够有效降低高状态转移比例引起的高误码率的问题，而且能够减少不必要的电压移动操作，从而能够解决原始误码率引起的高延迟的技术问题。采取的具体技术方案为：
一种用于三维闪存原始误码率的降低方法，其是应用在闪存系统中，所述方法包括以下步骤：
(1)设置数据保存时间为1个月、3个月、6个月、9个月和12个月，闪存块的可编程擦写周期为5000和10000次。
(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并对原始数据进行缓存。
(3)统计当可编程擦写周期为5000和10000次时每个状态之间的转移比例与保存时间的关系，并绘制曲线。
(4)统计分析每个页原始误码率和高状态转移比例之间的关系。
本步骤的优点在于：能够有效分析高状态转移比例在原始误码率中占据的百分比。
(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压读取数据。在电压移动的过程中，考虑状态分布的转移方向，随着保存时间的增加状态分布一般向左转移，电压向左移动。
(6)在其他状态之间施加默认的读电压读取数据。其他的状态转移比例较低，在原始误码率中占据较低的比例，不必要移动读电压，降低移动读电压引起的开销。
要求保护的技术方案为：
一种用于三维闪存的原始误码率降低方法，包括以下步骤：
(1)设置数据保存时间为从短到长至少设定两个不同的时间段，闪存块的可编程擦写周期为从低到高至少设定两个不同频次；
(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并对原始数据进行缓存；
(3)统计当可编程擦写周期为步骤(1)所述不同频次时每个状态之间的转移比例与保存时间的关系，并绘制曲线；
(4)统计分析每个页原始误码率和高状态转移比例之间的关系；
(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压再读取数据；在读电压移动的过程中，考虑状态分布的转移方向，随着保存时间的增加状态分布一般向左转移，所以读电压向左移动；
(6)在其他状态之间施加默认的读电压读取数据；其他的状态转移比例较低，在原始误码率中占据较低的比例，不必要移动读电压，降低移动读电压引起的开销。
优选地，在步骤(1)中所述从短到长至少设定两个不同时间段为1个月、3个月、6个月、9个月和12个月。
优选地，在步骤(1)中所述从低到高至少设定两个不同频次为5000和10000次。
通过本发明的方法，使用实际的测试能够更加有效地证明存在不平衡的状态转移特征；可以直观地反映每个状态的错误比例随着不同保存周期的变化情况；能够有效分析高状态转移比例在原始误码率中占据的百分比；移动读电压可以明显降低原始误码率，降低纠错码的纠错压力和纠错延迟，在低状态转移比例的状态之间施加默认读电压，可以降低不必要的开销。
本发明与现有技术相比，能够取得下列有益效果：
(1)能够有效降低三维闪存系统原始误码率，提高可靠性和性能。
(2)能够根据状态转移比例动态调整读电压，降低不必要的电压调整。
附图说明
图1为本发明原始误码率降低方法的设计结构图。
图2为本发明原始误码率降低方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的设计结构图如图1所示，对于三维MLC(Multi-Level Cell)闪存来说，每个单元存储两比特信息，具有四种存储状态，分别为状态11，状态10，状态00和状态01，其中左比特称为最高有效比特(Most Significant Bit，MSB)，右比特称为最低有效比特(LeastSignificant Bit)。图中实线表示默认读电压；虚线表示移动读电压；实曲线表示四个存储状态对应的原始阈值电压分布；虚曲线表示存储单元受保存时间和可编程擦写周期影响后的阈值电压分布受到信道噪音干扰后发生漂移，造成相邻的两个阈值电压分布交叉。每个状态受信道噪音干扰的程度不同，会以不同的概率发生转移。本发明首先通过硬件测试实验，统计在不同的保存时间和可编程擦写周期下各状态之间的转移比例。然后仅在转移比例较高的相邻两个状态之间动态施加读电压，降低易错的状态转移比例，从而降低原始误码率和译码延迟。
如图2所示，本发明提供了一种用于三维闪存原始误码率的降低方法，其是应用在闪存系统中，且包括以下步骤：
(1)设置数据保存时间为1个月、3个月、6个月、9个月和12个月，闪存块的可编程擦写周期为5000和10000次。
(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并将原始数据缓存。
本步骤的优点在于：使用实际的测试能够更加有效地证明存在不平衡的状态转移特征。
(3)统计当可编程擦写周期为5000和10000次时每个状态之间的转移比例与保存时间的关系，并绘制曲线。
本步骤的优点在于：可以直观地反映每个状态的错误比例随着不同保存周期的变化情况。
(4)统计分析每个页原始误码率和高状态转移比例之间的关系。
本步骤的优点在于：能够有效分析高状态转移比例在原始误码率中占据的百分比。
(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压读取数据。在电压移动的过程中，考虑状态分布的转移方向，随着保存时间的增加状态分布一般向左转移，所以读电压向左移动。
本步骤的优点在于：移动读电压可以明显降低原始误码率，降低纠错码的纠错压力和纠错延迟。
(6)在其他状态之间施加默认的读电压读取数据。其他的状态转移比例较低，在原始误码率中占据较低的比例，不必要移动读电压，降低移动读电压引起的开销。
本步骤的优点在于：在低状态之间施加默认读电压，可以降低不必要的开销。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种用于三维闪存的原始误码率降低方法，其特征在于，所述方法包括以下步骤：
(1)设置数据保存时间为从短到长至少设定两个不同的时间段，闪存块的可编程擦写周期为从低到高至少设定两个不同频次；
(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并对原始数据进行缓存；
(3)统计当可编程擦写周期为步骤(1)所述不同频次时每个状态之间的转移比例与保存时间的关系，并绘制曲线；
(4)统计分析每个页原始误码率和高状态转移比例之间的关系；
(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压再读取数据；在读电压移动的过程中，考虑状态分布的转移方向，随着保存时间的增加状态分布一般向左转移，所以读电压向左移动；
(6)在其他状态之间施加默认的读电压读取数据；其他的状态转移比例较低，在原始误码率中占据较低的比例，不必要移动读电压，降低移动读电压引起的开销。
2.根据权利要求1所述的一种用于三维闪存的原始误码率降低方法，其特征在于：在步骤(1)中所述从短到长至少设定两个不同时间段为1个月、3个月、6个月、9个月和12个月。
3.根据权利要求1所述的一种用于三维闪存的原始误码率降低方法，其特征在于：在步骤(1)中所述从低到高至少设定两个不同频次为5000和10000次。
CN202010650480.1A 2020-07-08 2020-07-08 一种用于三维闪存的原始误码率降低方法 Pending CN111863079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010650480.1A CN111863079A (zh) 2020-07-08 2020-07-08 一种用于三维闪存的原始误码率降低方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010650480.1A CN111863079A (zh) 2020-07-08 2020-07-08 一种用于三维闪存的原始误码率降低方法

Publications (1)

Publication Number Publication Date
CN111863079A true CN111863079A (zh) 2020-10-30

Family

ID=73152467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010650480.1A Pending CN111863079A (zh) 2020-07-08 2020-07-08 一种用于三维闪存的原始误码率降低方法

Country Status (1)

Country Link
CN (1) CN111863079A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028875A1 (en) * 2004-07-26 2006-02-09 M-Systems Flash Disk Pioneers, Ltd. Drift compensation in a flash memory
CN106293539A (zh) * 2016-08-18 2017-01-04 华为技术有限公司 一种闪存设备的访问方法、装置和系统
CN107291382A (zh) * 2017-05-19 2017-10-24 记忆科技(深圳)有限公司 一种固态硬盘降低读响应延迟的方法及固态硬盘
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质
CN108777157A (zh) * 2018-05-08 2018-11-09 南京邮电大学 基于深度神经网络预测mlc闪存电压阈值的自适应方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法
CN111276176A (zh) * 2020-02-11 2020-06-12 上海威固信息技术股份有限公司 一种三维堆叠闪存单元阈值电压分布模型构建方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028875A1 (en) * 2004-07-26 2006-02-09 M-Systems Flash Disk Pioneers, Ltd. Drift compensation in a flash memory
CN106293539A (zh) * 2016-08-18 2017-01-04 华为技术有限公司 一种闪存设备的访问方法、装置和系统
CN107291382A (zh) * 2017-05-19 2017-10-24 记忆科技(深圳)有限公司 一种固态硬盘降低读响应延迟的方法及固态硬盘
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质
CN108777157A (zh) * 2018-05-08 2018-11-09 南京邮电大学 基于深度神经网络预测mlc闪存电压阈值的自适应方法
CN109887537A (zh) * 2019-01-29 2019-06-14 华中科技大学 一种阈值电压飘移感知的ldpc码译码方法
CN111276176A (zh) * 2020-02-11 2020-06-12 上海威固信息技术股份有限公司 一种三维堆叠闪存单元阈值电压分布模型构建方法

Similar Documents

Publication Publication Date Title
US11798627B2 (en) Multi-phased programming with balanced gray coding
US9407294B2 (en) Non-volatile memory controller with error correction (ECC) tuning via error statistics collection
US9396807B2 (en) Incremental programming pulse optimization to reduce write errors
CN114127691A (zh) 使用错误率随时间变化的存储器的边界错误统计数据的自适应读取电压调整
CN111309544B (zh) 一种读参考电压受多维因子影响的预测建模及施加方法
US9032278B2 (en) Method for performing data shaping, and associated memory device and controller thereof
KR20070054659A (ko) 에러율을 최적화하기 위한 멀티-비트 플래시 셀의 상태인코딩
CN112447260B (zh) 使用阈值电压分布之间的间隔来调整读取和写入电压
US11500588B2 (en) Adjusting read voltage levels based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
CN114303197A (zh) 读取干扰扫描合并
US11894090B2 (en) Selective power-on scrub of memory units
US20170185328A1 (en) Nand flash storage error mitigation systems and methods
US20240233843A1 (en) Selective data pattern write scrub for a memory system
US11763914B2 (en) Adapting an error recovery process in a memory sub-system
US11914470B2 (en) Efficient redundancy management in key-value NAND flash storage
US11404141B2 (en) Preemptive read refresh in memories with time-varying error rates
CN111863079A (zh) 一种用于三维闪存的原始误码率降低方法
CN111863080A (zh) 一种基于层间差异的3d闪存读性能优化方法
US11742053B2 (en) Managing execution of a scrub operation in view of an operating characteristic of a memory subsystem
CN114995753B (zh) 一种提高3dnand固态硬盘可靠性的方法及装置
CN114765043A (zh) 一种3D NAND Flash减小数据保留错误的编程方法
CN111858138A (zh) 一种基于三维tlc闪存页不平衡比特错误的ldpc译码优化方法
CN113553213A (zh) 存储单元的数据读取方法、存储器、存储系统及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030