CN111858437B - 基于双总线的热插拔处理方法、装置、存储介质及电子设备 - Google Patents

基于双总线的热插拔处理方法、装置、存储介质及电子设备 Download PDF

Info

Publication number
CN111858437B
CN111858437B CN202010762464.1A CN202010762464A CN111858437B CN 111858437 B CN111858437 B CN 111858437B CN 202010762464 A CN202010762464 A CN 202010762464A CN 111858437 B CN111858437 B CN 111858437B
Authority
CN
China
Prior art keywords
bus
functional module
processor
module
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010762464.1A
Other languages
English (en)
Other versions
CN111858437A (zh
Inventor
郭从建
徐如�
叶小令
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Haide Smart Energy Co ltd
Original Assignee
SHANGHAI HI-TECH CONTROL SYSTEM CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI HI-TECH CONTROL SYSTEM CO LTD filed Critical SHANGHAI HI-TECH CONTROL SYSTEM CO LTD
Priority to CN202010762464.1A priority Critical patent/CN111858437B/zh
Publication of CN111858437A publication Critical patent/CN111858437A/zh
Application granted granted Critical
Publication of CN111858437B publication Critical patent/CN111858437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4081Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供基于双总线的热插拔处理方法、装置、存储介质及电子设备。其中,基于双总线的热插拔处理方法应用于处理器,所述处理器通过第一总线依次连接各功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述方法包括:所述处理器通过所述第一总线与各所述功能模块正常通讯;在有功能模块掉线时,所述处理器通过所述第二总线访问各所述功能模块。本发明在热插拔过程中能够利用冗余设定的总线实现轮询,当一个功能模块下线后不会影响其它模块的正常工作,当经热插拔的功能模块复位后,处理器能够知晓具体哪一个功能模块发生了热插拔动作。

Description

基于双总线的热插拔处理方法、装置、存储介质及电子设备
技术领域
本发明涉及热插拔技术领域,特别是涉及基于双总线的热插拔处理方法、装置、存储介质及电子设备。
背景技术
热插拔即带电插拔,指的是在不关闭系统电源的情况下,将模块、板卡插入或拔出系统而不影响系统的正常工作,从而提高了系统的可靠性、快速维修性、冗余性和对灾难的及时恢复能力等。对于大功率模块化电源系统而言,热插拔技术可在维持整个电源系统电压的情况下,更换发生故障的电源模块,并保证模块化电源系统中其他电源模块正常运作。
现阶段,热插拔技术还不够完善,传统的热插拔操作依然会对系统的其它组成部分造成不良影响,从而降低整个系统的工作效果。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供基于双总线的热插拔处理方法、装置、存储介质及电子设备,用于解决现有技术中的以上不足。
为实现上述目的及其他相关目的,本发明提供一种基于双总线的热插拔处理方法,应用于处理器,其中,所述处理器通过第一总线依次连接各功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述方法包括:所述处理器通过所述第一总线与各所述功能模块正常通讯;在有功能模块掉线时,所述处理器通过所述第二总线访问各所述功能模块。
于本发明一实施例中,所述方法还包括:在有功能模块上线时,所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,所述处理器还通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置;在该功能模块完成初始化配置之后,所述处理器通过所述第一总线与各所述功能模块正常通讯。
于本发明一实施例中,所述功能模块包括:第一功能模块和第二功能模块,所述处理器通过所述第一总线依次连接所述第一功能模块和所述第二功能模块,所述处理器还通过所述第二总线依次连接所述第一功能模块和所述第二功能模块;所述方法还包括:当所述第一功能模块被拔出时,所述处理器通过所述第一总线无法接收到所述第一功能模块和所述第二功能模块返回的数据包,转为通过所述第二总线轮询所述第一功能模块和所述第二功能模块返回的数据包;所述处理器若未接收到所述第一功能模块返回的数据包但能接收到所述第二功能模块返回的数据包,则将所述第一功能模块标记为掉线。
于本发明一实施例中,所述方法还包括:当所述第一功能模块被插入时,所述处理器通过所述第二总线轮询到所述第一功能模块返回的数据包,转为通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,所述处理器还通过所述第一总线向所述第一功能模块发送第二数据包,以使所述第一功能模块进行初始化配置;在所述第一功能模块完成初始化配置之后,所述处理器通过所述第一总线与各所述功能模块正常通讯。
为实现上述目的及其他相关目的,本发明提供一种基于双总线的热插拔处理装置,应用于处理器,其中,所述处理器通过第一总线依次连接各功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述装置包括:第一单元,用于令所述处理器通过所述第一总线与各所述功能模块正常通讯;第二单元,用于在有功能模块掉线时,令所述处理器通过所述第二总线访问各所述功能模块。
于本发明一实施例中,所述装置还包括第三单元,用于:在有功能模块上线时,令所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置;在该功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
于本发明一实施例中,所述功能模块包括:第一功能模块和第二功能模块,所述处理器通过所述第一总线依次连接所述第一功能模块和所述第二功能模块,所述处理器还通过所述第二总线依次连接所述第一功能模块和所述第二功能模块;所述第二单元还用于:当所述第一功能模块被拔出时,令所述处理器通过所述第一总线无法接收到所述第一功能模块和所述第二功能模块返回的数据包,转为通过所述第二总线轮询所述第一功能模块和所述第二功能模块返回的数据包;若所述处理器未接收到所述第一功能模块返回的数据包但能接收到所述第二功能模块返回的数据包,则将所述第一功能模块标记为掉线。
于本发明一实施例中,所述装置还包括第三单元,用于:当所述第一功能模块被插入时,令所述处理器通过所述第二总线轮询到所述第一功能模块返回的数据包,转为通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向所述第一功能模块发送第二数据包,以使所述第一功能模块进行初始化配置;在所述第一功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
为实现上述目的及其他相关目的,本发明提供一种计算机可读存储介质,其中存储有计算机程序,所述计算机程序被处理器加载执行时,实现所述的基于双总线的热插拔处理方法。
为实现上述目的及其他相关目的,本发明提供一种电子设备,包括:处理器、各功能模块及存储器;所述处理器通过第一总线依次连接各所述功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述存储器用于存储计算机程序;所述处理器用于加载执行所述计算机程序,以使所述电子设备执行所述的基于双总线的热插拔处理方法。
如上所述,本发明的基于双总线的热插拔处理方法、装置、存储介质及电子设备,处理器通过第一总线依次连接各功能模块,还通过第二总线依次连接各功能模块;处理器通过所述第一总线与各所述功能模块正常通讯;在有功能模块掉线时,所述处理器通过所述第二总线访问各所述功能模块。本发明在热插拔过程中能够利用冗余设定的总线实现轮询,当一个功能模块下线后不会影响其它模块的正常工作,当经热插拔的功能模块复位后,处理器能够知晓具体哪一个功能模块发生了热插拔动作。
附图说明
图1显示为本发明一实施例中处理器与各功能模块之间的连接结构示意图。
图2显示为本发明一实施例中基于双总线的热插拔处理方法的流程示意图。
图3显示为本发明一实施例中基于双总线的热插拔处理装置的模块示意图。
图4显示为本发明一实施例中的电子设备的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
为了降低功能模块的热插拔过程对其它模块的不良影响,保证整个系统能够正常工作,本实施例提供一种基于双总线的热插拔处理方法。如图1所示,在本实施例中,处理器一方面通过第一总线依次连接各功能模块,另一方面还通过第二总线依次连接各所述功能模块。
具体的,所述处理器包括但不限于通用处理器,包括中央处理器(CentralProcessing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(Digital Signal Processing,简称DSP)、专用集成电路(ApplicationSpecific Integrated Circuit,简称ASIC)、现场可编程门阵列(Field-ProgrammableGate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。所述功能模块包括但不限于硬盘、电源或板卡等部件。所述总线可以是外设部件互连标准(Peripheral Pomponent Interconnect,简称PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture,简称EISA)总线等,本发明对此不做限定。
本实施例的处理器执行以下基于双总线的热插拔处理方法:通过所述第一总线与各所述功能模块正常通讯;在有功能模块掉线时,通过所述第二总线访问各所述功能模块。
进一步地,在有功能模块上线时,所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,所述处理器还通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置。在该功能模块完成初始化配置之后,所述处理器通过所述第一总线与各所述功能模块正常通讯。
以下结合图2详细介绍基于双总线的热插拔处理方法的实现过程。
如图2所示,CPU主控通过总线0依次连接功能模块0、功能模块1、功能模块2,另外,CPU主控还通过总线1依次连接功能模块0、功能模块1、功能模块2。
CPU主控正常在总线0发送bus数据包,假设功能模块1被拔出,此时,CPU主控在总线0接收不到总线0上的功能模块1和功能模块2的bus数据(超时),CPU主控转而在总线1上轮询功能模块1和功能模块2的数据包。此时,CPU主控在总线1上接收不到功能模块1返回的数据包,但能接收到功能模块2返回的数据包,则将功能模块1标记为掉线,并开始采用总线1来访问各个功能模块。
进一步地,功能模块1在上线后,CPU主控在总线1上轮询到功能模块1返回的数据包,则设置功能模块1上线,标记功能模块1需要数据初始化。CPU主控发送ASK数据包至总线0,所有接收该ASK数据包的功能模块刷新自己的模块号。CPU主控在总线0上插入功能模块1的CFG配置数据包,以使功能模块1完成自身的初始化配置。随后,CPU主控通过总线0开始与各功能模块之间的正常通讯。
由于功能模块0的热插拔处理逻辑、功能模块2的热插拔处理逻辑与功能模块1的热插拔处理逻辑一致,故于此不再展开赘述。
另外,CPU主控正常在总线0发送bus数据包,假设功能模块0和1被拔出,此时,CPU主控在总线0接收不到总线0上的功能模块0和功能模块1的bus数据(超时),CPU主控转而在总线1上轮询功能模块0和功能模块1的数据包。此时,CPU主控在总线1上接收不到功能模块0和1返回的数据包,但能接收到功能模块2返回的数据包,则将功能模块0和1标记为掉线,并开始采用总线1来访问各个功能模块。
进一步地,功能模块0和/或1在上线后,CPU主控在总线1上轮询到功能模块0和/或1返回的数据包,则设置功能模块0和/或1上线,标记功能模块0和/或1需要数据初始化。CPU主控发送ASK数据包至总线0,所有接收该ASK数据包的功能模块刷新自己的模块号。CPU主控在总线0上插入功能模块0和/或1的CFG配置数据包,以使功能模块0和/或1完成自身的初始化配置。随后,CPU主控通过总线0开始与各功能模块之间的正常通讯。
由于功能模块1和/或2的热插拔处理逻辑、功能模块0和/或2的热插拔处理逻辑与功能模块0和/或1的热插拔处理逻辑一致,故于此不再展开赘述。
需要说明的是,实际应用中处理器连接的功能模块不限于三个,且各功能模块热插拔的情况也更为复杂。由于篇幅受限,本申请难以穷举出所有热插拔的示例,故凡是以本申请的基于双总线进行热插拔处理的技术皆应被视为本发明的保护范围。
实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。基于这样的理解,本发明还提供一种计算机程序产品,包括一个或多个计算机指令。所述计算机指令可以存储在计算机可读存储介质中。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(如:软盘、硬盘、磁带)、光介质(如:DVD)、或者半导体介质(如:固态硬盘Solid State Disk(SSD))等。
参阅图3,本实施例提供一种基于双总线的热插拔处理装置,由于本实施例的技术原理与前述方法实施例的技术原理相似,因而不再对同样的技术细节做重复性赘述。本实施例的装置包括:
第一单元,用于令所述处理器通过所述第一总线与各所述功能模块正常通讯;
第二单元,用于在有功能模块掉线时,令所述处理器通过所述第二总线访问各所述功能模块。
在一实施例中,基于双总线的热插拔处理装置还包括第三单元(未图示),用于:在有功能模块上线时,令所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置;在该功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
在一实施例中,所述功能模块包括:第一功能模块和第二功能模块,所述处理器通过所述第一总线依次连接所述第一功能模块和所述第二功能模块,所述处理器还通过所述第二总线依次连接所述第一功能模块和所述第二功能模块;所述第二单元还用于:当所述第一功能模块被拔出时,令所述处理器通过所述第一总线无法接收到所述第一功能模块和所述第二功能模块返回的数据包,转为通过所述第二总线轮询所述第一功能模块和所述第二功能模块返回的数据包;若所述处理器未接收到所述第一功能模块返回的数据包但能接收到所述第二功能模块返回的数据包,则将所述第一功能模块标记为掉线。
在一实施例中,基于双总线的热插拔处理装置还包括第三单元,用于:当所述第一功能模块被插入时,令所述处理器通过所述第二总线轮询到所述第一功能模块返回的数据包,转为通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向所述第一功能模块发送第二数据包,以使所述第一功能模块进行初始化配置;在所述第一功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
本领域技术人员应当理解,图3实施例中的各个单元的划分仅仅是一种逻辑功能的划分,实际实现时可以全部或部分集成到一个或多个物理实体上。且这些单元可以全部以软件通过处理元件调用的形式实现,也可以全部以硬件的形式实现,还可以部分单元通过处理元件调用软件的形式实现,部分单元通过硬件的形式实现。
除此之外,本申请还提供一种电子设备,电子设备可以是台式机、便携式电脑、智能手机等设备。详细的,电子设备至少包括通过总线连接的:存储器、处理器、功能模块,其中,所述处理器通过第一总线依次连接各所述功能模块,所述处理器还通过第二总线依次连接各所述功能模块,存储器用于存储计算机程序,处理器用于执行存储器存储的计算机程序,以执行前述方法实施例中的全部或部分步骤。
综上,本发明的基于双总线的热插拔处理方法、装置、存储介质及电子设备,有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种基于双总线的热插拔处理方法,其特征在于,应用于处理器,其中,所述处理器通过第一总线依次连接各功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述方法包括:
所述处理器通过所述第一总线与各所述功能模块正常通讯;
在有功能模块掉线时,所述处理器通过所述第二总线访问各所述功能模块;
在通过所述第二总线检测到有功能模块上线时,所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,所述处理器还通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置;
在该功能模块完成初始化配置之后,所述处理器通过所述第一总线与各所述功能模块正常通讯。
2.根据权利要求1所述的方法,其特征在于,所述功能模块包括:第一功能模块和第二功能模块,所述处理器通过所述第一总线依次连接所述第一功能模块和所述第二功能模块,所述处理器还通过所述第二总线依次连接所述第一功能模块和所述第二功能模块;所述方法还包括:
当所述第一功能模块被拔出时,所述处理器通过所述第一总线无法接收到所述第一功能模块和所述第二功能模块返回的数据包,转为通过所述第二总线轮询所述第一功能模块和所述第二功能模块返回的数据包;
所述处理器若未接收到所述第一功能模块返回的数据包但能接收到所述第二功能模块返回的数据包,则将所述第一功能模块标记为掉线。
3.根据权利要求2所述的方法,其特征在于,还包括:
当所述第一功能模块被插入时,所述处理器通过所述第二总线轮询到所述第一功能模块返回的数据包,转为通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,所述处理器还通过所述第一总线向所述第一功能模块发送第二数据包,以使所述第一功能模块进行初始化配置;
在所述第一功能模块完成初始化配置之后,所述处理器通过所述第一总线与各所述功能模块正常通讯。
4.一种基于双总线的热插拔处理装置,其特征在于,应用于处理器,其中,所述处理器通过第一总线依次连接各功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述装置包括:
第一单元,用于令所述处理器通过所述第一总线与各所述功能模块正常通讯;
第二单元,用于在有功能模块掉线时,令所述处理器通过所述第二总线访问各所述功能模块;
第三单元,用于:在通过所述第二总线检测到有功能模块上线时,令所述处理器通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向该功能模块发送第二数据包,以使该功能模块进行初始化配置;在该功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
5.根据权利要求4所述的装置,其特征在于,所述功能模块包括:第一功能模块和第二功能模块,所述处理器通过所述第一总线依次连接所述第一功能模块和所述第二功能模块,所述处理器还通过所述第二总线依次连接所述第一功能模块和所述第二功能模块;所述第二单元还用于:
当所述第一功能模块被拔出时,令所述处理器通过所述第一总线无法接收到所述第一功能模块和所述第二功能模块返回的数据包,转为通过所述第二总线轮询所述第一功能模块和所述第二功能模块返回的数据包;
若所述处理器未接收到所述第一功能模块返回的数据包但能接收到所述第二功能模块返回的数据包,则将所述第一功能模块标记为掉线。
6.根据权利要求5所述的装置,其特征在于,还包括第三单元,用于:
当所述第一功能模块被插入时,令所述处理器通过所述第二总线轮询到所述第一功能模块返回的数据包,转为通过所述第一总线发送第一数据包,以使所有功能模块接收所述第一数据包后刷新自己的模块号,并且,令所述处理器通过所述第一总线向所述第一功能模块发送第二数据包,以使所述第一功能模块进行初始化配置;
在所述第一功能模块完成初始化配置之后,令所述处理器通过所述第一总线与各所述功能模块正常通讯。
7.一种计算机可读存储介质,其中存储有计算机程序,其特征在于,所述计算机程序被处理器加载执行时,实现如权利要求1至3中任一所述的基于双总线的热插拔处理方法。
8.一种电子设备,其特征在于,包括:处理器、各功能模块及存储器;所述处理器通过第一总线依次连接各所述功能模块,所述处理器还通过第二总线依次连接各所述功能模块;所述存储器用于存储计算机程序;所述处理器用于加载执行所述计算机程序,以使所述电子设备执行如权利要求1至3中任一所述的基于双总线的热插拔处理方法。
CN202010762464.1A 2020-07-31 2020-07-31 基于双总线的热插拔处理方法、装置、存储介质及电子设备 Active CN111858437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010762464.1A CN111858437B (zh) 2020-07-31 2020-07-31 基于双总线的热插拔处理方法、装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010762464.1A CN111858437B (zh) 2020-07-31 2020-07-31 基于双总线的热插拔处理方法、装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN111858437A CN111858437A (zh) 2020-10-30
CN111858437B true CN111858437B (zh) 2022-06-28

Family

ID=72954085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010762464.1A Active CN111858437B (zh) 2020-07-31 2020-07-31 基于双总线的热插拔处理方法、装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN111858437B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118018356B (zh) * 2024-04-08 2024-06-07 武汉派呦科技有限公司 一种基于二总线分时复用的供电通讯系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488101A (zh) * 2008-01-18 2009-07-22 研祥智能科技股份有限公司 Cpci冗余备份系统
CN102521192A (zh) * 2011-12-26 2012-06-27 国电南京自动化股份有限公司 一种支持专用EtherCAT总线设备热插拔的实现方法
CN103176413A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种支持热插拔的总线结构数据采集装置的控制方法
CN104486180A (zh) * 2014-11-11 2015-04-01 惠州市亿能电子有限公司 一种bms自动分配从控单元id的方法
CN107766271A (zh) * 2016-08-16 2018-03-06 浙江高泰昊能科技有限公司 电动汽车上的bms地址自分配系统
CN108028862A (zh) * 2015-09-21 2018-05-11 高通股份有限公司 标识共享总线上的多个相同设备
CN109245301A (zh) * 2018-09-30 2019-01-18 南京南瑞继保电气有限公司 一种数字化集中式测控装置及热备用切换方法
CN111381490A (zh) * 2020-03-23 2020-07-07 西安安森智能仪器股份有限公司 一种模块化智能采集控制器及其应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3804832B2 (ja) * 2002-05-23 2006-08-02 日本電気株式会社 メモリ装置及びコンピュータシステム
DE102008050102B4 (de) * 2008-10-06 2010-11-04 Phoenix Contact Gmbh & Co. Kg Kommunikationsentität zur Kommunikation über ein busorientiertes Kommunikationsnetzwerk
CN102339264B (zh) * 2011-09-19 2015-12-16 深圳航天东方红海特卫星有限公司 一种星载电子系统设备即插即用控制方法及系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488101A (zh) * 2008-01-18 2009-07-22 研祥智能科技股份有限公司 Cpci冗余备份系统
CN103176413A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种支持热插拔的总线结构数据采集装置的控制方法
CN102521192A (zh) * 2011-12-26 2012-06-27 国电南京自动化股份有限公司 一种支持专用EtherCAT总线设备热插拔的实现方法
CN104486180A (zh) * 2014-11-11 2015-04-01 惠州市亿能电子有限公司 一种bms自动分配从控单元id的方法
CN108028862A (zh) * 2015-09-21 2018-05-11 高通股份有限公司 标识共享总线上的多个相同设备
CN107766271A (zh) * 2016-08-16 2018-03-06 浙江高泰昊能科技有限公司 电动汽车上的bms地址自分配系统
CN109245301A (zh) * 2018-09-30 2019-01-18 南京南瑞继保电气有限公司 一种数字化集中式测控装置及热备用切换方法
CN111381490A (zh) * 2020-03-23 2020-07-07 西安安森智能仪器股份有限公司 一种模块化智能采集控制器及其应用

Also Published As

Publication number Publication date
CN111858437A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
EP3132449B1 (en) Method, apparatus and system for handling data error events with memory controller
US20100251543A1 (en) Multi-function module
US20080034122A1 (en) Apparatus and Method to Detect Miscabling in a Storage Area Network
TWI515570B (zh) 用以提供對於多重記憶體技術的平台支援之設備、系統及方法
US20050160214A1 (en) Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector
TW201341811A (zh) 主機板測試裝置及其轉接模組
DE102017121465A1 (de) Datenprotokoll zum verwalten von peripheriegeräten
US10049073B2 (en) Interface emulator using FIFOs
US20160306634A1 (en) Electronic device
US9910612B2 (en) Memory buffer with one or more auxiliary interfaces
US20200341929A1 (en) Multi-endpoint device sideband communication system
CN111078597B (zh) 一种中断消息生成装置、方法以及端设备
CN111858437B (zh) 基于双总线的热插拔处理方法、装置、存储介质及电子设备
US10528283B2 (en) System and method to provide persistent storage class memory using NVDIMM-N with an NVDIMM-P footprint
WO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
US9792230B2 (en) Data input circuit of semiconductor apparatus
CN213876713U (zh) 一种数据传输装置及数据传输线缆
TWI579704B (zh) 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法
US20210313744A1 (en) Ground pin for device-to-device connection
CN110442539B (zh) 手机otg切换方法和装置
EP2725499A1 (en) Method for assigning dynamically an identifier to a slave device in I2C data bus
CN204189089U (zh) 一种服务器
CN103049214B (zh) 磁盘阵列卡以及具有扩充功能的磁盘阵列系统
US9678911B2 (en) System for distributed computing and storage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231025

Address after: 314400 West Side of A1 Division, No. 300 Gushui Road, Haichang Street, Haining City, Jiaxing City, Zhejiang Province

Patentee after: Zhejiang Haide Smart Energy Co.,Ltd.

Address before: No. 777 Xinjun Ring Road, Minhang District, Shanghai, 201101

Patentee before: SHANGHAI HI-TECH. CONTROL SYSTEM Co.,Ltd.