CN111858419B - 一种数据传输方法、装置及设备 - Google Patents
一种数据传输方法、装置及设备 Download PDFInfo
- Publication number
- CN111858419B CN111858419B CN202010616523.4A CN202010616523A CN111858419B CN 111858419 B CN111858419 B CN 111858419B CN 202010616523 A CN202010616523 A CN 202010616523A CN 111858419 B CN111858419 B CN 111858419B
- Authority
- CN
- China
- Prior art keywords
- data
- preset threshold
- cached
- dma controller
- caching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种数据传输方法,本申请中的总线控制器可以对数据获取任务中指定的数据进行缓存,并在数据缓存量达到第一预设阈值时通知DMA控制器直接提取已缓存的第一预设阈值大小的数据,由于DMA控制器可以一次性获取已缓存的第一预设阈值大小的数据,提高了单次获取数据的数据量,也就提高了BMC的数据获取速度,且DMA控制器仅需在被通知提取数据时与总线控制器进行交互并提取数据,减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率。本发明还公开了一种数据传输装置及设备,具有如上数据传输方法相同的有益效果。
Description
技术领域
本发明涉及服务器领域,特别是涉及一种数据传输方法,本发明还涉及一种数据传输装置及设备。
背景技术
BMC(Baseboard Management Controller,基板管理控制器)经常需要从存储器中获取数据,例如BMC的启动程序就存储在存储器中,BMC在从存储器中获取数据时,通常会命令DMA(Direct Memory Access,直接存储器访问)控制器通过总线控制器从存储器中获取数据,但是现有技术中只能命令DMA控制器通过总线控制器以每次一个单位数据的方式从存储器中获取数据,由于逐个单位获取数据的特点,导致数据获取的速度较慢,且通常数据获取任务不可能仅获取一个单位的数据,这就要求DMA控制器在执行数据获取任务时,必须持续地与总线控制器进行交互,对DMA控制器的占用时间较长,降低了DMA控制器的使用效率。
因此,如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种数据传输方法,提高了BMC的数据获取速度,且减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率;本发明的另一目的是提供一种数据传输装置及设备,提高了BMC的数据获取速度,且减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率。
为解决上述技术问题,本发明提供了一种数据传输方法,应用于总线控制器,包括:
根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
判断自身已缓存数据的数据量是否不小于第一预设阈值;
若不小于,则停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据;
判断所述数据获取任务中所有的指定数据是否均已缓存;
若未均已缓存,则执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤;
若均已缓存,则停止缓存。
优选地,所述停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据之后,所述判断所述数据获取任务中所有的指定数据是否均已缓存之前,该数据传输方法还包括:
判断自身已缓存数据的数据量是否不大于第二预设阈值;
若不大于,则执行所述判断所述数据获取任务中所有的指定数据是否均已缓存的步骤。
优选地,所述根据DMA控制器发送的数据获取任务从存储器中缓存数据之后,所述判断自身已缓存数据的数据量是否不小于第一预设阈值之前,该数据传输方法还包括:
判断所述数据获取任务中的需求数据总量减去已提取数据量的差值是否不小于所述第一预设阈值;
若不小于所述第一预设阈值,则执行所述判断自身已缓存数据的数据量是否不小于第一预设阈值的步骤;
若小于所述第一预设阈值,则通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据;
则所述执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤具体为:
将初始值为零的已提取数据量增加所述第一预设阈值;
执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤。
优选地,所述通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据具体为:
向基板管理控制器BMC发送数据提取提示指令,以便所述BMC控制所述DMA控制器提取自身已缓存的所述第一预设阈值大小的数据;
所述通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据具体为:
向所述BMC发送模式更改提示指令,以便所述BMC控制所述DMA控制器以逐个单位获取数据的方式获取未提取的数据。
优选地,所述通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据之后,该数据传输方法还包括:
在所述未提取的数据被获取完毕后控制提示器提示任务完成。
优选地,所述总线控制器为串行外设接口SPI控制器。
优选地,所述存储器为闪存flash。
优选地,所述第一预设阈值为自身缓存空间上限值。
为解决上述技术问题,本发明还提供了一种数据传输装置,应用于总线控制器,包括:
缓存模块,用于根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
第一判断模块,用于判断自身已缓存数据的数据量是否不小于第一预设阈值,若不小于,则触发通知模块;
所述通知模块,用于停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据;
第二判断模块,用于判断所述数据获取任务中所有的指定数据是否均已缓存,若未均已缓存,则触发所述缓存模块,若均已缓存,则触发结束模块;
所述结束模块,用于停止缓存。
为解决上述技术问题,本发明还提供了一种数据传输设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上任一项所述数据传输方法的步骤。
本发明提供了一种数据传输方法,本申请中的总线控制器可以对数据获取任务中指定的数据进行缓存,并在数据缓存量达到第一预设阈值时通知DMA控制器直接提取已缓存的第一预设阈值大小的数据,由于DMA控制器可以一次性获取已缓存的第一预设阈值大小的数据,提高了单次获取数据的数据量,也就提高了BMC的数据获取速度,且DMA控制器仅需在被通知提取数据时与总线控制器进行交互并提取数据,减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率。
本发明还提供了一种数据传输装置及设备,具有如上数据传输方法相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种数据传输方法的流程示意图;
图2为本发明提供的一种数据传输装置的结构示意图;
图3为本发明提供的一种数据传输设备的结构示意图。
具体实施方式
本发明的核心是提供一种数据传输方法,提高了BMC的数据获取速度,且减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率;本发明的另一核心是提供一种数据传输装置及设备,提高了BMC的数据获取速度,且减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明提供的一种数据传输方法的流程示意图,该数据传输方法包括:
步骤S1:根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
具体的,考虑到上述背景技术中的技术问题,在本发明实施例中,BMC在需要获取数据的时候无需再控制DMA控制器通过总线控制器逐个单位从存储器中获取数据,其可以通过DMA控制器向总线控制器发送数据获取任务,数据获取任务中便可以包含BMC需要的指定的大于一个单位(可以为Byte)的数据,而在接收到数据获取任务后,总线控制器便可以从存储器中缓存数据获取任务中指定的数据,有了这些缓存的数据后,经过后续步骤的处理便可以将数据获取任务中指定的数据反馈给DMA控制器。
其中,对于一个数据获取任务,DMA控制器仅需要向总线控制器发送一次即可,可以减少DMA控制器的运行压力。
步骤S2:判断自身已缓存数据的数据量是否不小于第一预设阈值;
具体的,考虑到上述背景技术中的技术问题,为了减小数据获取任务对DMA控制器的占用时间以及增加DMA控制器单次获取数据的数据量,本发明实施例中对总线控制器中的缓存空间进行了充分合理的利用,也即先将数据缓存在自身缓存中,在缓存的数据量达到第一预设阈值的情况下才会触发后续动作,以便解决上述背景技术中的技术问题。
其中,总线控制器可以按照一定的频率来进行本发明实施例中的判断动作,该频率可以进行自主设定,本发明实施例在此不做限定。
具体的,第一预设阈值可以进行自主设定,但是其不应大于总线控制器的缓存空间总量,本发明实施例在此不做限定。
步骤S3:若不小于,则停止缓存数据并通知DMA控制器提取已缓存的第一预设阈值大小的数据;
具体的,考虑到缓存量在达到第一预设阈值的情况下缓存空间所剩不多,因此为了防止数据缓存失败且为了节省不必要的缓存动作,此时可以停止缓存数据,同时为了将数据顺利地传输至DMA控制器,则可以通知DMA控制器提取已缓存的第一预设阈值大小的数据(由于缓存空间中的缓存数据量不小于第一预设阈值,此时DMA控制器必然可以从缓存空间中直接提取第一预设阈值大小的数据)。
其中,由于DMA控制器可以从缓存空间中直接提取第一预设阈值大小的数据,相当于单次直接提取第一预设阈值的数据,增大的数据获取速度的同时,还可以减小对DMA控制器的占用时间。
步骤S4:判断数据获取任务中所有的指定数据是否均已缓存;
具体的,为了能够顺利地完成数据获取任务,那么需要持续地进行数据缓存以及通知DMA控制器进行数据提取,因此本发明实施例中可以判断数据获取任务中所有的指定数据是否均已缓存,以便触发后续返回数据缓存的步骤继续进行数据缓存。
若未均已缓存,则执行根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤。
具体的,在数据获取任务中有剩余未缓存的指定数据时,便可以返回步骤S1进行数据的缓存,以便顺利地完成数据获取任务。
步骤S5:若均已缓存,则停止缓存。
具体的,数据获取任务中所有的指定数据均已缓存完毕时,便可以停止缓存,待DMA控制器将自身缓存中的数据提取完毕后便可以停止缓存。
本发明提供了一种数据传输方法,本申请中的总线控制器可以对数据获取任务中指定的数据进行缓存,并在数据缓存量达到第一预设阈值时通知DMA控制器直接提取已缓存的第一预设阈值大小的数据,由于DMA控制器可以一次性获取已缓存的第一预设阈值大小的数据,提高了单次获取数据的数据量,也就提高了BMC的数据获取速度,且DMA控制器仅需在被通知提取数据时与总线控制器进行交互并提取数据,减小了对DMA控制器的占用时间,提高了DMA控制器的使用效率。
在上述实施例的基础上:
作为一种优选的实施例,停止缓存数据并通知DMA控制器提取已缓存的第一预设阈值大小的数据之后,判断数据获取任务中所有的指定数据是否均已缓存之前,该数据传输方法还包括:
判断自身已缓存数据的数据量是否不大于第二预设阈值;
若不大于,则执行判断数据获取任务中所有的指定数据是否均已缓存的步骤。
具体的,由于上述步骤中通知DMA控制器来提取数据,那么缓存空间中的数据量会因此减小,因此为了能够继续缓存数据以便顺利地完成数据获取任务,本发明实施例中可以通过设置第二预设阈值来实现对后续缓存动作的触发。
其中,第二预设阈值可以进行自主设定,其应小于第一预设阈值,本发明实施例在此不做限定。
具体的,在缓存的数据量不大于第二预设阈值的时候便可以返回步骤S1进行数据的缓存,以便顺利的完成数据获取任务。
其中,当总线控制器为SPI控制器时,可以通过对SPI控制器中numrddatabytes寄存器的配置来设置第一预设阈值以及第二预设阈值。
作为一种优选的实施例,根据DMA控制器发送的数据获取任务从存储器中缓存数据之后,判断自身已缓存数据的数据量是否不小于第一预设阈值之前,该数据传输方法还包括:
判断数据获取任务中的需求数据总量减去已提取数据量的差值是否不小于第一预设阈值;
若不小于第一预设阈值,则执行判断自身已缓存数据的数据量是否不小于第一预设阈值的步骤;
若小于第一预设阈值,则通知DMA控制器以逐个单位获取数据的方式获取未提取的数据;
则执行根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤具体为:
将初始值为零的已提取数据量增加第一预设阈值;
执行根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤。
具体的,考虑到数据获取任务中的需求数据总量可能并不是第一预设阈值的整数倍,在这种情况下,最后一次未提取数据量低于第一预设阈值的时候DMA控制器便无法直接从总线控制器中获取第一预设阈值的数据,为了顺利地将最后未提取的低于第一预设阈值的数据传输至DMA控制器,本发明实施例中可以判断数据获取任务中的需求数据总量减去已提取数据量的差值(也即未提取数据量)是否不小于第一预设阈值,在不小于第一预设阈值的时候可以正常地执行后续步骤以便进行第一预设阈值数据的传输,而在小于第一预设阈值的时候可以通知DMA控制器以逐个单位获取数据的方式(也即DMA控制器原有的从设备到内存的数据获取方式)获取未提取的数据,以便DMA控制器能够顺利地将最后未提取的低于第一预设阈值的数据进行提取。
作为一种优选的实施例,通知DMA控制器提取已缓存的第一预设阈值大小的数据具体为:
向基板管理控制器BMC发送数据提取提示指令,以便BMC控制DMA控制器提取自身已缓存的第一预设阈值大小的数据;
通知DMA控制器以逐个单位获取数据的方式获取未提取的数据具体为:
向BMC发送模式更改提示指令,以便BMC控制DMA控制器以逐个单位获取数据的方式获取未提取的数据。
具体的,由于DMA发送的数据获取任务是由BMC发起的,因此DMA受控于BMC,在自身已缓存数据达到第一预设阈值的时候,可以通过向BMC发送中断指令(也即数据提取提示指令)的方式,来使得BMC控制DMA控制器提取自身已缓存的第一预设阈值大小的数据,同理,在需要DMA控制器更改数据获取方式的时候,也可以通过向BMC发送模式更改提示指令的方式,来使得BMC控制DMA控制器以逐个单位获取数据的方式获取未提取的数据。
作为一种优选的实施例,通知DMA控制器以逐个单位获取数据的方式获取未提取的数据之后,该数据传输方法还包括:
在未提取的数据被获取完毕后控制提示器提示任务完成。
具体的,考虑到在DMA控制器获取完未提取的剩余数据后,DMA控制器便提取完了数据获取任务中需求的所有数据,此时总线控制器可以控制提示器提示任务完成,以便提示工作人员BMC能够正常地从存储器中进行数据获取,当工作人员长时间未看到该提示器发出提示时,可以对BMC、DMA控制器、总线控制器以及存储器进行检查,来使得BMC能够正常地进行数据获取,确保了BMC能够持续稳定的工作。
作为一种优选的实施例,提示器为LED。
具体的,LED具有体积小、成本低以及结构简单等优点。
当然,除了LED外,提示器还可以为其他多种类型,本发明实施例在此不做限定。
作为一种优选的实施例,总线控制器为SPI控制器。
具体的,SPI(Serial Peripheral Interface,串行外设接口)总线具有传输速度快、成本低以及寿命长等优点。
当然,除了SPI控制器外,总线控制器还可以为其他多种类型的总线控制器,本发明实施例在此不做限定。
具体的,为了更好地对本发明实施例进行说明,请参考下表1,表1为SPI控制器的读状态机。
表1
具体的,当SPI控制器的缓存或者FIFO达到第一预设阈值后,SPI控制器可以向BMC发起一个中断,BMC就会对DMA控制器进行配置,实行内存到内存的操作模式。这时需要将缓存的FIFO模式更改为Memory读取模式。具体实施方式为:在中断发生时,记录一下FIFO的读地址,并保存在起始寄存器里。这样AHB(Advanced High Performance Bus,高级高性能总线)总线将直接读取相对起始偏移地址为0的内存。在AHB总线传输相位为地址相位时,将AHB的地址直接加上起始寄存器的值,作为FIFO中的缓存读地址,这样可以进行突发读操作。在AHB总线的传输相位为数据相位阶段时,将FIFO中的缓存数读出,同时给出ready信号,通知DMA进行突发读取。
其中,当数据获取任务中的需求数据总量不是第一预设阈值的整数倍时,最后一次读取的时候会有所剩余,这时DMA控制器的读取模式可以更改为外设到内存的读取模式。
作为一种优选的实施例,存储器为闪存flash。
具体的,flash具有体积小、数据处理速度快以及成本低等优点。
当然,除了flash外,存储器还可以为其他多种类型,本发明实施例在此不做限定。
作为一种优选的实施例,第一预设阈值为自身缓存空间上限值。
具体的,将自身缓存空间上限值作为第一预设阈值可以最大化DMA控制器的数据获取速度,且可以进一步减少DMA控制器的数据提取次数,也即减少了对DMA控制器的占用时间,提高了DMA控制器的使用率。
当然,除了自身缓存空间上限值外,第一预设阈值还可以为其他具体数值,本发明实施例在此不做限定。
请参考图2,图2为本发明提供的一种数据传输装置的结构示意图,应用于总线控制器,该数据传输装置包括:
缓存模块1,用于根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
第一判断模块2,用于判断自身已缓存数据的数据量是否不小于第一预设阈值,若不小于,则触发通知模块3;
通知模块3,用于停止缓存数据并通知DMA控制器提取已缓存的第一预设阈值大小的数据;
第二判断模块4,用于判断数据获取任务中所有的指定数据是否均已缓存,若未均已缓存,则触发缓存模块1,若均已缓存,则触发结束模块5;
结束模块5,用于停止缓存。
对于本发明实施例中提供的数据传输装置的介绍请参照前述的数据传输方法的实施例,本发明实施例在此不再赘述。
请参考图3,图3为本发明提供的一种数据传输设备的结构示意图,该数据传输设备包括:
存储器6,用于存储计算机程序;
处理器7,用于执行计算机程序时实现如前述实施例中数据传输方法的步骤。
对于本发明实施例中提供的数据传输设备的介绍请参照前述的数据传输方法的实施例,本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种数据传输方法,其特征在于,应用于总线控制器,包括:
根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
判断自身已缓存数据的数据量是否不小于第一预设阈值;
若不小于,则停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据;
判断所述数据获取任务中所有的指定数据是否均已缓存;
若未均已缓存,则执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤;
若均已缓存,则停止缓存;
所述停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据之后,所述判断所述数据获取任务中所有的指定数据是否均已缓存之前,该数据传输方法还包括:
判断自身已缓存数据的数据量是否不大于第二预设阈值;
若不大于,则执行所述判断所述数据获取任务中所有的指定数据是否均已缓存的步骤;
所述根据DMA控制器发送的数据获取任务从存储器中缓存数据之后,所述判断自身已缓存数据的数据量是否不小于第一预设阈值之前,该数据传输方法还包括:
判断所述数据获取任务中的需求数据总量减去已提取数据量的差值是否不小于所述第一预设阈值;
若不小于所述第一预设阈值,则执行所述判断自身已缓存数据的数据量是否不小于第一预设阈值的步骤;
若小于所述第一预设阈值,则通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据;
则所述执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤具体为:
将初始值为零的已提取数据量增加所述第一预设阈值;
执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤。
2.根据权利要求1所述的数据传输方法,其特征在于,所述通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据具体为:
向基板管理控制器BMC发送数据提取提示指令,以便所述BMC控制所述DMA控制器提取自身已缓存的所述第一预设阈值大小的数据;
所述通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据具体为:
向所述BMC发送模式更改提示指令,以便所述BMC控制所述DMA控制器以逐个单位获取数据的方式获取未提取的数据。
3.根据权利要求1所述的数据传输方法,其特征在于,所述通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据之后,该数据传输方法还包括:
在所述未提取的数据被获取完毕后控制提示器提示任务完成。
4.根据权利要求1所述的数据传输方法,其特征在于,所述总线控制器为串行外设接口SPI控制器。
5.根据权利要求1所述的数据传输方法,其特征在于,所述存储器为闪存flash。
6.根据权利要求1至5任一项所述的数据传输方法,其特征在于,所述第一预设阈值为自身缓存空间上限值。
7.一种数据传输装置,其特征在于,应用于总线控制器,包括:
缓存模块,用于根据直接存储器访问DMA控制器发送的数据获取任务从存储器中缓存数据;
第一判断模块,用于判断自身已缓存数据的数据量是否不小于第一预设阈值,若不小于,则触发通知模块;
所述通知模块,用于停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据;
第二判断模块,用于判断所述数据获取任务中所有的指定数据是否均已缓存,若未均已缓存,则触发所述缓存模块,若均已缓存,则触发结束模块;
所述结束模块,用于停止缓存;
所述停止缓存数据并通知所述DMA控制器提取已缓存的所述第一预设阈值大小的数据之后,所述判断所述数据获取任务中所有的指定数据是否均已缓存之前,还包括:
判断自身已缓存数据的数据量是否不大于第二预设阈值;
若不大于,则执行所述判断所述数据获取任务中所有的指定数据是否均已缓存的步骤;
所述根据DMA控制器发送的数据获取任务从存储器中缓存数据之后,所述判断自身已缓存数据的数据量是否不小于第一预设阈值之前,还包括:
判断所述数据获取任务中的需求数据总量减去已提取数据量的差值是否不小于所述第一预设阈值;
若不小于所述第一预设阈值,则执行所述判断自身已缓存数据的数据量是否不小于第一预设阈值的步骤;
若小于所述第一预设阈值,则通知所述DMA控制器以逐个单位获取数据的方式获取未提取的数据;
则所述执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤具体为:
将初始值为零的已提取数据量增加所述第一预设阈值;
执行所述根据DMA控制器发送的数据获取任务从存储器中缓存数据的步骤。
8.一种数据传输设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述数据传输方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010616523.4A CN111858419B (zh) | 2020-06-30 | 2020-06-30 | 一种数据传输方法、装置及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010616523.4A CN111858419B (zh) | 2020-06-30 | 2020-06-30 | 一种数据传输方法、装置及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111858419A CN111858419A (zh) | 2020-10-30 |
CN111858419B true CN111858419B (zh) | 2022-03-22 |
Family
ID=72988850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010616523.4A Active CN111858419B (zh) | 2020-06-30 | 2020-06-30 | 一种数据传输方法、装置及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111858419B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113312284A (zh) * | 2021-06-03 | 2021-08-27 | 杭州华橙软件技术有限公司 | 数据传输方法、装置、系统、存储介质及电子装置 |
CN117971745B (zh) * | 2024-03-29 | 2024-07-02 | 浪潮电子信息产业股份有限公司 | 一种数据处理系统、方法、装置、设备及介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008157A (zh) * | 2019-11-29 | 2020-04-14 | 北京浪潮数据技术有限公司 | 存储系统写缓存数据下发方法及相关组件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101339541B (zh) * | 2008-08-11 | 2012-06-06 | 无锡中星微电子有限公司 | 一种dma数据传输方法及dma控制器 |
CN103237208B (zh) * | 2013-03-29 | 2016-06-01 | 苏州皓泰视频技术有限公司 | 一种基于fpga的高清视频输出方法 |
CN106776403A (zh) * | 2016-11-11 | 2017-05-31 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的高速大容量存储系统及其实现方法 |
CN109634882A (zh) * | 2018-11-20 | 2019-04-16 | 山东超越数控电子股份有限公司 | 一种基于fpga的高速数据采集板卡 |
US10776276B2 (en) * | 2018-11-30 | 2020-09-15 | Hewlett Packard Enterprise Development Lp | Bypass storage class memory read cache based on a queue depth threshold |
-
2020
- 2020-06-30 CN CN202010616523.4A patent/CN111858419B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008157A (zh) * | 2019-11-29 | 2020-04-14 | 北京浪潮数据技术有限公司 | 存储系统写缓存数据下发方法及相关组件 |
Also Published As
Publication number | Publication date |
---|---|
CN111858419A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111858419B (zh) | 一种数据传输方法、装置及设备 | |
US11010094B2 (en) | Task management method and host for electronic storage device | |
CN113467712A (zh) | 用于固态驱动器的缓冲区优化 | |
CN110244971A (zh) | 一种基于多重加载的产品在线升级系统及方法 | |
EP3633515A1 (en) | Memory allocation method, apparatus, electronic device, and computer storage medium | |
US7363409B2 (en) | Interrupt control system and method for reducing interrupt latency | |
CN111176967A (zh) | 一种远程带外ssd日志信息的查询方法、装置及bmc | |
CN115248791A (zh) | 基于地址监测实现内存管理的硬件设备和方法 | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
CN109246234B (zh) | 一种镜像文件下载方法、装置、电子设备及存储介质 | |
EP1916606A2 (en) | Storage interfacing method and apparatus | |
CN104461977A (zh) | 记忆卡存取装置、其控制方法与记忆卡存取系统 | |
CN105183398B (zh) | 一种存储设备、电子设备及数据处理方法 | |
CN111512293B (zh) | 一种基于dma的数据处理方法及相关产品 | |
WO2008015685A2 (en) | Systems and methods for synchronous code retrieval from an asynchronous source | |
CN115168052A (zh) | 一种自适应内存回收控制方法、装置、终端及存储介质 | |
CN115454565A (zh) | 虚拟机的数据迁移方法、装置、电子设备及存储介质 | |
CN107729140B (zh) | 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 | |
CN111506256B (zh) | 减少写入效能变化并防止io阻塞的方法 | |
CN104978208B (zh) | 一种热重启方法及其装置 | |
CN112115096A (zh) | 一种基于嵌入式微处理器的数据传输控制方法 | |
CN107526686B (zh) | 数据处理电路与数据处理方法 | |
TW201035770A (en) | Dynamic state configuration restore | |
CN117407343B (zh) | 集成电路总线透传模式下时钟延展的处理方法及装置 | |
CN106294207B (zh) | 一种反馈数据的方法、缓存器、控制器及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |