CN111857840A - 基本输入输出系统bios启动方法及装置 - Google Patents

基本输入输出系统bios启动方法及装置 Download PDF

Info

Publication number
CN111857840A
CN111857840A CN202010520488.6A CN202010520488A CN111857840A CN 111857840 A CN111857840 A CN 111857840A CN 202010520488 A CN202010520488 A CN 202010520488A CN 111857840 A CN111857840 A CN 111857840A
Authority
CN
China
Prior art keywords
initialization program
storage medium
system chip
type
bmc system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010520488.6A
Other languages
English (en)
Other versions
CN111857840B (zh
Inventor
李雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou H3C Technologies Co Ltd
Original Assignee
Hangzhou H3C Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou H3C Technologies Co Ltd filed Critical Hangzhou H3C Technologies Co Ltd
Priority to CN202010520488.6A priority Critical patent/CN111857840B/zh
Publication of CN111857840A publication Critical patent/CN111857840A/zh
Application granted granted Critical
Publication of CN111857840B publication Critical patent/CN111857840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本申请提供一种基本输入输出系统BIOS启动方法及装置，该方法包括：当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。

Description

基本输入输出系统BIOS启动方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种基本输入输出系统BIOS启动方法及装置。
背景技术
对于X86服务器系统来说，主要由CPU、南桥(英文：Platform Controller Hub，简称：PCH)平台控制器以及基本输入输出系统(英文：Basic Input Output System，简称：BIOS)-基板管理控制器(英文：Baseboard Management Controller，简称：BMC)系统组成。CPU主要用于进行高性能计算并对外提供大容量的存储接口及业务扩展接口；PCH平台控制器主要用于对外扩展高低速接口，例如，USB、PCIe接口等；BIOS主要用于负责驱动CPU、PCH等硬件设备，保障硬件设备的正常运行；BMC主要用于对系统的状态监控以及对服务器进行远程管理。
AST2500芯片可作为一种BMC芯片用于X86服务器中。该芯片主要用于单板管理控制器，检测单板的运行状态，并且可以控制单板的运行。同时，AST2500芯片提供了丰富的接口，例如，VGA、SPI、DDR4、SPI、RGMII、NCSI、I2C、PWM、SD等接口。其中，AST2500芯片提供了一个eSPI接口和多个SPI接口。eSPI接口用于与PCH平台控制器连接；一个SPI接口用于与BMCFlash连接，一个SPI接口用于与BIOS Flash连接。X86服务器上电开机后，CPU通过SPI接口读取BIOS Flash芯片(16M)内存储的程序代码，开始执行底层硬件初始化动作。
在现有BIOS启动过程中，需在主板上专门放置一颗16M大小的Flash芯片用于承载BIOS的启动，而16M大小的Flash芯片成本较高，每台服务器至少配置一颗16M大小的Flash芯片。若采用双BIOS的启动方案，则需安装两颗16M大小的Flash芯片用于BIOS的启动，成本增加明显。
发明内容
有鉴于此，本申请提供了一种基本输入输出系统BIOS启动方法及装置，用以节约X86服务器的硬件部件成本。
第一方面，本申请提供了一种基本输入输出系统BIOS启动方法，所述方法包括：
当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；
执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；
当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；
执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；
当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
第二方面，本申请提供了一种基本输入输出系统BIOS启动装置，所述装置包括：
访问单元，用于当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；
执行单元，用于执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；
所述访问单元还用于，当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；
所述执行单元还用于，执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；
转交单元，用于当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
因此，通过应用本申请提供的一种基本输入输出系统BIOS启动方法及装置，当BMC系统芯片上电后，BIOS通过SPI接口，访问第一存储介质并执行第一存储介质中存储的第一类初始化程序。当第一类初始化程序均执行完成后，BIOS通过MMIO方式，访问BMC系统芯片包括的第二存储介质并执行第二存储介质存储的第二类初始化程序。当第二类初始化程序执行完成后，BIOS将控制权转交至操作系统OS。
前述方式中，将BIOS启动文件映射至两个存储介质中。第一存储介质中存储CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；第二存储介质中存储除前述初始化程序之外的其他BIOS启动程序。由此，服务器硬件中仅需配置一颗大小接近512K的第一存储介质用于承载CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序，待这部分程序执行完成之后即跳转至第二存储介质中执行剩余的BIOS启动程序，采用512K的第一存储介质替换现有方案中16M大小的Flash芯片作为BIOS启动文件的载体，节约了服务器的硬件部件成本。
附图说明
图1为本申请实施例提供的一种基本输入输出系统BIOS启动的流程图；
图2为本申请实施例提供的一种基本输入输出系统BIOS启动装置结构图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相对应的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面对本申请实施例提供的基本输入输出系统BIOS启动方法进行详细地说明。参见图1，图1为本申请实施例提供的一种基本输入输出系统BIOS启动方法的流程图。该方法具体包括下述步骤。
步骤110、当BMC系统芯片上电后，通过SPI接口，访问第一存储介质。
具体地，服务器上电后，BMC系统芯片启动并开始进行基本功能初始化。BMC系统芯片将现有存储在16M大小的Flash芯片中的BIOS启动文件划分为两部分，即第一类初始化程序以及第二类初始化程序。其中，第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序。
BMC系统芯片将除前述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序之外的剩余BIOS启动程序进行压缩处理，得到第二类初始化程序。可以理解的是，第二类初始化程序包括除前述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序之外的剩余BIOS启动程序。
当BMC系统芯片包括的第二存储介质初始化完成后，BMC系统芯片将第二类初始化程序加载至第二存储介质内，等待后续BIOS的访问。
在本申请实施例中，在BMC系统芯片上电后(即BMC系统芯片执行完前述的过程后)，BIOS通过SPI接口，访问第一存储介质。
其中，第一存储介质为大小为512K的FLASH，该FLASH挂载在BMC系统芯片的SPI接口处，固定地址为0xfffffff0；第二存储介质为BMC系统芯片包括的双倍数据速率(英文：Double Data Rate，简称：DDR)4地址空间，该DDR4地址空间的大小存在多种类型，例如，16M、64M等。
进一步地，BMC系统芯片将第二类初始化程序加载至第二存储介质内的过程具体为：BMC系统芯片根据BMC系统芯片的芯片手册，获取地址寄存器，通过地址寄存器中记载的地址，访问DDR4地址空间，并将第二类初始化程序写入DDR4地址空间。
步骤120、执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序。
具体地，BIOS执行FLASH内存储的第一类初始化程序。也即是，BIOS执行CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序。
步骤130、当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质。
具体地，在一种实现方式中，BIOS执行完CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序后，通过内存映射I/O(英文：Memory Mapped I/O，简称：MMIO)MMIO方式，访问BMC系统芯片包括的DDR4地址空间。
在另一种实现方式中，BIOS未执行完CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序，则BIOS重新启动初始化，再次执行CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序。
进一步地，BIOS通过MMIO方式，访问BMC系统芯片包括的DDR4具体过程为：BIOS获取BMC系统芯片的头文件信息(该头文件信息为64字节)。BIOS通过统一可扩展固件接口(英文：Unified Extensible Firmware Interface，简称：UEFI)已封装的外设部件互连标准(英文：Peripheral Component Interconnect，简称：PCI)库函数，将为BMC系统芯片分配的首地址写入头文件信息包括的基地址寄存器内，如此，BIOS将BMC系统芯片的显存空间(即DDR4地址空间)映射到了BIOS指定的MMIO地址空间内。BIOS从首地址为起始，通过MMIO方式，访问BMC系统芯片包括的第二存储介质。
更进一步地，BIOS获取BMC系统芯片的头文件信息具体过程为：BIOS获取BMC系统芯片接入PCH芯片的端口号。根据端口号以及PCH芯片手册，BIOS确定端口号对应的根端口。根据根端口以及外设部件互连标准PCI协议，BIOS确定根端口接入的BMC系统芯片的系统地址以及BMC系统芯片的地址空间信息(例如，总线号、设备号、功能号等)。根据高速串行计算机扩展总线标准(英文：Peripheral Component Interconnect Express，简称：PEIe)协议规范，BIOS完成对BMC系统芯片的资源分配。根据BMC系统芯片的系统地址以及BMC系统芯片的地址空间信息，BIOS使用UEFI已封装的PCI设备信息库函数，获取BMC系统芯片的头文件信息。
步骤140、执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序。
具体地，BIOS访问第二存储介质并执行第二类初始化程序，也即是，继续对服务器外围硬件进行初始化处理。
步骤150、当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
具体地，当第二类初始化程序执行完成后，BIOS启动文件执行完毕，BIOS将控制权转交至操作系统OS。
因此，通过应用本申请提供的一种基本输入输出系统BIOS启动方法，当BMC系统芯片上电后，BIOS通过SPI接口，访问第一存储介质并执行第一存储介质中存储的第一类初始化程序。当第一类初始化程序均执行完成后，BIOS通过MMIO方式，访问BMC系统芯片包括的第二存储介质并执行第二存储介质存储的第二类初始化程序。当第二类初始化程序执行完成后，BIOS将控制权转交至操作系统OS。
前述方式中，将BIOS启动文件映射至两个存储介质中。第一存储介质中存储CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；第二存储介质中存储除前述初始化程序之外的其他BIOS启动程序。由此，服务器硬件中仅需配置一颗大小接近512K的第一存储介质用于承载CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序，待这部分程序执行完成之后即跳转至第二存储介质中执行剩余的BIOS启动程序，采用512K的第一存储介质替换现有方案中16M大小的Flash芯片作为BIOS启动文件的载体，节约了服务器的硬件部件成本。
基于同一发明构思，本申请实施例还提供了与上述图2描述的基本输入输出系统BIOS启动装置。参见图2，图2为本申请实施例提供的一种基本输入输出系统BIOS启动装置结构图，该装置包括：
访问单元210，用于当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；
执行单元220，用于执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；
所述访问单元210还用于，当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；
所述执行单元220还用于，执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；
转交单元230，用于当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
可选地，所述装置还包括：压缩单元(图中未示出)，用于将BIOS启动文件中除所述第一类初始化程序之外的其他程序进行压缩处理，得到所述第二类初始化程序；
加载单元(图中未示出)，用于当所述BMC系统芯片包括的第二存储介质初始化完成后，将所述第二类初始化程序加载至所述第二存储介质。
可选地，所述访问单元210具体用于，获取所述BMC系统芯片的头文件信息；
将为所述BMC系统芯片分配的首地址写入所述头文件信息包括的基地址寄存器内；
从所述首地址为起始，通过MMIO方式，访问BMC系统芯片包括的第二存储介质。
可选地，所述访问单元210还具体用于，获取所述BMC系统芯片接入PCH芯片的端口号；
根据所述端口号以及所述PCH芯片手册，确定所述端口号对应的根端口；
根据所述根端口以及外设部件互连标准PCI协议，确定所述根端口接入的所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息；
根据所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息，获取所述BMC系统芯片的头文件信息。
可选地，所述第一存储介质为闪存FLASH；所述第二存储介质为双倍数据速率DDR4地址空间。
因此，通过应用本申请提供的一种基本输入输出系统BIOS启动装置，当BMC系统芯片上电后，该装置通过SPI接口，访问第一存储介质并执行第一存储介质中存储的第一类初始化程序。当第一类初始化程序均执行完成后，该装置通过MMIO方式，访问BMC系统芯片包括的第二存储介质并执行第二存储介质存储的第二类初始化程序。当第二类初始化程序执行完成后，该装置将控制权转交至操作系统OS。
前述方式中，将BIOS启动文件映射至两个存储介质中。第一存储介质中存储CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；第二存储介质中存储除前述初始化程序之外的其他BIOS启动程序。由此，服务器硬件中仅需配置一颗大小接近512K的第一存储介质用于承载CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序，待这部分程序执行完成之后即跳转至第二存储介质中执行剩余的BIOS启动程序，采用512K的第一存储介质替换现有方案中16M大小的Flash芯片作为BIOS启动文件的载体，节约了服务器的硬件部件成本。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
对于基本输入输出系统BIOS启动装置实施例而言，由于其涉及的方法内容基本相似于前述的方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种基本输入输出系统BIOS启动方法，其特征在于，所述方法包括：
当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；
执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；
当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；
执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；
当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
2.根据权利要求1所述的方法，其特征在于，所述当BMC系统芯片上电后，通过SPI接口，访问闪存FLASH之前，所述方法还包括：
将BIOS启动文件中除所述第一类初始化程序之外的其他程序进行压缩处理，得到所述第二类初始化程序；
当所述BMC系统芯片包括的第二存储介质初始化完成后，将所述第二类初始化程序加载至所述第二存储介质。
3.根据权利要求2所述的方法，其特征在于，所述通过MMIO方式，访问BMC系统芯片包括的第二存储介质，具体包括：
获取所述BMC系统芯片的头文件信息；
将为所述BMC系统芯片分配的首地址写入所述头文件信息包括的基地址寄存器内；
从所述首地址为起始，通过MMIO方式，访问BMC系统芯片包括的第二存储介质。
4.根据权利要求3所述的方法，其特征在于，所述获取所述BMC系统芯片的头文件信息，具体包括：
获取所述BMC系统芯片接入PCH芯片的端口号；
根据所述端口号以及所述PCH芯片手册，确定所述端口号对应的根端口；
根据所述根端口以及外设部件互连标准PCI协议，确定所述根端口接入的所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息；
根据所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息，获取所述BMC系统芯片的头文件信息。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述第一存储介质为闪存FLASH；所述第二存储介质为双倍数据速率DDR4地址空间。
6.一种基本输入输出系统BIOS启动装置，其特征在于，所述装置包括：
访问单元，用于当BMC系统芯片上电后，通过SPI接口，访问第一存储介质；
执行单元，用于执行所述第一存储介质中存储的第一类初始化程序，所述第一类初始化程序包括CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序；
所述访问单元还用于，当所述CPU初始化程序、PCH寄存器初始化程序以及地址空间初始化程序均执行完成后，通过MMIO方式，访问BMC系统芯片包括的第二存储介质；
所述执行单元还用于，执行所述第二存储介质存储的第二类初始化程序，所述第二类初始化程序包括除所述第一类初始化程序之外的BIOS启动程序；
转交单元，用于当所述除所述第一类初始化程序之外的BIOS启动程序执行完成后，将控制权转交至操作系统OS。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
压缩单元，用于将BIOS启动文件中除所述第一类初始化程序之外的其他程序进行压缩处理，得到所述第二类初始化程序；
加载单元，用于当所述BMC系统芯片包括的第二存储介质初始化完成后，将所述第二类初始化程序加载至所述第二存储介质。
8.根据权利要求7所述的装置，其特征在于，所述访问单元具体用于，获取所述BMC系统芯片的头文件信息；
将为所述BMC系统芯片分配的首地址写入所述头文件信息包括的基地址寄存器内；
从所述首地址为起始，通过MMIO方式，访问BMC系统芯片包括的第二存储介质。
9.根据权利要求8所述的装置，其特征在于，所述访问单元还具体用于，获取所述BMC系统芯片接入PCH芯片的端口号；
根据所述端口号以及所述PCH芯片手册，确定所述端口号对应的根端口；
根据所述根端口以及外设部件互连标准PCI协议，确定所述根端口接入的所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息；
根据所述BMC系统芯片的系统地址以及所述BMC系统芯片的地址空间信息，获取所述BMC系统芯片的头文件信息。
10.根据权利要求6-9任一项所述的装置，其特征在于，所述第一存储介质为闪存FLASH；所述第二存储介质为双倍数据速率DDR4地址空间。
CN202010520488.6A 2020-06-10 2020-06-10 基本输入输出系统bios启动方法及装置 Active CN111857840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010520488.6A CN111857840B (zh) 2020-06-10 2020-06-10 基本输入输出系统bios启动方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010520488.6A CN111857840B (zh) 2020-06-10 2020-06-10 基本输入输出系统bios启动方法及装置

Publications (2)

Publication Number Publication Date
CN111857840A true CN111857840A (zh) 2020-10-30
CN111857840B CN111857840B (zh) 2023-10-27

Family

ID=72987342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010520488.6A Active CN111857840B (zh) 2020-06-10 2020-06-10 基本输入输出系统bios启动方法及装置

Country Status (1)

Country Link
CN (1) CN111857840B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988248A (zh) * 2021-03-09 2021-06-18 南昌黑鲨科技有限公司 计算机可读存储介质及从多种该存储介质中启动智能终端操作系统的方法
CN113064655A (zh) * 2021-04-26 2021-07-02 山东英信计算机技术有限公司 一种bios网络启动方法、装置和计算机可读存储介质
CN113672260A (zh) * 2021-08-17 2021-11-19 浙江大华技术股份有限公司 一种处理器cpu初始化方法
CN114579329A (zh) * 2022-01-30 2022-06-03 阿里巴巴（中国）有限公司 应用于服务器的数据处理方法及装置
CN115016851A (zh) * 2022-06-10 2022-09-06 阿里巴巴（中国）有限公司 Bios加载方法、桥接芯片、bmc、设备及其主板
CN115543466A (zh) * 2022-11-28 2022-12-30 苏州浪潮智能科技有限公司 固件交互方法、装置、服务器和存储介质
CN117472457A (zh) * 2023-12-27 2024-01-30 苏州元脑智能科技有限公司 一种双bios系统、系统切换方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008104117A1 (fr) * 2007-02-27 2008-09-04 Huawei Technologies Co., Ltd. Équipement électronique.sa méthode d'activation et méthode et dispositif de mise à niveau de bios
CN106990958A (zh) * 2017-03-17 2017-07-28 联想(北京)有限公司 一种扩展组件、电子设备及启动方法
CN107291653A (zh) * 2016-03-31 2017-10-24 华为技术有限公司 一种多处理器系统及配置多处理器系统的方法
CN111142952A (zh) * 2019-12-27 2020-05-12 杭州迪普科技股份有限公司 一种电子设备及一种操作系统启动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008104117A1 (fr) * 2007-02-27 2008-09-04 Huawei Technologies Co., Ltd. Équipement électronique.sa méthode d'activation et méthode et dispositif de mise à niveau de bios
CN107291653A (zh) * 2016-03-31 2017-10-24 华为技术有限公司 一种多处理器系统及配置多处理器系统的方法
CN106990958A (zh) * 2017-03-17 2017-07-28 联想(北京)有限公司 一种扩展组件、电子设备及启动方法
CN111142952A (zh) * 2019-12-27 2020-05-12 杭州迪普科技股份有限公司 一种电子设备及一种操作系统启动方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NIKOLA ZLATANOV: "Booting an Intel System Architecture", 《RESEARCHGATE》 *
王伟: "基于HP-UX11iV3操作系统BIOS的设计与实现", 《知网》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988248A (zh) * 2021-03-09 2021-06-18 南昌黑鲨科技有限公司 计算机可读存储介质及从多种该存储介质中启动智能终端操作系统的方法
CN113064655A (zh) * 2021-04-26 2021-07-02 山东英信计算机技术有限公司 一种bios网络启动方法、装置和计算机可读存储介质
CN113064655B (zh) * 2021-04-26 2023-02-28 山东英信计算机技术有限公司 一种bios网络启动方法、装置和计算机可读存储介质
CN113672260A (zh) * 2021-08-17 2021-11-19 浙江大华技术股份有限公司 一种处理器cpu初始化方法
CN113672260B (zh) * 2021-08-17 2024-04-12 浙江大华技术股份有限公司 一种处理器cpu初始化方法
CN114579329A (zh) * 2022-01-30 2022-06-03 阿里巴巴（中国）有限公司 应用于服务器的数据处理方法及装置
CN115016851A (zh) * 2022-06-10 2022-09-06 阿里巴巴（中国）有限公司 Bios加载方法、桥接芯片、bmc、设备及其主板
CN115543466A (zh) * 2022-11-28 2022-12-30 苏州浪潮智能科技有限公司 固件交互方法、装置、服务器和存储介质
WO2024113680A1 (zh) * 2022-11-28 2024-06-06 苏州元脑智能科技有限公司 固件交互方法、装置、服务器和存储介质
CN117472457A (zh) * 2023-12-27 2024-01-30 苏州元脑智能科技有限公司 一种双bios系统、系统切换方法、装置、设备及存储介质
CN117472457B (zh) * 2023-12-27 2024-04-23 苏州元脑智能科技有限公司 一种双bios系统、系统切换方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN111857840B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
CN111857840B (zh) 基本输入输出系统bios启动方法及装置
CN106990958B (zh) 一种扩展组件、电子设备及启动方法
US9454380B2 (en) Computing platform performance management with RAS services
CN105264506B (zh) 向内存映射配置分配处理器
US7526578B2 (en) Option ROM characterization
JPH04263349A (ja) コンピュータにｂｉｏｓをロードする装置及び方法
CN112130911A (zh) 一种数据交互方法、装置、系统及电子设备和存储介质
US8990486B2 (en) Hardware and file system agnostic mechanism for achieving capsule support
JP2009110518A (ja) 仮想マシンデバイスの動的割り当て
US10606677B2 (en) Method of retrieving debugging data in UEFI and computer system thereof
US9058257B2 (en) Persistent block storage attached to memory bus
CN109324991B (zh) 一种pcie设备的热插拔装置、方法、介质及系统
CN112148418A (zh) 用于访问数据的方法、装置、设备和介质
CN109683983B (zh) 一种镜像文件的生成及加载方法、设备
CN116431293B (zh) 一种在jailhouse实现PCIE设备隔离的方法
CN114253749A (zh) 一种交互方法、装置及电子设备和存储介质
CN113656076A (zh) 一种基于硬件复用通道的bios启动方法及装置
CN110297726B (zh) 具有串行存在检测数据的计算机系统及内存模块控制方法
KR20150072963A (ko) 다중시스템 및 이의 부팅 방법
WO2018165939A1 (en) Flash data compression decompression method and apparatus
CN116627472A (zh) 高速外围组件设备的固件程序升级方法及服务器
US9471584B2 (en) Demand paging method for mobile terminal, controller and mobile terminal
CN107179998A (zh) 一种配置外设内存缓冲区的方法及装置
US10628309B1 (en) Loading a serial presence detect table according to jumper settings
US10838737B1 (en) Restoration of memory content to restore machine state

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant