CN111857743A - 一种电气信号通用可重构的设计方法、装置、设备和介质 - Google Patents
一种电气信号通用可重构的设计方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN111857743A CN111857743A CN202010565084.9A CN202010565084A CN111857743A CN 111857743 A CN111857743 A CN 111857743A CN 202010565084 A CN202010565084 A CN 202010565084A CN 111857743 A CN111857743 A CN 111857743A
- Authority
- CN
- China
- Prior art keywords
- address
- universal
- analog switch
- switch chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000013461 design Methods 0.000 title claims abstract description 58
- 238000003860 storage Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 4
- 238000003745 diagnosis Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/64—Retargetable
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种电气信号通用可重构的设计方法，包括：使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源；将模拟开关芯片的地址位连接至FPGA芯片中的地址资源；通过工控机控制FPGA芯片向模拟开关芯片的地址位输出地址资源；根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口。本发明还公开了一种装置、设备和介质。本发明提出的电气信号通用可重构的设计方法、装置、设备和介质对于测控领域的自动化诊断系统可以实现可重构可通用。
Description
技术领域
本发明涉及测控技术领域，更具体地，特别是指一种电气信号通用可重构的设计方法、装置、设备和介质。
背景技术
在自动化测控领域，我们经常会碰到各式各样的复杂系统，如航空航天设备，工业生产设备等，而每一个系统对内和对外接口涉及到的信号类型电气特性都有自己特殊的要求。由于这种特殊性，注定了针对每一种用途的复杂系统，在进行自动化诊断时，需要投入大量的人力财力进行自动化诊断设备的开发和调试；而且自动化诊断系统研发完成后只能用在相应的设备上，想要移植到其他的设备又需要投入大量的研发成本。
为了上述困境，现有测控领域著名的厂商，如NI(美国国家仪器)、研华科技等，依托于工控机+PXI(PCI extensions for Instrumentation，面向仪器系统的PCI扩展，其中，PCI为Peripheral Component Interconnection的缩写，表示“外围组件互连”)总线+模块化组件的方式，极大的提高了自动化诊断系统的开发效率。同时，工控机+PXI总线+模块化组件的方式可以重复用在不同的复杂系统装备上，从硬件层面来说极大地简化了开发投入的成本和时间。
然而，在目前的现有技术中，只能满足信号激励和采样需求的通用性，在电气特性及端口匹配上依旧需要针对每个复杂系统做硬件的定制化开发。图1示出的是现有技术中主流监控系统的示意性框图，如图1所示，左半部分为目前主流的工控机+PXI总线+模块化组件的方式，其中模块化组件是各类能够提供数字IO(输入输出)、模拟信号输出、模拟信号采集的板卡，此部分可以移植到各类复杂系统上。但是中间件部分，需要针对模块化组件的端口顺序和被测复杂系统的端口顺序先做硬件转接匹配，其次是电气特性匹配，同时需提供被测系统的电源电压等；且中间件部分只能用在被测复杂系统上，无法移植到其他复杂系统上。
发明内容
有鉴于此，本发明实施例的目的在于提供一种全新的模块化组件，取消中间件的定制和开发，将此部分移植到软件平台上，从而对于测控领域的自动化诊断系统实现真正意义上的可重构可通用。
基于上述目的，本发明一方面提供了一种电气信号通用可重构的设计方法，该方法包括：
使工控机通过PXI总线与通用模块组件中的FPGA(Field-ProgrammableGateArray，现场可编程门阵列)芯片通信；
将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源；
将模拟开关芯片的地址位连接至FPGA芯片中的地址资源；
通过工控机控制FPGA芯片向模拟开关芯片的地址位输出地址资源；
根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口。
在本发明的电气信号通用可重构的设计方法的一些实施方式中，将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源还包括：
将模拟开关芯片的若干输入端口分别连接至FPGA芯片的数字信号I/O资源、FPGA芯片的模拟信号输出资源以及FPGA芯片的模拟信号输入资源。
在本发明的电气信号通用可重构的设计方法的一些实施方式中，将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源还包括：
将模拟开关芯片的一个输入端口连接至ATX电源；
根据不同的供电需求配置ATX电源的输入电压。
在本发明的电气信号通用可重构的设计方法的一些实施方式中，根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口还包括：
为地址位的不同的输入端口分别配置具有不同编码的地址资源；
根据地址资源的编码选择地址位的输入端口。
在本发明的电气信号通用可重构的设计方法的一些实施方式中，方法还包括：
将模拟开关芯片的输出端口作为通用模块组件的第一连接端口，通过连接器将第一连接端口连接至被测复杂系统的第二连接端口，并根据第二连接端口的所需信号配置地址资源。
本发明实施例的另一方面，还提供了一种电气信号通用可重构的设计装置，该装置包括：
工控机通信模块，工控机通信模块配置为使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；
输入端口连接模块，输入端口连接模块配置为将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源；
地址位连接模块，地址位连接模块配置为将模拟开关芯片的地址位连接至FPGA芯片中的地址资源；
地址资源输出模块，地址资源输出模块配置为通过工控机控制FPGA芯片向模拟开关芯片的地址位输出地址资源；
输出模块，输出模块配置为根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口。
在本发明的电气信号通用可重构的设计装置的一些实施方式中，输出模块还配置为：
为地址位的不同的输入端口分别配置具有不同编码的地址资源；
根据地址资源的编码选择地址位的输入端口。
在本发明的电气信号通用可重构的设计装置的一些实施方式中，装置还包括：
被测复杂系统连接模块，被测复杂系统连接模块配置为将模拟开关芯片的输出端口作为通用模块组件的第一连接端口，通过连接器将第一连接端口连接至被测复杂系统的第二连接端口，并根据第二连接端口的所需信号配置地址资源。
本发明实施例的另一方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的电气信号通用可重构的设计方法。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的电气信号通用可重构的设计方法。
本发明至少具有以下有益技术效果：本发明主要提出了电气信号可重构的概念，并且利用FPGA芯片资源+模拟开关芯片发明了此装置，并将此装置应用在测控领域，极大地提高了自动化诊断系统的开发效率和通用性，降低了研发成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1示出的是现有技术中主流监控系统的示意性框图；
图2示出了根据本发明的电气信号通用可重构的设计方法的实施例的示意性框图；
图3示出了根据本发明的电气信号通用可重构的设计方法的实施例的通用模块组件原理的示意性框图；
图4示出了根据本发明的电气信号通用可重构的设计方法的实施例的模拟开关芯片的原理的示意图；
图5示出的根据本发明的电气信号通用可重构的设计方法的实施例的系统的示意性框图；
图6示出的根据本发明的电气信号通用可重构的设计方法的实施例与现有技术相比软件部分的变化示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”和“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种电气信号通用可重构的设计方法的实施例。图2示出的是根据本发明的电气信号通用可重构的设计方法的实施例的示意性框图。如图2所示的实施例中，该方法至少包括如下步骤：
S100、使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；
S200、将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源；
S300、将模拟开关芯片的地址位连接至FPGA芯片中的地址资源；
S400、通过工控机控制FPGA芯片向模拟开关芯片的地址位输出地址资源；
S500、根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口。
在本发明的一些实施例中，图3示出的是根据本发明的电气信号通用可重构的设计方法的实施例的通用模块组件原理的示意性框图，如图3所示，此通用模块组件通过PXI总线与上层的工控机通信，通用模块组件的输入端口提供电源输入。图4示出了根据本发明的电气信号通用可重构的设计方法的实施例的模拟开关芯片的原理的示意图，如图4所示，在本发明的一些实施例中采用了一款模拟开关芯片(ADG1404/ADG5404)，此款芯片的输入信号有4路，输出信号只有一路，通过配置不同的地址位的地址资源(00/01/10/11)实现选择输入的四条路中的一路与输出信号接通，如图4所示，其中A0A1是地址位，EN是整颗模拟开关芯片的使能位；基于此模拟开关芯片，我们将输入端口的四路分别接到电源以及FPGA芯片的不同信号资源，同时将地址位(A0A1)接到FPGA芯片的地址资源上，参考图3所示。这样我们通过对FPGA芯片编程控制地址位，即可实现输出端口的作用的选择，即供电/数字信号输入输出/模拟信号输出/模拟信号输入。
图5示出的根据本发明的电气信号通用可重构的设计方法的实施例的系统的示意性框图，硬件架构如图5所示，基于本文发明的电气信号通用可重构的设计方法的通用模块组件，在设计硬件方案时，只需考虑一件事，即被测复杂系统有多少针端口数量，根据相应的端口数量配备输出端口的数量能够满足的通用模块组件。
图6示出的根据本发明的电气信号通用可重构的设计方法的实施例与现有技术相比软件部分的变化示意图，如图6所示，与传统主流的自动化诊断系统软件开发相比，在启动自动化诊断程序之前，增加了一个被测复杂系统的端口配置环节，其作用就是针对不同的复杂系统和其端口电气特性，进行软件层面的一对一配置，从而大大降低硬件研发成本和时间的投入。
根据本发明的电气信号通用可重构的设计方法的一些实施方式，将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源还包括：
将模拟开关芯片的若干输入端口分别连接至FPGA芯片的数字信号I/O资源、FPGA芯片的模拟信号输出资源以及FPGA芯片的模拟信号输入资源。
在本发明的一些实施例中，将模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的数字I/O、FPGA芯片的DA模块(模拟信号发生器)、FPGA芯片的AD模块(模拟信号采样器)上，通过FPGA芯片的数字I/O获取FPGA芯片的数字信号I/O资源，通过DA模块(模拟信号发生器)获取FPGA芯片的模拟信号输出资源，通过FPGA芯片的AD模块(模拟信号采样器)获取FPGA芯片的模拟信号输入资源。
根据本发明的电气信号通用可重构的设计方法的一些实施方式，将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源还包括：
将模拟开关芯片的一个输入端口连接至ATX电源；根据不同的供电需求配置ATX电源的输入电压。
在本发明的一些实施例中，通用模块化组件的输入端口提供标准的ATX电源(8pin/6pin)输入，根据ATX电源(8pin/6pin)可灵活的配置各类电压，用以适应不同的复杂系统供电需求。
根据本发明的电气信号通用可重构的设计方法的一些实施方式，根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口还包括：
为地址位的不同的输入端口分别配置具有不同编码的地址资源；根据地址资源的编码选择地址位的输入端口。
在本发明的一些实施例中，采用了模拟开关芯片(ADG1404/ADG5404)，此款芯片的输入信号有4路，输出信号只有一路，通过配置不同的地址位的地址资源(00/01/10/11)实现选择输入的四条路中的一路与输出信号接通，如图4所示，其中A0A1是地址位，EN是整颗模拟开关芯片的使能位；基于此模拟开关芯片，我们将输入端口的四路分别接到电源以及FPGA芯片的不同信号资源，在本发明的一些实施例中，当模拟开关芯片的地址位的地址资源配置为00时，输出端口与电源信号接通，此时输出端口用于提供电源；当模拟开关芯片的地址位的地址资源配置为01时，输出端口连接至FPGA芯片的数字信号I/O资源，此时输出端口的作用为数字信号的输入输出；当模拟开关芯片的地址位的地址资源配置为10时，输出端口与FPGA芯片的模拟信号输出资源接通，此时输出端口的作用为模拟信号的输出；当模拟开关芯片的地址位的地址资源配置为11时，输出端口连接至模拟信号采样资源，此时输出端口的作用为模拟信号的采样。
根据本发明的电气信号通用可重构的设计方法的一些实施方式，方法还包括：
将模拟开关芯片的输出端口作为通用模块组件的第一连接端口，通过连接器将第一连接端口连接至被测复杂系统的第二连接端口，并根据第二连接端口的所需信号配置地址资源。
在本发明的一些实施例中，通用模块组件的第一连接端口由所有模拟开关芯片的输出端口组成，可采用标准连接器与被测复杂系统的第二连接端口，根据资源需求，定义不同数量的规格，如9芯、15芯、20芯、40芯等；其中每一个第一连接端口，或称每个输出端口(芯线)通过FPGA芯片编程方式实现端口的电气信号可重构，即在同一个第一连接端口上可以实现供电或数字信号输入输出或模拟信号输出或模拟信号采样，根据第二连接端口的4种信号特性中的所需信号配置地址资源。
本发明实施例的另一方面，提出了一种电气信号通用可重构的设计装置的实施例。该装置包括：
工控机通信模块，工控机通信模块配置为使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；
输入端口连接模块，输入端口连接模块配置为将通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及FPGA芯片的不同信号资源；
地址位连接模块，地址位连接模块配置为将模拟开关芯片的地址位连接至FPGA芯片中的地址资源；
地址资源输出模块，地址资源输出模块配置为通过工控机控制FPGA芯片向模拟开关芯片的地址位输出地址资源；
输出模块，输出模块配置为根据地址资源选择地址位中的一个输入端口连接至模拟开关芯片的输出端口。
根据本发明的电气信号通用可重构的设计装置的一些实施方式，输出模块还配置为：
为地址位的不同的输入端口分别配置具有不同编码的地址资源，根据地址资源的编码选择地址位的输入端口。
根据本发明的电气信号通用可重构的设计装置的一些实施方式，装置还包括：
被测复杂系统连接模块，被测复杂系统连接模块配置为将模拟开关芯片的输出端口作为通用模块组件的第一连接端口，通过连接器将第一连接端口连接至被测复杂系统的第二连接端口，并根据第二连接端口的所需信号配置地址资源。
基于上述目的，本发明实施例的另一方面，还提出了一种计算机设备，该计算机设备包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的电气信号通用可重构的设计方法。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的电气信号通用可重构的设计方法。
本发明提供的电气信号通用可重构的设计方法、装置、设备和介质的设计思想和方法可以应用到任何涉及到信号激励和信息采集的复杂系统探究领域
同样地，本领域技术人员应当理解，以上针对根据本发明的电气信号通用可重构的设计方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的装置、计算机设备和介质。为了本公开的简洁起见，在此不再重复阐述。
需要特别指出的是，上述电气信号通用可重构的设计方法、装置、设备和介质的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于电气信号通用可重构的设计方法、装置、设备和介质也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，电气信号通用可重构的设计方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种电气信号通用可重构的设计方法，其特征在于，所述方法包括：
使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；
将所述通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及所述FPGA芯片的不同信号资源；
将所述模拟开关芯片的地址位连接至所述FPGA芯片中的地址资源；
通过所述工控机控制所述FPGA芯片向所述模拟开关芯片的所述地址位输出所述地址资源；
根据所述地址资源选择所述地址位中的一个所述输入端口连接至所述模拟开关芯片的输出端口。
2.根据权利要求1所述的电气信号通用可重构的设计方法，其特征在于，所述将所述通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及所述FPGA芯片的不同信号资源还包括：
将所述模拟开关芯片的若干所述输入端口分别连接至所述FPGA芯片的数字信号I/O资源、所述FPGA芯片的模拟信号输出资源以及所述FPGA芯片的模拟信号输入资源。
3.根据权利要求1所述的电气信号通用可重构的设计方法，其特征在于，所述将所述通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及所述FPGA芯片的不同信号资源还包括：
将所述模拟开关芯片的一个所述输入端口连接至ATX电源；
根据不同的供电需求配置所述ATX电源的输入电压。
4.根据权利要求1所述的电气信号通用可重构的设计方法，其特征在于，所述根据所述地址资源选择所述地址位中的一个所述输入端口连接至所述模拟开关芯片的输出端口还包括：
为所述地址位的不同的所述输入端口分别配置具有不同编码的所述地址资源；
根据所述地址资源的编码选择所述地址位的所述输入端口。
5.根据权利要求1所述的电气信号通用可重构的设计方法，其特征在于，所述方法还包括：
将所述模拟开关芯片的所述输出端口作为所述通用模块组件的第一连接端口，通过连接器将所述第一连接端口连接至被测复杂系统的第二连接端口，并根据所述第二连接端口的所需信号配置所述地址资源。
6.一种电气信号通用可重构的设计装置，其特征在于，所述装置包括：
工控机通信模块，所述工控机通信模块配置为使工控机通过PXI总线与通用模块组件中的FPGA芯片通信；
输入端口连接模块，所述输入端口连接模块配置为将所述通用模块组件中模拟开关芯片的若干输入端口分别连接至电源以及所述FPGA芯片的不同信号资源；
地址位连接模块，所述地址位连接模块配置为将所述模拟开关芯片的地址位连接至所述FPGA芯片中的地址资源；
地址资源输出模块，所述地址资源输出模块配置为通过所述工控机控制所述FPGA芯片向所述模拟开关芯片的所述地址位输出所述地址资源；
输出模块，所述输出模块配置为根据所述地址资源选择所述地址位中的一个所述输入端口连接至所述模拟开关芯片的输出端口。
7.根据权利要求6所述的电气信号通用可重构的设计装置，其特征在于，所述输出模块还配置为：
为所述地址位的不同的所述输入端口分别配置具有不同编码的所述地址资源；
根据所述地址资源的编码选择所述地址位的所述输入端口。
8.根据权利要求6所述的电气信号通用可重构的设计装置，其特征在于，所述装置还包括：
被测复杂系统连接模块，所述被测复杂系统连接模块配置为将所述模拟开关芯片的所述输出端口作为所述通用模块组件的第一连接端口，通过连接器将所述第一连接端口连接至被测复杂系统的第二连接端口，并根据所述第二连接端口的所需信号配置所述地址资源。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-5任意一项所述的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-5任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010565084.9A CN111857743A (zh) | 2020-06-19 | 2020-06-19 | 一种电气信号通用可重构的设计方法、装置、设备和介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010565084.9A CN111857743A (zh) | 2020-06-19 | 2020-06-19 | 一种电气信号通用可重构的设计方法、装置、设备和介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111857743A true CN111857743A (zh) | 2020-10-30 |
Family
ID=72987654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010565084.9A Withdrawn CN111857743A (zh) | 2020-06-19 | 2020-06-19 | 一种电气信号通用可重构的设计方法、装置、设备和介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111857743A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104020691A (zh) * | 2014-06-11 | 2014-09-03 | 哈尔滨工业大学 | 适用于多总线协议、多扩展接口的信号采集板卡 |
| CN107764313A (zh) * | 2018-01-24 | 2018-03-06 | 深圳航天东方红海特卫星有限公司 | 一种微小卫星星上部件智能测试系统 |
| CN110445731A (zh) * | 2019-07-04 | 2019-11-12 | 苏州浪潮智能科技有限公司 | 一种交换机光模块i2c信号复用的方法、设备及可读介质 |
-
2020
- 2020-06-19 CN CN202010565084.9A patent/CN111857743A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104020691A (zh) * | 2014-06-11 | 2014-09-03 | 哈尔滨工业大学 | 适用于多总线协议、多扩展接口的信号采集板卡 |
| CN107764313A (zh) * | 2018-01-24 | 2018-03-06 | 深圳航天东方红海特卫星有限公司 | 一种微小卫星星上部件智能测试系统 |
| CN110445731A (zh) * | 2019-07-04 | 2019-11-12 | 苏州浪潮智能科技有限公司 | 一种交换机光模块i2c信号复用的方法、设备及可读介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603478B2 (en) | Displaying routing information for a measurement system | |
| US8156391B2 (en) | Data controlling in the MBIST chain architecture | |
| KR100276654B1 (ko) | 내장 메모리를 구비한 반도체 장치 | |
| CN102403042A (zh) | 基于锁存器的存储器设备 | |
| CN104422593A (zh) | 一种动力总成的测试系统 | |
| US6873928B2 (en) | Routing with signal modifiers in a measurement system | |
| US20030004674A1 (en) | Shared routing in a measurement system | |
| CN111857743A (zh) | 一种电气信号通用可重构的设计方法、装置、设备和介质 | |
| CN116257037B (zh) | 控制器测试程序的生成方法、系统、电子设备及存储介质 | |
| KR100514319B1 (ko) | 시스템 온 칩의 테스트를 위한 코아 접속 스위치 | |
| JP4136451B2 (ja) | Ｂｉｓｔ回路 | |
| CN114995792A (zh) | 汽车诊断设备的组件化开发方法、设备、介质及电子设备 | |
| CN111857787B (zh) | 一种电压转换器固件烧录的方法、系统、设备及介质 | |
| US7861197B2 (en) | Method of verifying design of logic circuit | |
| CN115562925B (zh) | 一种芯片接口测试系统、方法、设备及存储介质 | |
| KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
| CN108551346B (zh) | 通讯终端中频段的控制方法及装置 | |
| CN117150987B (zh) | 一种寄存器模型初值配置方法 | |
| CN215416634U (zh) | 用于fpga升级的离线下载器 | |
| CN204287879U (zh) | 用于可编程控制器模拟输入模块嵌入数字输入的装置 | |
| CN114448851B (zh) | 一种数据自动化测试方法及系统 | |
| CN111831379A (zh) | 在线动态数据批量处理和显示方法及车载显示屏装置 | |
| CN117667553A (zh) | 基于串口通信工具的计算芯片slt测试系统、方法、介质及设备 | |
| CN115343605A (zh) | 芯片设计测试方法、系统、介质、设备及fpga原型验证平台 | |
| CN114036882A (zh) | 一种基于swd协议的故障排查方法、装置、设备及可读介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201030 |