CN111856335A - 异常检测电路及具有异常检测电路的电子装置 - Google Patents

Abstract

一种异常检测电路连接于处理器和控制模块之间。异常检测电路用于同时检测处理器的插入状态以及供电状态，并根据处理器的插入状态以及供电状态的不同输出不同的侦测电压。在处理器的插入状态异常时，异常检测电路输出第一侦测电压；在处理器的供电状态异常时，异常检测电路输出第二侦测电压；在处理器的插入状态和供电状态均异常时，异常检测电路输出第三侦测电压；在处理器的插入状态和供电状态均正常时，异常检测电路输出第四侦测电压。本发明还提供了一种具有异常检测电路的电子装置。

Description

异常检测电路及具有异常检测电路的电子装置

技术领域

本发明涉及一种异常检测电路及具有异常检测电路的电子装置。

背景技术

现有技术中，电子设备，例如笔记本电脑，通常包括主板以及设置于主板上的多个电子器件。主板上通常设置有电源模块、中央控制器(Center processing unit,CPU)、平台控制器中心(platform controller hub,PCH)、内存、硬盘、光驱、读卡器以及接口结构等电子元件。电源模块包括电源管理模块。电源管理模块用于控制电源模块提供不同的电压给不同的电子元件，例如CPU和PCH。在电子设备运行时，无法针对CPU的插拔情况以及供电情况进行检测，则可能导致电子设备无法运行，更严重的可导致主板烧毁或损坏。

发明内容

有鉴于此，有必要提供一种检测处理器异常的异常检测电路。

还有必要提供一种检测处理器异常的电子装置。

一种异常检测电路，连接于处理器和控制模块之间。异常检测电路用于同时检测处理器的插入状态以及供电状态，并根据处理器的插入状态以及供电状态的不同输出不同的侦测电压。在处理器的插入状态异常时，异常检测电路输出第一侦测电压；在处理器的供电状态异常时，异常检测电路输出第二侦测电压；在处理器的插入状态和供电状态均异常时，异常检测电路输出第三侦测电压；在处理器的插入状态和供电状态均正常时，异常检测电路输出第四侦测电压。

一种电子装置，包括处理器、异常检测电路以及控制模块。异常检测电路连接于处理器和控制模块之间。异常检测电路用于同时检测处理器的插入状态以及供电状态，并根据处理器的插入状态以及供电状态的不同输出不同的侦测电压。在处理器的插入状态异常时，异常检测电路输出第一侦测电压；在处理器的供电状态异常时，异常检测电路输出第二侦测电压；在处理器的插入状态和供电状态均异常时，异常检测电路输出第三侦测电压；在处理器的插入状态和供电状态均正常时，异常检测电路输出第四侦测电压。

上述异常检测电路以及电子装置，同步侦测处理器的插入状态以及供电状态，并根据接收到的侦测电压产生提示信息，以使得用户可快速定位处理器的异常原因，提高异常处理速度，进而确保电子装置正常工作。

附图说明

图1为本发明较佳实施方式之异常检测电路应用于电子装置的模块示意图。

图2为图1中所述异常检测电路的电路图。

主要元件符号说明

电子装置 100

处理器 1

电源模块 2

异常检测电路 4

第一开关电路 41

第二开关电路 43

输出电路 45

控制模块 6

插入侦测引脚 P1

供电侦测引脚 P2

异常侦测引脚 P3

电压源 V1

第一分压电阻 R1

第二分压电阻 R1

第一电容 C1

第一侦测晶体管 M1

第一开关晶体管 M2

第二侦测晶体管 Q1

第二开关晶体管 Q2

第三分压电阻 R3

第四分压电阻 R4

第五分压电阻 R5

第六分压电阻 R6

第七分压电阻 R7

第二电容 C2

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

在本发明的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间没接间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况立即上述术语在本发明中的具体含义。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。

下面结合附图对本发明电子装置的具体实施方式进行说明。

请一并参阅图1及图2，其为本发明一种实施方式的电子装置100的模块示意图和电路图。所述电子装置100包括可插拔设置于主板(图未示)上的处理器1、电源模块2、异常检测电路4以及控制模块6。所述处理器1可插拔的固定于所述主板上的指定插槽或插座内。所述电子装置100可以为笔记本电脑、手机、智能穿戴设备以及便携式电脑等电子装置，但并不限于此。在其他实施方式中，所述电子装置100还可以包括显示屏、存储器、连接器以及光驱等其他电子元件，但并不局限于此。

所述处理器1可以包括一个或者多个微处理器、数字处理器。所述处理器1可调用存储器中存储的程序代码以执行相关的功能。所述处理器1又称中央处理器(CPU，CentralProcessing Unit)，是一块超大规模的集成电路，是运算核心(Core)和控制核心(ControlUnit)。所述处理器1用于执行多个计算机指令以实现指定功能。所述处理器1具有插入侦测引脚P1。所述处理器1通过所述插入侦测引脚P1与所述异常检测电路4电性连接。所述插入侦测引脚P1用于提供状态侦测信号给所述异常检测电路4。在所述处理器1被插入且工作正常时，所述插入侦测引脚P1输出处于低电平的所述状态侦测信号；在所述处理器1被移除或所述处理器1损坏时，所述插入侦测引脚P1输出处于高电平的所述状态侦测信号。在本实施方式中，所述第一检测信号可以为0V，所述第二检测信号可以为0.5-0.6V范围内的任意值。在其他实施方式中，所述第一检测信号也可以为低于0V的值。

所述电源模块2与所述处理器1和所述异常检测电路4电性连接。所述电源模块2用于提供工作电压给所述处理器1。在本实施方式中，所述工作点电压为12V。

所述处理器1进一步还包括供电侦测引脚P2。所述处理器1通过所述供电侦测引脚P2与所述异常检测电路4电性连接。所述供电侦测引脚P2用于输出供电侦测信号给所述异常检测电路4。在所述处理器1接收到所述电源模块2提供的所述工作电压时，所述供电侦测引脚P2输出处于高电平的所述供电侦测信号；在所述处理器1未接收到所述电源模块2提供的所述工作电压时，所述供电侦测引脚P2输出处于低电平的所述供电侦测信号。

所述异常检测电路4与所述处理器1和所述控制模块6电性连接。所述异常检测电路4用于同时检测所述处理器1的插入状态、工作状态以及供电状态，并产生侦测电压给所述控制模块6。在检测到所述处理器1的插入状态异常时，所述异常检测电路4输出第一侦测电压；在侦测到所述处理器1的供电状态异常时，所述异常检测电路4输出第二侦测电压；在侦测到所述处理器1的插入状态和供电状态同时异常时，所述异常检测电路4输出第三侦测电压；在所述处理器1的插入状态和供电状态正常时，所述异常检测电路4输出第四侦测电压；在侦测到所述处理器1损坏时，所述异常检测电路4输出第五侦测电压。所述插入异常为所述处理器未插入。所述供电状态异常为所述处理器1未接收到所述电源模块2的工作电压。在本实施方式中，所述第一侦测电压、所述第二侦测电压、所述第三侦测电压、所述第四侦测电压以及所述第五侦测电压互不相同。在本实施方式中，所述第一侦测电压为1.799V，所述第二侦测电压为0.107V，所述第三侦测电压为0.06V，所述第四侦测电压为0V，所述第五侦测电压为0.617V。

所述异常检测电路4包括第一开关电路41、第二开关电路43以及输出电路45。所述第一开关电路41和所述第二开关电路43连接于所述处理器1和所述输出电路45之间。

所述第一开关电路41与所述处理器1的插入侦测引脚P1电性连接，其用于在所述处理器1插入状态正常时输出第一检测信号。在本实施方式中，所述第一检测信号为低电平。

所述第二开关电路43与所述处理器1的供电侦测引脚P2电性连接，其用于在所述处理器1的供电状态正常时输出第二检测信号。在本实施方式中，所述第二检测信号为低电平。

所述输出电路45同时与所述第一开关电路41和所述第二开关电路43电性连接。所述输出电路45用于根据所述第一检测信号和所述第二检测信号输出不同的侦测电压。

所述异常检测电路4包括电压源V1、第一侦测晶体管M1、第二侦测晶体管Q1、第一开关晶体管M2、第二开关晶体管Q2、第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、第四分压电阻R4、第五分压电阻R5、第六分压电阻R6、第七分压电阻R7、第一电容C1以及第二电容C2。所述第一侦测晶体管M1、所述第一开关晶体管M2、所述第一分压电阻R1、所述第二分压电阻R2以及所述第三分压电阻R3构成所述第一开关电路41。所述第二侦测晶体管Q1和所述第四分压电阻R4构成所述第二开关电路43。所述第二开关晶体管Q2、所述第五分压电阻R5、所述第六分压电阻R6以及所述第七分压电阻R7构成所述输出电路45。其中，所述电压源V1可以为独立的电压源，也可以为所述电源模块2的一个输出引脚。

所述第一分压电阻R1和所述第二分压电阻R2串联连接于所述供电侦测引脚P2和地之间。所述第一侦测晶体管M1的栅极电性连接于所述第一分压电阻R1和所述第二分压电阻R2之间，且通过所述第一分压电阻R1与所述供电侦测引脚P2电性连接。所述第一侦测晶体管M1的源极接地，所述第一侦测晶体管M1的漏极通过第三分压电阻R3与所述电压源V1电性连接。所述第一电容C1的一端与所述第一侦测晶体管M1的栅极电性连接，所述第一电容C1的另一端接地。所述第一开关晶体管M2的栅极电性连接于所述第三分压电阻R3和所述第一侦测晶体管M1的漏极之间。所述第一开关晶体管M2的源极接地。所述第一开关晶体管M2的漏极与所述第二开关晶体管Q2的基极电性连接，且与所述第二侦测晶体管Q1的集电极电性连接，且电性连接于所述第五分压电阻R5和所述第六分压电阻R6之间。所述第二电容C2的一端与所述第一开关晶体管M2的栅极电性连接，所述第二电容C2的另一端接地。所述第五分压电阻R5和所述第六分压电阻R6串联连接于所述电压源V1和地之间。所述第二侦测晶体管Q1的基极与所述插入侦测引脚P1电性连接，且通过所述第四分压电阻R4与所述电压源V1电性连接。所述第二侦测晶体管Q1的发射极接地。所述第二侦测晶体管Q1的集电极与所述第二开关晶体管Q2的基极电性连接，且电性连接于所述第五分压电阻R5和所述第六分压电阻R6之间。所述第二开关晶体管Q2的基极电性连接于所述第五分压电阻R5和所述第六分压电阻R6之间，且与所述第二侦测晶体管Q1的集电极以及所述第一开关晶体管M2的漏极电性连接。所述第二开关晶体管Q2的集电极通过第七分压电阻R7与所述电压源V1电性连接，且与所述控制模块6的异常侦测引脚P3电性连接。所述第二开关晶体管Q2的发射极接地。所述第一电容C1和所述第二电容C2为滤波电容，用于滤除杂波。在本实施方式中，所述第一侦测晶体管M1和所述第一开关晶体管M2为N型金属氧化物半导体晶体管，所述第二侦测晶体管Q1和所述第二开关晶体管Q2为NPN型三极管。

所述控制模块6与所述处理器异常检测电路4电性连接。所述控制模块6具有异常侦测引脚P3。所述异常侦测引脚P3用于接收侦测电压。所述控制模块6根据所述异常侦测引脚P3接收的侦测电压产生提示信息。在所述异常侦测引脚P3接收所述第一侦测电压时，识别所述处理器1的插入状态异常，所述控制模块6根据所述第一侦测电压产生第一提示信息。在所述异常侦测引脚P3接收所述第二侦测电压时，识别所述处理器1损坏，所述控制模块6根据所述第二侦测电压产生第二提示信息。在所述异常侦测引脚P3接收到所述第三侦测电压时，识别所述处理器1的供电状态异常，所述控制模块6根据所述第三侦测电压产生第三提示信息。在所述异常侦测引脚P3接收到所述第四侦测电压时，识别所述处理器1的插入状态和供电状态同时异常，所述控制模块6根据所述第四侦测电压产生第四提示信息。在所述异常侦测引脚P3接收到第五侦测电压时，识别所述处理器1的插入状态和供电状态均正常，所述控制模块6产生第五提示信息。在本实施方式中，所述控制模块6为平台控制器中心(platform controller hub,PCH)。所述第一提示信息、所述第二提示信息、所述第三提示信息以及所述第四提示信息可以为不同颜色的指示灯点亮，也可以为不同的文字、图片或蜂鸣声中的一者或多种的组合。所述异常侦测引脚P3为通用输入输出接口。

所述异常检测电路4的工作原理如下：

在所述处理器1的插入状态异常且供电状态正常时，所述插入侦测引脚P1输出处于高电平的所述状态侦测电压，所述第二侦测晶体管Q1导通。所述供电侦测引脚P2输出处于高电平的供电侦测电压，所述第一侦测晶体管M1导通，所述第一开关晶体管M2截止。所述第二开关晶体管Q2截止，所述异常侦测引脚P3接收到第一侦测电压。所述控制模块6根据所述第一侦测电压产生第一提示信息。

在所述处理器1的插入状态正常且供电状态异常时，所述插入侦测引脚P1输出处于低电平的所述状态侦测电压，所述第二侦测晶体管Q1截止。所述供电侦测引脚P2输出处于低电平的供电侦测电压，所述第一侦测晶体管M1截止，所述第一开关晶体管M2导通。所述第二开关晶体管Q2导通，所述异常侦测引脚P3接收到所述第二侦测电压。所述控制模块6根据所述第二侦测电压产生第二提示信息。

在所述处理器1的插入状态和供电状态均异常时，所述插入侦测引脚P1输出处于高电平的所述状态侦测电压，所述第二侦测晶体管Q1导通。所述供电侦测引脚P2输出处于低电平的供电侦测电压，所述第一侦测晶体管M1截止，所述第一开关晶体管M2导通。所述第二开关晶体管Q2导通，所述异常侦测引脚P3接收到所述第三侦测电压。所述控制模块6根据所述第三侦测电压产生第三提示信息。

在所述处理器1的插入状态和供电状态均正常时，所述插入侦测引脚P1输出处于低电平的所述状态侦测电压，所述第二侦测晶体管Q1截止。所述供电侦测引脚P2输出处于高电平的供电侦测电压，所述第一侦测晶体管M1导通，所述第一开关晶体管M2截止。所述第二开关晶体管Q2导通，所述异常侦测引脚P3接收到所述第四侦测电压。所述控制模块6根据所述第四侦测电压产生第四提示信息。

在所述处理器1损坏且供电状态正常时，所述插入侦测引脚P1输出处于高电平的所述状态侦测电压，所述第二侦测晶体管Q1导通。所述供电侦测引脚P2输出处于高电平的供电侦测电压，所述第一侦测晶体管M1导通，所述第一开关晶体管M2截止。所述第二开关晶体管Q2导通，所述异常侦测引脚P3接收到所述第五侦测电压。所述控制模块6根据所述第五侦测电压产生第五提示信息。

上述具有所述异常检测电路4的电子装置100，同步侦测所述处理器1的插入状态、工作状态以及供电状态，并根据接收到的侦测电压产生提示信息，以使得用户可快速定位所述处理器1的异常原因，提高异常处理速度，进而确保所述电子装置100的正常工作。

本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (10)

1.一种异常检测电路，连接于处理器和控制模块之间，其特征在于：所述异常检测电路用于同时检测所述处理器的插入状态以及供电状态，并根据所述处理器的插入状态以及供电状态的不同输出不同的侦测电压；在所述处理器的插入状态异常时，所述异常检测电路输出第一侦测电压；在所述处理器的供电状态异常时，所述异常检测电路输出第二侦测电压；在所述处理器的插入状态和供电状态均异常时，所述异常检测电路输出第三侦测电压；在所述处理器的插入状态和供电状态均正常时，所述异常检测电路输出第四侦测电压。

2.如权利要求1所述的异常检测电路，其特征在于：所述异常检测电路进一步地可检测所述处理器的运行状态；在所述处理器的运行状态异常时，所述异常检测电路输出第五侦测电压。

3.如权利要求1所述的异常检测电路，其特征在于：所述异常检测电路包括第一开关电路、第二开关电路以及输出电路；所述第一开关电路和所述第二开关电路连接于所述处理器和所述输出电路之间；所述第一开关电路用于在所述处理器的插入状态正常时输出第一检测信号；所述第二开关电路用于在所述处理器的供电状态正常时输出第二检测信号；所述输出电路用于根据所述第一检测信号和所述第二检测信号输出不同的侦测电压。

4.如权利要求3所述的异常检测电路，其特征在于：所述第一开关电路包括电压源、第一侦测晶体管、第一开关晶体管、第一分压电阻、第二分压电阻及第三分压电阻；所述第一分压电阻和所述第二分压电阻串联连接于所述处理器的供电侦测引脚和地之间；所述第一侦测晶体管的栅极电性连接于所述第一分压电阻和所述第二分压电阻之间，所述第一侦测晶体管的源极接地，所述第一侦测晶体管的漏极通过第三分压电阻与所述电压源电性连接；所述第一开关晶体管的栅极电性连接于所述第三分压电阻和所述第一侦测晶体管的漏极之间，所述第一开关晶体管的源极接地，所述第一开关晶体管的漏极与所述输出电路电性连接。

5.如权利要求3所述的异常检测电路，其特征在于：所述第二开关电路包括电压源、第二侦测晶体管和第四分压电阻；所述第二侦测晶体管的基极与所述处理器的插入侦测引脚电性连接，且通过所述第四分压电阻与所述电压源电性连接，所述第二侦测晶体管的发射极接地。

6.如权利要求3所述的异常检测电路，其特征在于：所述输出电路包括电压源、第二开关晶体管、第五分压电阻、第六分压电阻以及第七分压电阻；所述第五分压电阻和所述第六分压电阻串联连接于所述电压源和地之间；所述第二开关晶体管的基极电性连接于所述第五分压电阻和所述第六分压电阻之间，且用于接收所述第一检测信号和所述第二检测信号，所述第二开关晶体管的集电极通过第七分压电阻与所述电压源电性连接，且与所述控制模块，所述第二开关晶体管的发射极接地。

7.一种电子装置，包括处理器、异常检测电路以及控制模块；所述异常检测电路连接于所述处理器和所述控制模块之间，其特征在于：所述异常检测电路采用如权利要求1至6中任意一项的所述异常检测电路。

8.如权利要求7所述的电子装置，其特征在于：所述控制模块可根据不同的所述侦测电压产生不同的提示。

9.如权利要求8所述的电子装置，其特征在于：不同的所述提示分别对应不同颜色的指示灯。

10.如权利要求8所述的电子装置，其特征在于：不同的所述提示分别对应不同的提示信息。

Images