CN111834334A - 三维密排互连线之间的交叉电容和串扰的降低 - Google Patents

三维密排互连线之间的交叉电容和串扰的降低 Download PDF

Info

Publication number
CN111834334A
CN111834334A CN202010177674.4A CN202010177674A CN111834334A CN 111834334 A CN111834334 A CN 111834334A CN 202010177674 A CN202010177674 A CN 202010177674A CN 111834334 A CN111834334 A CN 111834334A
Authority
CN
China
Prior art keywords
wires
micro
bumps
wire
microbumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010177674.4A
Other languages
English (en)
Inventor
爱德华·伯顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111834334A publication Critical patent/CN111834334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开涉及三维密排互连线之间的交叉电容和串扰的降低。一种网格互连接口包括：介电切片；沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一微凸块们，该第一驱动器库将耦合到第一小芯片的第一网格挡块；类似地对齐并且被定位得最远离第一驱动器库的第二微凸块们；类似地对齐并且被定位得最靠近第二驱动器库的第三微凸块们，该第二驱动器库将耦合到第二小芯片的第二网格挡块；类似地对齐并且被定位得最远离第二驱动器库的第四微凸块们，其中纵向轴与小芯片之间的间隙正交。微凸块的群组被布置在切片上。第一组导线嵌入在切片中以耦合第一和第二微凸块们。第二组导线与第一组导线交织并且嵌入在切片中以耦合第二和第三微凸块们。

Description

三维密排互连线之间的交叉电容和串扰的降低
技术领域
本公开涉及三维密排(packed)互连线之间的交叉电容和串扰的降低。
背景技术
微凸块历史上是被沿着小芯片的边缘排列的以便将两个小芯片连接到彼此。将来自两个小芯片的微凸块连接在一起的诸如多晶粒架构互连(Multiple Die FabricInterconnect，MDFI)之类的体系结构接口将被采用。MDFI和其他这种体系结构接口使用非常宽的信号总线，有数百或数千比特。在一个示例中，每个总线连接可以有大约1,500个信号，并且有超过10,000信号穿越单个晶粒切割边缘。意图是将核心的阵列切割成小得多的分组，而不支付任何晶粒面积或功率开销，例如与完全单片阵列相比。
然而，连接小芯片的历史方式包括位于小芯片的外围的微凸块的大二维阵列，占据了大量的额外面积。此外，MDFI采用四层金属堆叠。金属平面资源的三分之二被用于接地回路，只有三分之一用于发信号。这是因为穿越小芯片之间的嵌入桥的信号被故意同步(例如，“源同步”)，这导致电流的突然浪涌，这产生了大量的噪声，例如地弹反射。为了说明，假设每条线展现1皮法(pF)电容，乘以1,500条线，是1.5纳法(nF)电容，这需要通过接地回路被放电。用一伏特在30皮秒(ps)中将1.5nF电容器放电要花大约50安培。感应噪声(地弹反射)与电流相对于时间的导数(di/dt)成比例，因此电流的快速浪涌要求非常健壮(robust)(并且昂贵)的返回电流路径。
发明内容
根据本公开的一方面，提供了一种网格互连接口，包括：多芯片封装的多层衬底的一部分，所述部分限定介电切片；沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第三组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第四组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一组微凸块、所述第二组微凸块、所述第三组微凸块和所述第四组微凸块被布置在所述介电切片上；嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第四组微凸块的第一组导线；以及嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第三组微凸块的第二组导线，其中所述第一组导线和所述第二组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，并且所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的。
根据本公开的一方面，提供了一种装置，包括：按列对齐并且被定位得最靠近驱动器库的第一组微凸块；按列对齐并且被定位得最远离所述驱动器库的第二组微凸块，所述驱动器库用于向第一组导线和第二组导线馈送信号，所述第一组导线和所述第二组导线将所述驱动器库耦合到其上布置着第一小芯片的所述第一组微凸块和第二组微凸块；所述第一组导线，其中所述第一组导线中的第一导线耦合到所述第一组微凸块中的第一微凸块，所述第一微凸块被定位得最靠近所述驱动器库，并且其中所述第一组导线中的第二导线耦合到所述第一组微凸块中的第二微凸块，其中所述第二微凸块被定位得第二靠近所述驱动器库；以及所述第二组导线，其中所述第二组导线中的第一导线在所述驱动器库处被定位在所述第一组导线中的第一导线和第二导线之间，并且耦合到所述第二组微凸块中的第一微凸块，其中所述第二组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第二组导线中的第二导线被定位在所述第一组导线中的第二导线和第三导线之间并且耦合到所述第二组微凸块中的第二微凸块，其中所述第二组微凸块中的第二微凸块被定位得第二靠近所述驱动器库。
根据本公开的一方面，提供了一种网格互连接口，包括：多芯片封装的多层衬底的一部分，所述部分限定介电切片；沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；沿着所述纵向轴对齐并且被定位在所述第一组微凸块和所述第二组微凸块之间的第三组微凸块；沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第四组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第五组微凸块；沿着所述纵向轴对齐并且被定位在所述第四组微凸块和所述第五组微凸块之间的第六组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一组微凸块、所述第二组微凸块、所述第三组微凸块、所述第四组微凸块、所述第五组微凸块和所述第六组微凸块被布置在所述介电切片上；嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第五组微凸块的第一组导线；嵌入在所述介电切片中以将所述第三组微凸块耦合到所述第六组微凸块的第二组导线；以及嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第四组微凸块的第三组导线，其中所述第一组导线、所述第二组导线和所述第三组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的，并且所述第三组导线中的导线的最近邻居导线都不是所述第三组导线中的。
附图说明
图1是根据某些实施例的多小芯片封装的一部分的框图。
图2是根据某些实施例的网格互连接口的侧面透视图。
图3A-3B是根据某些实施例的图2的网格互连接口的顶部透视图。
图4A-4B是根据某些实施例的图2的网格互连接口的底部透视图。
图5A是根据一个方形密排、水平栅格跟踪排序实施例的微凸块的集合之间的图2的网格互连接口的介电切片部分的横截面图。
图5B是根据一个方形密排、垂直栅格跟踪排序实施例的微凸块的集合之间的图2的网格互连接口的介电切片部分的横截面图。
图6是根据一个六边形密排、垂直栅格跟踪排序实施例的微凸块的集合之间的图2的网格互连接口的介电切片部分的横截面图。
图7是根据某些实施例的具有多个互连的计算机系统。
图8是根据某些实施例的片上系统(SOC)设计。
具体实施方式
本文描述了对被制造为嵌入在多层衬底内并且互连多核心封装上的核心的阵列的网格互连接口(mesh interconnect interface)的增强。核心的阵列可被封装在被称为小芯片(chiplet)的单个晶粒(die)上。例如，小芯片是作为包括多个这种小芯片的集成电路(芯片)的一部分的集成电路(integrated circuit，IC)块。在这种芯片中，系统被划分成被称为小芯片的功能电路块，这些小芯片通常是单个半导体晶粒上的可再用的基于IC的块。在简短说明多小芯片封装之后下面将描述网格互连接口的优点。
图1是根据某些实施例的多小芯片封装100的一部分的框图。一个多小芯片封装100可被制造为包括布置成行和列的小芯片的任意大的阵列。多小芯片封装100因此只例示了这种封装的一个角落，该角落中出于说明目的具有四个小芯片。四个小芯片可包括第一小芯片102A、第二小芯片102B、第三小芯片102C和第四小芯片102D。出于说明目的只进一步描述了第一小芯片102A，因为其他小芯片对于本公开的目的被假设为是相同的。第二小芯片102B也将被称为第一小芯片102A耦合到的小芯片。
在各种实施例中，第一小芯片102A包括四个核心，第一核心104A、第二核心104B、第三核心104C和第四核心104D。第一小芯片102A还可包括排列在相应编号的核心旁边的第一微凸块(micro-bump)阵列108A、第二微凸块阵列108B、第三微凸块阵列108C和第四微凸块阵列108D。第一小芯片102A还可包括第一网格挡块(mesh stop)110A，其包括晶体管的块来促进四个核心104A、104B、104C和104D之间的互连，以例如使得核心可相互通信。微凸块被排列来互连小芯片，如将详细论述的。
然而，首先注意微凸块历史上是被沿着小芯片的边缘排列的以便将两个小芯片连接到彼此。将来自两个小芯片的微凸块连接在一起的诸如多晶粒架构互连(Multiple DieFabric Interconnect，MDFI)之类的体系结构接口将被采用。MDFI和其他这种体系结构接口使用非常宽的信号总线，有数百或数千比特。在一个示例中，每个总线连接可以有大约1,500个信号，并且有超过10,000信号穿越单个晶粒切割边缘。意图是将核心的阵列切割成小得多的分组，而不支付任何晶粒面积或功率开销，例如与完全单片阵列相比。
然而，连接小芯片的历史方式包括位于小芯片的外围的微凸块的大二维阵列，占据了大量的额外面积。此外，MDFI采用四层金属堆叠。金属平面资源的三分之二被用于接地回路，只有三分之一用于发信号。这是因为穿越小芯片之间的嵌入桥的信号被故意同步(例如，“源同步”)，这导致电流的突然浪涌，这产生了大量的噪声，例如地弹反射。为了说明，假设每条线展现1皮法(pF)电容，乘以1,500条线，是1.5纳法(nF)电容，这需要通过接地回路被放电。用一伏特在30皮秒(ps)中将1.5nF电容器放电要花大约50安培。感应噪声(地弹反射)与电流相对于时间的导数(di/dt)成比例，因此电流的快速浪涌要求非常鲁棒(并且昂贵)的返回电流路径。在各种实施例中，线电容由于从桥区域中去除接地平面而减小为二分之一或更小。信号切换也散布在大得多的时间段上。其结果是电流相对于时间的导数小得多，并且感应噪声相应减小。转变每个信号所要求的返回电流经常可由其邻近信号来携带，这些邻近信号在拓扑上被保证在驱动静态的高或低信号(Vcc或Vss)。这消除或降低了对显式的接地或电源平面来携带返回电流的要求。
由于大的返回电流，MDFI或类似的实现方式将金属平面层的一大部分专用于接地返回电流。用于接地回路的额外金属增大了信号电容，这增大了功率。与MDFI接口实现方式相关联的电流的突然浪涌要求了微凸块的数目的大约20-25％的增大以耦合电源和地来进行串扰控制。在微凸块的二维阵列上同步所有信号既花功率又花时延。将大部件划分成四象限的MDFI成本可以是硅晶粒面积的超过百分之十。
为了降低交叉电容和串扰——这将显著降低或消除专用于返回电流的金属平面层的量，对于当前采用的网格互连接口可以作出若干个改变。这些改变一起降低总信号电容，并且将信号电容放电散布在长得多的时间上。所得到的电流浪涌小到足以使得接地回路平面和微凸块可被减小，或者甚至消除。
首先，微凸块可被移动到每个小芯片上的缓存顶上的区域。虽然没有图示，但微凸块的每个集合被布置在大缓存阵列的顶上，位于小芯片上的核心之间。此外，在各种实施例中，跨多层衬底101的一部分120耦合两个相邻小芯片的阵列式微凸块，该部分120采用硅通孔(through-silicon vias，TSV)来在多小芯片封装100和小芯片之间传递信号和电力。
在另一实施例中，微凸块的阵列被布置在介电桥上，该介电桥被嵌入在多芯片封装100的多层衬底101中。在这些实施例中，微凸块的阵列例如利用方形密排(图5A-5B)或六边形密排(图6)布置的导线来耦合到彼此，这进一步降低了交叉电容和串扰。在一个实施例中，来自驱动器库(driver bank)的导线被交替耦合到位于沿着两个小芯片之间(例如第一小芯片102A和第二小芯片102B之间)的每一列微凸块排列的不同微凸块群组中的微凸块，正如将参考图2、图3A-3B和图4A-4B更详细论述的。“列”被理解为是沿着与两个小芯片之间的间隙正交的纵向轴排列的一系列微凸块。在一个实施例中，多层衬底101的部分120由基于硅的材料构成，但也可由其他介电材料构成。
在各种实施例中，在降低交叉电容和串扰的另一个努力中，互连嵌入在多层衬底101的部分120内的微凸块的集合的导线被以若干种方式之一来排列和互连，使得每条导线的最近邻居导线将在不同的时间传递信号。换言之，特定的导线可具有若干条最近邻居导线(例如，在方形密排阵列中有四条最近邻居导线，或者在六边形密排阵列中有六条最近邻居导线)，这些最近邻居导线由于内置于交错且交织的微凸块连接中的切换延迟而在该特定导线之前或之后切换。多层衬底101的部分120内的这些导线连接方案参考图5A-5B和图6来更详细论述。
图2是根据某些实施例的网格互连接口200的侧面透视图。网格互连接口200可包括多小芯片封装100(图1)的多层衬底101的部分120的介电切片220。换言之，图2中所示的切片220只承载着单列的微凸块来帮助这里的说明，但是在微凸块的二维阵列中，多得多的微凸块列被排列在多层衬底的部分120上。网格互连接口200还可包括第一小芯片切割(cutout)205A、第二小芯片切割205B、在第一小芯片切割205A的第一端的第一驱动器库206A和在第二小芯片切割205B的第一端的第二驱动器库206B。每个驱动器库被理解为包括驱动器、接收器和双向输入/输出(I/O)器件，其中在一些情况下，驱动器库充当驱动器，而在其他情况下，驱动器库充当接收器。小芯片切割在图3A-3B和图4A-4B中没有示出，以使得其他结构更好可见。另外，第一小芯片切割205A可被理解为是第一小芯片102A的切片并且第二小芯片切割205B可被理解为是第二小芯片102B的切片，网格互连接口200与这些切片互连。
在实施例中，第一驱动器库206A和第二驱动器库206B的每一者可包括用于利用共同时钟定时(例如，处于最小相位差的相同时钟频率)来发送和接收信号的信号锁。这样，当信号离开驱动器库时，信号也可同步。第一驱动器库206A可耦合到第一小芯片102A的第一网格挡块110并且第二驱动器库206B可耦合到第二小芯片102B的第二网格挡块110B。出于说明目的，如图1中所示，网格互连接口200还可包括将覆盖第一小芯片102A的缓存的第一微凸块集合208A(例如，图1中所示的第三微凸块阵列108C的列切片)和将覆盖第二小芯片102B的缓存的第二微凸块集合208B(例如，图1中所示的第五微凸块集合118C的列切片)。第一和第二微凸块集合208A和208B可沿着纵向轴203对齐，例如在一列中对齐，该纵向轴203一般是由介电切片220的长度定义的。
在各种实施例中，网格互连接口200还包括布置在第一小芯片切割205A上的第一导线集合212A以将第一驱动器库206A耦合到第一微凸块集合208A中的相应微凸块。网格互连接口200还包括布置在第二小芯片切割205B上的第二导线集合212B以将第二驱动器库206B耦合到第二微凸块集合208B中的相应微凸块。在不同实施例中，第一和第二导线集合中的导线可以是微带迹线、金属引线或者能够发送和接收电信号的其他连接迹线。第一和第二导线集合212A和212B(例如，小芯片导线)可以非常细(宽度是亚微米的，例如100nm)，从而是显著电阻性的，这使得小芯片导线是阻容(resistive-capacitive，RC)主导的，从而对于信号而言是慢的。结果，小芯片导线可通过增益级(通常是互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)反相器)被周期性地重复，这些增益级出于简化图的目的而没有被示出。网格互连接口200还包括第三导线集合来将第一微凸块集合208A耦合到介电切片220内的第二微凸块集合208B，第三导线集合因此是嵌入在介电切片220内的。第三导线集合216中的导线可比第一和第二导线集合212A和212B中的导线更粗，并且与第一和第二导线集合相比，信号行经第三导线集合的速度因此可快大约10-20倍。换言之，第一和第二导线集合212A和212B中的导线与第三导线集合216相比可具有小于十分之一的截面面积。
应当注意虽然网格互连接口200被示为具有特定数目的微凸块，这驱动了该数目的互连线来在第一驱动器库206A、第二驱动器库206B之间并且经由介电切片220在彼此之间耦合微凸块，但微凸块的这个数目只是用于每个论述的。如前所述，在实际的网格互连接口中，微凸块的数目将大幅倍增(例如，成更长的列)并且将排列成二维。因此，描绘的网格互连接口200只包括单列微凸块以说明可存在的整个网格互连接口的一个切片。
图3A-3B是根据某些实施例的图2的网格互连接口200的顶部透视图。首先关注图3A-3B，在各种实施例中，第一微凸块集合208A包括沿着纵向轴203(图2)对齐并且定位得最靠近第一驱动器库206A的第一组微凸块308A，第一驱动器库将耦合到第一小芯片102A的第一网格挡块110A。第一微凸块集合208A还可包括沿着纵向轴对齐并且定位得最远离第一驱动器库206A的第二组微凸块308B。
另外关注图3B，第二微凸块集合208B可包括沿着纵向轴对齐并且定位得最靠近第二驱动器库206B的第三组微凸块308C，第二驱动器库将耦合到第二小芯片102B的第二网格挡块110B。第二微凸块集合208B还可包括沿着纵向轴203(图2)对齐并且定位得最远离第二驱动器库206B的第四组微凸块208D。纵向轴203可与第一小芯片102A和第二小芯片102B之间的间隙正交。另外，第一、第二、第三和第四组微凸块308A、308B、308C和308D可被布置在介电切片220上。
在实施例中，第三导线集合216(图2)包括嵌入在介电切片中以将第一组微凸块308A耦合到第四组微凸块308D的第一组导线316A，以及嵌入在介电切片中以将第二组微凸块308B耦合到第三组微凸块308C的第二组导线316B。这些第一和第二组导线316A和316B将参考图4A-4B更详细论述。
在另外的实施例中，第一导线集合212A(图2)还包括第三组导线312A来将第一驱动器库206A耦合到第一组微凸块308A，并且还包括第四组导线312B来将第一驱动器库206A耦合到第二组微凸块308B，其中第三组导线312A中的各导线与第四组导线312B中的各导线是交织的。例如，随着导线顺序离开第一驱动器库206A，来自第三和第四组导线中的导线可在单个平面中交替，使得第三组导线中的每条导线(除了第一导线以外)被定位于第四组导线的两条导线之间。
更具体而言，在一个实施例中，来自第三组导线312A的第一导线312A-1可耦合到第一组微凸块中的第一微凸块，第一微凸块被定位得最靠近第一驱动器库。另外，第三组导线中的第二导线312A-2耦合到第一组微凸块308A中的第二微凸块，第二微凸块被定位得第二靠近第一驱动器库。另外，第三组导线中的第三导线312A-3耦合到第一组微凸块308A中的第三微凸块，第三微凸块被定位得第三靠近第一驱动器库。
至于此实施例中的交织第四组导线312B，第四组导线312B中的第一导线312B-1在第一驱动器库处被定位在第三组导线中的第一和第二导线312A-1和312A-2之间并且耦合到第二组微凸块308B中的第一微凸块。第二组微凸块308B中的第一微凸块可被定位得最靠近第一驱动器库。另外，第四组导线312B中的第二导线312B-2被定位在第三组导线312A中的第二和第三导线312A-2和312A-3之间并且耦合到第二组微凸块308B中的第二微凸块。第二组微凸块312B中的第二微凸块被定位得第二靠近第一驱动器库。这个交织可继续，使得第三组导线312A的较短导线与第四组导线312B的较长导线顺序地交织，使得每条导线的至少一些的长度能够不存在(例如，没有)最近的邻居导线，这从而可降低导线之间的交叉电容和串扰。
在各种实施例中，因为第三和第四组导线312A和312B如前所述是如此细并从而缓慢，因此经过较长导线的信号比经过较短导线的那些延迟得更多。延迟的这个差异造成了信号过渡过微凸块并且进入介电切片220中的不同时间。这些过渡的不同定时将进一步减小经过介电切片的第一和第二组导线316A和316B之间的串扰。
在实施例中，第二驱动器库206B将向把第二驱动器库206B互连到第二小芯片102B的第二导线集合212B(图2)馈送信号，其中第二小芯片102B耦合到第三和第四组微凸块308C和308D。第二导线集合212B可包括第五组导线312C和第六组导线312D，第五组导线312C和第六组导线312D在其在第二驱动器库206B和第三和第四组微凸块308C和308D之间耦合时交织，与参考第三和第四组导线论述的类似。在一个实施例中，第三和第四组导线312A和312B中的导线与第五和第六组导线312C和312D中的导线具有相同的截面面积。
更具体而言，第五组导线312C中的第一导线耦合到第三组微凸块中的第一微凸块(其被定位得最靠近第二驱动器库)，并且第五组导线312C中的第二导线耦合到第三组微凸块中的第二微凸块(其被定位得第二靠近第二驱动器库)。另外，第六组导线312D中的第一导线耦合到第四组微凸块308D中的第一微凸块(其被定位得最靠近第二驱动器库)并且被定位在第五组导线312C中的第一和第二导线之间。另外，第六组导线312D中的第二导线耦合到第四组微凸块308D中的第二微凸块并且被定位在第五组导线312C中的第二和第三导线之间。这个交织可继续，使得第五组导线312C中的较短导线与第六组导线312B中的较长导线顺序地交织，使得每条导线的至少一些的长度能够没有最近的邻居导线，从而降低了导线之间的交叉电容和串扰。
在各种实施例中，因为第五和第六组导线312C和312D如前所述是如此细并从而缓慢，因此经过较长导线的信号比经过较短导线的那些延迟得更多。延迟的这个差异造成了信号过渡过微凸块并且进入介电切片220中的不同时间。这些过渡的不同定时将进一步减小经过介电切片的第一和第二组导线316A和316B之间的串扰。
虽然各种实施例已描述了介电切片220内的第一和第二组导线316A和316B在相同方向上通信的示例(例如，来自小芯片102A的输出连接到小芯片102B上的输入)，但本领域技术人员将会清楚，第一和第二组导线316A和316B可在相反方向上在相同的时间或者在不同的时间进行信号群组的通信。
图4A-4B是根据某些实施例的图2的网格互连接口200的底部透视图。返回参考图3A-3B，第一组导线316A可将第一组微凸块308A耦合到介电切片220内的第四组微凸块308D。这里没有图示介电切片220以免模糊参考图4A-4B论述的导线。第二组导线316B可将第二组微凸块308B耦合到介电切片220内的第三组微凸块308C。
更具体而言，第一组导线316A可包括：第一导线416A，用于将第一组微凸块308A中的最靠近第一驱动器库的第一微凸块耦合到第四组微凸块308D中的最远离第二驱动器库的最后微凸块；第二导线416B，用于将第一组微凸块308B中的第二靠近第一驱动器库的第二微凸块耦合到第四组微凸块308D中的第二远离第二驱动器库的倒数第二微凸块；依此类推，直到最后导线416H，用于将第一组微凸块308A中的最远离第一驱动器库的最后微凸块耦合到第四组微凸块308D中的最靠近第二驱动器库的第一微凸块。这样，第一组导线316A中的导线在其穿过介电切片220时被保持具有基本相等的长度。
此外，第二组导线316B可包括：第一导线416I，用于将第二组微凸块308B中的最靠近第一驱动器库的第一微凸块耦合到第三组微凸块308C中的最远离第二驱动器库的最后微凸块；第二导线416J，用于将第二组微凸块308B中的第二靠近第一驱动器库的第二微凸块耦合到第三组微凸块308C中的第二远离第二驱动器库的倒数第二微凸块；依此类推，直到最后导线416P，用于将第二组微凸块308B中的最远离第一驱动器库的最后微凸块耦合到第三组微凸块308C中的最靠近第二驱动器库的第一微凸块。这样，第二组导线316B中的导线在其穿过介电切片220时被保持具有相等的长度。
在网格互连接口200的实施例中，穿过第一和第二小芯片102A和102B顶上的导线的信号可依据这些导线到这些导线耦合到的各个微凸块有多长而被不同地延迟。因此，虽然信号被第一驱动器库206A源同步地切换到微凸块顶上的导线上并且在第二驱动器库206B处被源同步地接收，但信号在进入和穿过介电切片220时可变得相对偏斜。这样，正如将进一步说明的，经由携带信号的导线的空间偏移，可产生定时重叠。
出于说明目的，想象下述同步小芯片信号群组：该同步小芯片信号群组在它们在以50μm间距出现的一长列微凸块上方行进时以100皮秒(ps)/毫米(mm)传播。如果第一微凸块正好在驱动器库206A的起源点处，则其信号在时间＝0进入介电切片220。通过列中的第二微凸块进入介电切片220的信号将在时间＝5ps进入。第三信号将在时间＝10ps在第三微凸块处进入，依此类推。如果信号切换是按15ps，则在任何给定时间微凸块的列中将有不多于三个接连的微凸块在切换。如果微凸块的阵列有许多这样的列彼此并排，则我们可假设在任何给定时间(在微凸块的整个阵列中)有不多于三行微凸块切换。
如前所述，同时切换(驱动器库内的)驱动器的大二维阵列要求信号切换时间期间的大电流脉冲，这造成了每单位时间电流的大变化，并且因此造成了大量的感应供给噪声，这也引起了电路变慢。通过减少同时切换信号的微凸块行的数目，放电电流散布在长得多的时间上(例如，对于微凸块的1mm列是100ps)。散布具有七倍大的持续时间(100ps/15ps)的固定电荷脉冲会将电流幅值减小七倍并且将时间增大七倍，这对这个简化的示例导致每单位时间的电流的变化小了大约49倍。
在实施例中，正如在图4A和4B中视觉上可见的，第一和第二组导线316A和316B中的导线在空间上交织，并且由于沿着介电切片220的长度排列的微凸块上的连接的分段性，第一和第二组导线316A和316B中的每条导线具有是其长度的大约百分之五十的最近邻居。此外，穿过介电切片220的第一和第二组导线316A和316B可按使得最近邻居导线能够在不同的时间切换(例如，传递)信号的任何数目的栅格化组织来在空间上交织。被密排到介电切片220中的导线的空间交织以具有隔离的导线和时间上栅格化的组织都减小了导线的网格之间的交叉电容和串扰。此外，在一个实施例中，第一组导线中的导线的最近邻居导线具有大致百分之五十的与该导线相互不重叠的长度，并且第二组导线中的导线的最近邻居导线具有大约百分之五十的与该导线相互不重叠的长度。
在实施例中，(由于第一和第二微凸块集合之间的导线连接的交错和交织性)没有由导线填充的空间(例如，物理轨道位置)被回填(backfill)以接地屏蔽。回填意思是把正常情况下不被填充(例如，空)的物理轨道位置的部分用接地迹线填充而不是使之为空。硅工艺工程师可能要求最小导线密度，这将排除由于在两个维度上复制网格互连接口200而可能在第一行微凸块处产生的超低基础晶粒密度。以接地片段对空的半空轨道进行回填产生了均匀的导线密度，同时创造了更鲁棒的接地。缺点是更高的电容，这可能增大功率并且通过信号的更高RC衰减而劣化信号切换。因此，在一些实施例中，空的物理轨道可不被回填以避免这种劣化。
图5A是根据一个方形密排、水平栅格跟踪排序实施例的第一和第二微凸块集合208A和208B之间的图2的网格互连接口200的介电切片部分的横截面图。图5B是根据一个方形密排、垂直栅格跟踪排序实施例的微凸块的集合之间的图2的网格互连接口200的介电切片部分的横截面图。
图5A-5B的截面视图可存在于介电切片220内，在存在于第一微凸块集合208A和第二微凸块集合208B(图2)之间的间隙下方，从而在第一和第二小芯片102A和102B(图1)之间的间隙下方。图5A-5B中图示的示例是介电切片220内的第一和第二组导线316A和316B(图3A-3B)的方形密排布置的截面。图5A的示例还应用了第一和第二组导线316A和316B的水平栅格跟踪排序，而图5B的示例还应用了第一和第二组导线316A和316B的垂直栅格跟踪排序。图5A-5B的示例对应于具有48个微凸块(每一半上24个微凸块)的网格互连接口的实施例，但该方案对于这里早前的描绘32个微凸块(每一半上16个微凸块)的实施例是相同的。
从图5A-5B中可见，第一组导线316A中的每条导线被标记有指示这些是“最靠近驱动器库”的阴影，并且第二组导线316B中的每条导线被标记有指示这些是“最远离驱动器库”的阴影，其中所涉及的可以是第一或第二驱动器库的任一者，因为网格互连接口在第一和第二驱动器库206A和206B之间是对称的。最低号码(例如1、2、3…)最靠近驱动器库并且较高的号码(例如，24、23、22…)最远离驱动器库，例如，对应于导线耦合到的相对微凸块位置。
对于典型小芯片金属系统，在第一组导线316A的给定微凸块和第二组导线316B中的相同编号的微凸块处，信号到达时间可以有大约100ps差异，其中后者比前者离驱动器库远大约1mm。水平栅格化的版本可导致两条最近邻居导线(左和右)以相似的定时切换，并且另外两条最近邻居导线(上和下)分别比第一对最近邻居导线领先约20ps和落后约20ps切换。在一个示例中(图5A)，假设关注第二组导线316B中的第五号导线，则水平平面中的两个最近邻居是第一组导线316A中的第五和第六号导线并且垂直平面中的两个最近邻居是第一组导线316A中的第一和第九号导线。因此，第五和第六号导线可具有相互相似的定时，而第一号导线可领先20ps切换并且第九号导线可落后20ps切换。相似的一组切换定时可发生在图5B的示例中，但是在介电切片220上垂直分析的。
有利地，无论是分析图5A的水平栅格排序还是图5B的垂直栅格排序，在方形密排布置中的介电切片的多层内，第一组导线316A中的导线的最近邻居导线都不是第一组导线中的，并且第二组导线316B中的导线的最近邻居导线都不是第二组导线中的。这样，最近邻居导线不应当与在这些最近邻居导线中间的导线同时转变。在实施例中，每条导线的大致一半长度将没有填充邻居。没有填充的部分可被接地屏蔽回填，如前所述。在任一情况下，可只需要向图2中排列的第一和第二微凸块集合208A和208B添加适度数目的电源和接地微凸块，例如足以通过诸如中介层之类的较低衬底层为小芯片逻辑供电。
图6是根据一个六边形密排、垂直栅格跟踪排序实施例的微凸块的集合之间的图2的网格互连接口的介电切片部分的横截面图。在六边形密排布置中，排列的第一微凸块集合208A可被划分成三组微凸块(而不是两组微凸块)并且排列的第二微凸块集合208B也可被划分成三组微凸块。三组微凸块的这两个集合的每一者随后可分别与第一组导线、第二组导线和第三组导线耦合。第一组导线可以是“最靠近驱动器库”的那些，第二组导线可以是“最远离驱动器库”的那些，并且第三组导线可以是“与驱动器库中等距离”的那些，如图6的阴影图例所示。
为了进一步说明，这些另外的微凸块和导线组在一个实施例中可被如下组织。第一组微凸块沿着纵向轴203对齐并且被定位得最靠近第一驱动器库206A，第一驱动器库耦合到第一小芯片102A的第一网格挡块110A。第二组微凸块沿着纵向轴对齐并且被定位得最远离第一驱动器库。第三组微凸块沿着纵向轴对齐并且被定位在第一和第二组微凸块之间。第四组微凸块沿着纵向轴对齐并且被定位得最靠近第二驱动器库206B，第二驱动器库耦合到第二小芯片102B的第二网格挡块110B。第五组微凸块沿着纵向轴对齐并且被定位得最远离第二驱动器库。第六组微凸块沿着纵向轴对齐并且被定位在第四和第五组微凸块之间，其中纵向轴与在第一和第二小芯片之间限定的间隙正交，并且其中第一、第二、第三、第四、第五和第六组微凸块被布置在介电切片220上。第一组导线嵌入在介电切片中以将第一组微凸块耦合到第五组微凸块。第二组导线嵌入在介电切片中以将第三组微凸块耦合到第六组微凸块。第三组导线嵌入在介电切片中以将第二组微凸块耦合到第四组微凸块。
在另一实施例中，在介电切片220内在第二和第五组微凸块之间，第一组导线、第二组导线和第三组导线按六边形密排布置在介电切片的多层内交织。另外，第一组导线中的导线的最近邻居导线都不是第一组导线中的，第二组导线中的导线的最近邻居导线都不是第二组导线中的，并且第三组导线中的导线的最近邻居导线都不是第三组导线中的。
这样，六边形密排导线内的每条导线只具有属于其他两个组导线的最近邻居导线。例如，关注第二组导线中的第四号导线(图6)，其最近邻居从左到右顺时针是：第一组导线中的第一导线，第三组导线中的第一导线，第一组导线中的第四导线，第三组导线中的第四导线，第一组导线中的第五导线，以及第三组导线中的第二导线。这些导线都不是第二组导线中的。这样，最近邻居导线不应当与在这些最近邻居导线中间的导线同时切换。的确，导线的最近邻居中最多三个将在相似的时间切换(例如，4-5号导线或1-2号导线)。此外，大约67％的导线在其信号长度的三分之一中没有填充最近邻居导线。这样，只有相邻的大约三或四行微凸块可在大约相同的时间切换。此定时可由拓扑强制，例如RC线路延迟和从驱动器库到过渡入和过渡出介电切片220的微凸块的距离。
作为另一示例，假定六边形密排的导线为间距为50μm的每列45个微凸块的微凸块列服务，并且小芯片的信号速度是100ps每毫米(mm)。同步离开驱动器库的信号可比第一组微凸块中的第一微凸块晚75ps并且比第二组微凸块中的第一微凸块早75ps到达第三组微凸块中的第一微凸块。对于图6中所示的第三组导线中的任何一条导线，三条最近邻居导线可在该导线切换之前的60-80ps切换并且三条最近邻居导线可在该导线切换之后的60-80ps切换。桥接或内插总线通常可被设计有低于40ps的渡越时间，这意味着在导线的信号渡过介电切片220时最近邻居导线在驱动静态高和低。最近邻居导线因此可充当用于“返回电流”的合理路径，这可消除(或大幅降低)对显式接地回路的需求。
作为六边形密排布置的另一实施例，网格互连接口200可包括第四组导线来将第一驱动器库耦合到第一组微凸块。第五组导线将第一驱动器库耦合到第二组微凸块。第六组导线将第一驱动器库耦合到第三组微凸块。第四、第五和第六组导线中的相应导线交织在一起以使得：第四组导线中没有两条导线沿着第一驱动器库相邻定位；第五组导线中没有两条导线沿着第一驱动器库相邻定位；并且第六组导线中没有两条导线沿着第一驱动器库相邻定位。
在六边形密排布置的这个另一实施例中，网格互连接口200可包括第七组导线来将第二驱动器库耦合到第四组微凸块。第八组导线将第二驱动器库耦合到第五组微凸块。第九组导线将第二驱动器库耦合到第六组微凸块。第七、第八和第九组导线中的相应导线交织在一起以使得：第七组导线中没有两条导线沿着第二驱动器库相邻定位；第八组导线中没有两条导线沿着第二驱动器库相邻定位；并且第九组导线中没有两条导线沿着第二驱动器库相邻定位。
这些实施例包括若干个优点，包括微凸块阵列避免了返回电流开销(通常在25％范围中)，允许它们适应于更小的面积。有了这个减小，微凸块阵列可适应于存在于垂直网格和水平网格信号通道中的缓存存储器上(参见图1)，从而避免了任何显式面积开销。此外，信号散布在整个金属平面资源上，而不是囿于资源的三分之一，例如MDFI将三分之二的金属平面资源用于返回电流和隔离。有了三倍的资源，信号可被优化来获得更低的时延和更低的功率。最后，共同时钟定时和超快导线的组合使能了跨晶粒切割通信(例如，第一小芯片102A的核心和第二小芯片102B的另一核心之间的通信)的核心之间的单周期“跳跃”。这比一些单片核心阵列具有更低时延，并且比现有的晶粒-晶粒接口快得多，例如比穿越MDFI少六个周期。
图7是根据某些实施例的具有多个互连的计算机系统700。系统700包括耦合到控制器中枢715的处理器705和系统存储器710。处理器705包括任何处理元件，例如微处理器、主机处理器、嵌入式处理器、协处理器或者其他处理器。处理器705通过前端总线(front-side bus，FSB)706耦合到控制器中枢715。在一个实施例中，FSB 706是如下所述的串行点到点互连。在另一实施例中，FSB 706(例如，链路)包括遵从不同的互连标准的串行差动互连体系结构。
系统存储器710包括任何存储器设备，例如随机访问存储器(random accessmemory，RAM)、非易失性(non-volatile，NV)存储器或者可被系统700中的设备访问的其他存储器。系统存储器710通过存储器接口716耦合到控制器中枢715。存储器接口的示例包括双数据速率(double-data rate，DDR)存储器接口、双通道DDR存储器接口和动态RAM(dynamic RAM，DRAM)存储器接口。
在一个实施例中，控制器中枢715是根集线器、根复合体或者根控制器。控制器中枢715的示例包括芯片集、存储器控制器中枢(memory controller hub，MCH)、北桥、互连控制器中枢(interconnect controller hub，ICH)、南桥以及根控制器/集线器。术语芯片集通常指的是两个物理上分离的控制器中枢，即存储器控制器中枢(MCH)耦合到互连控制器中枢(ICH)。注意当前系统通常包括与处理器705集成的MCH，而控制器715将与I/O设备通信，其方式与如下所述的类似。在一些实施例中，通过根复合体(例如，控制器715)可选地支持对等路由。
这里，控制器中枢715通过串行链路719耦合到交换机/桥接器720。也可被称为接口/端口717和721的输入/输出模块717和721包括/实现分层协议栈来提供控制器中枢715和交换机720之间的通信。在一个实施例中，多个设备能够耦合到交换机720。
交换机/桥接器720从设备725向上游路由封包/消息，即在层次体系中向上朝着根复合体，路由到控制器中枢715，以及向下游路由封包/消息，即在层次体系中向下远离根控制器，从处理器705或系统存储器710路由到设备725。交换机720在一个实施例中被称为多个虚拟PCI到PCI桥接设备的逻辑组装件。设备725包括要耦合到电子系统的任何内部或外部设备或组件，例如I/O设备、网络接口控制器(Network Interface Controller，NIC)、附加卡、音频处理器、网络处理器、硬盘驱动器、存储设备、CD/DVD ROM、监视器、打印机、鼠标、键盘、路由器、便携式存储设备、火线设备、通用串行总线(Universal Serial Bus，USB)设备、扫描仪和其他输入/输出设备。通常在
Figure BDA0002411354740000181
术语中，这样的设备被称为端点。虽然没有具体示出，但设备725可包括
Figure BDA0002411354740000182
到PCI/PCI-X桥接器以支持遗留的或者其他版本的PCI设备。
Figure BDA0002411354740000183
中的端点设备通常被分类为遗留、
Figure BDA0002411354740000184
或者根复合体集成端点。
图形加速器730也通过串行链路732耦合到控制器中枢715。在一个实施例中，图形加速器730耦合到MCH，MCH耦合到ICH。交换机720以及相应地I/O设备725于是耦合到ICH。I/O模块731和718也将实现分层协议栈来在图形加速器730和控制器中枢715之间通信。与上文论述的MCH类似，图形控制器或图形加速器730本身可被集成在处理器705中。
I/O设备725包括接口726并且交换机/桥接器720包括接口722。接口726经由串行链路723耦合到接口722。
在一个实施例中，包括WLAN单元和
Figure BDA0002411354740000191
单元的短程无线引擎可经由根据
Figure BDA0002411354740000192
协议的互连耦合到处理器705，例如根据PCI
Figure BDA0002411354740000193
规范基础规范版本3.0(2004年1月17日发布)，或者诸如串行数据输入/输出(serial data input/output，SDIO)标准之类的另外的这种协议。当然，可配置在一个或多个附加卡上的这些外围设备之间的实际物理连接可借由适配到母板的NGFF连接器。利用WLAN单元，可实现根据给定的电气与电子工程师学会(Institute of Electrical and Electronics Engineers，IEEE)802.11标准的
Figure BDA0002411354740000194
通信，而经由使用
Figure BDA0002411354740000195
技术的单元，经由
Figure BDA0002411354740000196
协议的短程通信可发生。在另一实施例中，这些单元可经由例如USB链路或者通用异步接收器发送器(universal asynchronous receiver transmitter，UART)链路与处理器705通信。
系统700的一个或多个组件可由形成为如本文所述的PCB上的信号迹线的连接器来耦合。例如，FSB 706、存储器接口716、串行链路719、串行链路723或者串行链路732中的一个或多个可在PCB形成过程内形成在粘合层(例如粘合层310)上。
接下来转到图8，描绘了根据本公开的片上系统(system on-chip，SOC)设计的实施例。作为具体说明性示例，SOC 800被包括在用户设备(user equipment，UE)中。在一个实施例中，UE指将被最终用户用来通信的任何设备，例如手持电话、智能电话、平板设备、超薄笔记本、具有宽带适配器的笔记本或者任何其他类似的通信设备。通常UE连接到基站或节点，这在性质上可能对应于GSM网络中的移动站(mobile station，MS)。
这里，SOC 800包括2个核心——806和807。与以上论述类似，核心806和807可符合指令集体系结构，例如基于
Figure BDA0002411354740000197
体系结构CoreTM的处理器、超微半导体公司(AdvancedMicro Devices,Inc.，AMD)处理器、基于MIPS的处理器、基于ARM的处理器设计，或者它们的客户，以及它们的被许可者或使用者。核心806和807耦合到与总线接口单元809和L2缓存804相关联的缓存控制808以与系统800的其他部分通信。互连810包括片上互连，例如IOSF、AMBA或者上文论述的其他互连，它们可能实现描述的公开的一个或多个方面。
互连810(例如，接口)提供到其他组件的通信信道，例如到订户身份模块(Subscriber Identity Module，SIM)830以与SIM卡相接口，到引导ROM 835来保存引导代码供核心806和807执行以初始化和引导SOC 800，到SDRAM控制器840以与外部存储器(例如，DRAM 860)相接口，到闪存控制器845以与非易失性存储器(例如，闪存865)相接口，到外设控制850(例如串行外围接口)以与外设相接口，到视频编解码器820和视频接口825以显示和接收输入(例如触摸使能输入)，到GPU 815以执行图形相关计算，等等。这些接口的任何一者可包含本文描述的本公开的方面。
在一些实施例中，互连810可被形成为如本文所述的PCB上的信号迹线。例如，互连810可形成在公开的PCB形成过程内的粘合层(例如粘合层310)上以耦合到SOC 800的一个或多个组件。
此外，系统图示了用于通信的外设，例如
Figure BDA0002411354740000201
模块870、3G调制解调器875、GPS 880和
Figure BDA0002411354740000202
885。注意如上所述，UE包括用于通信的无线电装置。结果，这些外围通信模块不全都是必需的。然而，在UE中，要包括某种形式的无线电装置用于外部通信。SOC800可经由被蚀刻为如本文公开那样形成的PCB的信号迹线的连接器130耦合到外设。
以下示例属于进一步实施例。
示例是一种网格互连接口，包括：1)多芯片封装的多层衬底的一部分，所述部分限定介电切片；2)沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；3)沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；4)沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第三组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；5)沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第四组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一、第二、第三和第四组微凸块被布置在所述介电切片上；6)嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第四组微凸块的第一组导线；以及7)嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第三组微凸块的第二组导线，其中所述第一组导线和所述第二组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，并且所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的。
在示例2中，如示例1所述的网格互连接口，其中所述第一组导线包括：1)第一导线，用于将所述第一组微凸块中的最靠近所述第一驱动器库的第一微凸块耦合到所述第四组微凸块中的最远离所述第二驱动器库的最后微凸块；以及2)第二导线，用于将所述第一组微凸块中的最远离所述第一驱动器库的最后微凸块耦合到所述第四组微凸块中的最靠近所述第二驱动器库的第一微凸块。
在示例3中，如示例1所述的网格互连接口，其中所述第二组导线包括：1)第一导线，用于将所述第二组微凸块中的最靠近所述第一驱动器库的第一微凸块耦合到所述第三组微凸块中的最远离所述第二驱动器库的最后微凸块；以及2)第二导线，用于将所述第二组微凸块中的最远离所述第一驱动器库的最后微凸块耦合到所述第三组微凸块中的最靠近所述第二驱动器库的第一微凸块。
在示例4中，如示例1所述的网格互连接口，其中所述第一组导线和所述第二组导线按方形密排布置在所述介电切片的多层内交织。
在示例5中，如示例1所述的网格互连接口，其中所述第一组导线中的导线的最近邻居导线具有大约百分之五十的与该导线相互不重叠的长度，并且所述第二组导线中的导线的最近邻居导线具有大约百分之五十的与该导线相互不重叠的长度。
在示例6中，如示例1所述的网格互连接口，还包括：1)第三组导线，用于将所述第一驱动器库耦合到所述第一组微凸块；以及2)第四组导线，用于将所述第一驱动器库耦合到所述第二组微凸块，其中所述第三组导线中的各导线与所述第四组导线中的各导线交织。
在示例7中，如示例6所述的网格互连接口，其中所述第三组导线和所述第四组导线中的导线分别与所述第一组导线和所述第二组导线中的导线相比具有小于十分之一的截面面积。
在示例8中，如示例6所述的网格互连接口，还包括：1)第五组导线，用于将所述第二驱动器库耦合到所述第三组微凸块；以及2)第六组导线，用于将所述第二驱动器库耦合到所述第四组微凸块，其中所述第五组导线中的各导线与所述第六组导线中的各导线交织。
在示例9中，如示例8所述的网格互连接口，其中所述第五组导线和所述第六组导线中的导线与所述第三组导线和所述第四组导线中的导线具有相同的截面面积。
示例10是一种装置，包括：1)按列对齐并且被定位得最靠近驱动器库的第一组微凸块；2)按列对齐并且被定位得最远离所述驱动器库的第二组微凸块，所述驱动器库用于向第一组导线和第二组导线馈送信号，所述第一组导线和所述第二组导线将所述驱动器库耦合到其上布置着第一小芯片的所述第一组微凸块和第二组微凸块；3)所述第一组导线，其中所述第一组导线中的第一导线耦合到所述第一组微凸块中的第一微凸块，所述第一微凸块被定位得最靠近所述驱动器库，并且其中所述第一组导线中的第二导线耦合到所述第一组微凸块中的第二微凸块，其中所述第二微凸块被定位得第二靠近所述驱动器库；以及4)所述第二组导线，其中所述第二组导线中的第一导线在所述驱动器库处被定位在所述第一组导线中的第一导线和第二导线之间，并且耦合到所述第二组微凸块中的第一微凸块，其中所述第二组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第二组导线中的第二导线被定位在所述第一组导线中的第二导线和第三导线之间并且耦合到所述第二组微凸块中的第二微凸块，其中所述第二组微凸块中的第二微凸块被定位得第二靠近所述驱动器库。
在示例11中，如示例10所述的装置，其中所述第一组微凸块和所述第二组微凸块将所述第一组导线和所述第二组导线从所述第一小芯片耦合到多层衬底的一部分的介电切片，所述装置还包括：1)按列对齐并且排列得超出所述第二组微凸块的第三组微凸块；2)按列对齐并且排列得超出所述第三组微凸块的第四组微凸块，其中所述第三组微凸块和所述第四组微凸块在所述介电切片内分别由第三组导线和第四组导线耦合到所述第一组微凸块和所述第二组微凸块，并且其中第二小芯片将被布置在所述第三组微凸块和所述第四组微凸块上；3)所述第三组导线，其中所述第三组导线中的第一导线耦合在所述第一组微凸块中的第一微凸块和所述第三组微凸块中的第一微凸块之间，其中所述第三组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第三组导线中的第二导线耦合在所述第一组微凸块中的第二微凸块和所述第三组微凸块中的第二微凸块之间，其中所述第三组微凸块中的第二微凸块被定位得第二靠近所述驱动器库；以及4)所述第四组导线，其中所述第四组导线中的第一导线耦合在所述第二组微凸块中的第一微凸块和所述第四组微凸块中的第一微凸块之间，其中所述第四组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第四组导线中的第二导线耦合在所述第二组微凸块中的第二微凸块和所述第四组微凸块中的第二微凸块之间，其中所述第四组微凸块中的第二微凸块被定位得第二靠近所述驱动器库。
在示例12中，如示例11所述的装置，其中所述第三组导线中的第一导线的第一长度与所述第四组导线中的第一导线的第二长度具有大约百分之五十的相互重叠，其中所述第三组导线和所述第四组导线中的导线的不相互重叠的部分被接地屏蔽回填。
在示例13中，如示例11所述的装置，其中所述第三组导线中的第二导线的第一长度与所述第四组导线中的第二导线的第二长度具有大约百分之五十的相互重叠，其中所述第三组导线和所述第四组导线中的导线的不相互重叠的部分被接地屏蔽回填。
在示例14中，如示例11所述的装置，其中，在所述介电切片内在所述第二组微凸块和所述第三组微凸块之间，所述第四组导线中的第一导线被定位得与所述第三组导线中的第一导线水平相邻，所述第四组导线中的第二导线被定位得与所述第三组导线中的第一导线水平相邻，并且所述第三组导线中的第二导线被定位得与所述第四组导线中的第二导线水平相邻。
在示例15中，如示例14所述的装置，其中所述第三组导线中的第五导线被定位在所述第四组导线中的第一导线的垂直下方，所述第四组导线中的第五导线被定位在所述第三组导线中的第一导线的垂直下方，所述第三组导线中的第六导线被定位在所述第四组导线中的第二导线的垂直下方，并且所述第四组导线中的第六导线被定位在所述第三组导线中的第二导线的垂直下方。
在示例16中，如示例11所述的装置，其中，在所述介电切片内在所述第二组微凸块和所述第三组微凸块之间，所述第四组导线中的第一导线被定位在所述第三组导线中的第一导线的垂直下方，所述第四组导线中的第二导线被定位在所述第三组导线中的第一导线的垂直下方，并且所述第三组导线中的第二导线被定位在所述第四组导线中的第二导线的垂直下方。
在示例17中，如示例16所述的装置，其中所述第三组导线中的第四导线被定位得与所述第四组导线中的第一导线水平相邻，所述第四组导线中的第四导线被定位得与所述第三组导线中的第一导线水平相邻，所述第三组导线中的第五导线被定位得与所述第四组导线中的第二导线水平相邻，并且所述第四组导线中的第五导线被定位得与所述第三组导线中的第二导线水平相邻。
在示例18中，如示例11所述的装置，其中所述驱动器库是第一驱动器库，所述装置还包括：1)布置在所述第三组微凸块和所述第四组微凸块上的第二驱动器库，用于向第五组导线和第六组导线馈送信号，所述第五组导线和所述第六组导线将所述第二驱动器库互连到所述第二小芯片；2)所述第五组导线，其中所述第五组导线中的第一导线耦合到所述第三组微凸块中的第一微凸块，并且所述第五组导线中的第二导线耦合到所述第三组微凸块中的第二微凸块；以及3)所述第六组导线，其中所述第六组导线中的第一导线耦合到所述第四组微凸块中的第一微凸块并且被定位在所述第五组导线中的第一导线和第二导线之间，并且其中所述第六组导线中的第二导线耦合到所述第四组微凸块中的第二微凸块并且被定位在所述第五组导线中的第二导线和第三导线之间。
在示例19中，一种网格互连接口包括：1)多芯片封装的多层衬底的一部分，所述部分限定介电切片；2)沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；3)沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；4)沿着所述纵向轴对齐并且被定位在所述第一组微凸块和所述第二组微凸块之间的第三组微凸块；5)沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第四组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；6)沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第五组微凸块；7)沿着所述纵向轴对齐并且被定位在所述第四组微凸块和所述第五组微凸块之间的第六组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一、第二、第三、第四、第五和第六组微凸块被布置在所述介电切片上；8)嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第五组微凸块的第一组导线；9)嵌入在所述介电切片中以将所述第三组微凸块耦合到所述第六组微凸块的第二组导线；以及10)嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第四组微凸块的第三组导线，其中所述第一组导线、所述第二组导线和所述第三组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的，并且所述第三组导线中的导线的最近邻居导线都不是所述第三组导线中的。
在示例20中，如示例19所述的网格互连接口，其中所述第一组导线、所述第二组导线和所述第三组导线按六边形密排布置在所述介电切片的多层内交织。
在示例21中，如示例19所述的网格互连接口，还包括：1)第四组导线，用于将所述第一驱动器库耦合到所述第一组微凸块；2)第五组导线，用于将所述第一驱动器库耦合到所述第二组微凸块；以及3)第六组导线，用于将所述第一驱动器库耦合到所述第三组微凸块，其中所述第四、第五和第六组导线中的各导线交织在一起以使得：a)所述第四组导线中没有两条导线沿着所述第一驱动器库相邻定位；b)所述第五组导线中没有两条导线沿着所述第一驱动器库相邻定位；并且c)所述第六组导线中没有两条导线沿着所述第一驱动器库相邻定位。
在示例22中，如示例21所述的网格互连接口，其中所述第四组导线、所述第五组导线和所述第六组导线中的导线分别与所述第一组导线、所述第二组导线和所述第三组导线中的导线相比具有小于十分之一的截面面积。
在示例23中，如示例21所述的网格互连接口，还包括：1)第七组导线，用于将所述第二驱动器库耦合到所述第四组微凸块；2)第八组导线，用于将所述第二驱动器库耦合到所述第五组微凸块；以及3)第九组导线，用于将所述第二驱动器库耦合到所述第六组微凸块，其中所述第七、第八和第九组导线中的各导线交织在一起以使得：a)所述第七组导线中没有两条导线沿着所述第二驱动器库相邻定位；b)所述第八组导线中没有两条导线沿着所述第二驱动器库相邻定位；并且c)所述第九组导线中没有两条导线沿着所述第二驱动器库相邻定位。
各种实施例可具有上文描述的结构特征的不同组合。例如，上文描述的计算系统的所有可选特征也可对于本文描述的方法或过程实现并且示例中的具体细节可用在一个或多个实施例中的任何地方。
虽然已针对有限数目的实施例描述了本公开，但本领域技术人员将会明白从这些实施例的许多修改和变化。希望所附权利要求覆盖落在本公开的真实精神和范围内的所有这种修改和变化。
在本文的描述中，阐述了许多具体细节，例如特定类型的处理器和系统配置、特定硬件结构、特定体系结构和微体系结构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器管线阶段和操作等等的示例，以便提供对本公开的透彻理解。然而，本领域技术人员将会清楚，实现本公开并不需要使用这些具体细节。在其他情况中，没有详细描述公知的组件或方法，例如特定的和替换的处理器体系结构、用于描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实施例、用代码对算法的特定表述、特定断电和门控技术/逻辑以及计算机系统的其他特定操作细节，以避免不必要地模糊本公开。
可参考特定集成电路中(例如计算平台或微处理器中)的高速I/O(HSIO)设备中的组件描述实施例。实施例也可适用于其他类型的集成电路和可编程逻辑器件。例如，公开的实施例不限于桌面计算机系统或便携计算机，例如
Figure BDA0002411354740000271
UltrabooksTM计算机，而且也可用于其他设备中，例如手持设备、平板设备、其他薄型笔记本、片上系统(SoC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(personal digital assistant，PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(digital signal processor，DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(wide area network，WAN)交换机或者能够执行下面教导的功能和操作的任何其他系统。描述了系统可以是任何种类的计算机或嵌入式系统。公开的实施例尤其可用于低端设备，比如可穿戴设备(例如，手表)、电子植入物、感观和控制基础设施设备、控制器、监视控制和数据采集(supervisory control and data acquisition，SCADA)系统，等等。另外，本文描述的装置、方法和系统不限于物理计算设备，而是也可涉及针对能量节约和效率的软件优化。正如在以下描述中将变得容易清楚的，本文描述的方法、装置和系统的实施例(无论是就硬件、固件、软件或者其组合而言)对于与性能考虑平衡的“绿色技术”未来是至关重要的。
虽然这里的实施例是参考处理器来描述的，但其他实施例适用于其他类型的集成电路和逻辑器件。本公开的实施例的类似技术和教导可被应用到可受益于更高管线吞吐量和改善的性能的其他类型的电路或半导体器件。本公开的实施例的教导适用于执行数据操纵的任何处理器或机器。然而，本公开不限于执行512比特、256比特、128比特、64比特、32比特或16比特数据操作的处理器或机器，而是可被应用到其中执行数据的操纵或管理的任何处理器和机器。此外，这里的描述提供了示例，并且附图为了说明示出了各种示例。然而，这些示例不应当被从限制意义上来解释，因为它们只是想要提供本公开的实施例的示例，而不是提供本公开的实施例的所有可能实施例的详尽列表。
本文使用的模块指的是硬件、软件和/或固件的任何组合。作为示例，模块包括硬件，例如微控制器，其与非暂态介质相关联来存储适合于被微控制器执行的代码。因此，在一个实施例中提及模块指的是硬件，其被特别配置为识别和/或执行要被保存在非暂态介质上的代码。此外，在另一实施例中，对模块的使用指的是包括代码的非暂态介质，该代码特别适合于被微控制器执行来执行预定的操作。正如可以推断出的，在另外一个实施例中，术语模块(在此示例中)可以指微控制器和非暂态介质的组合。通常，被图示为分开的模块边界一般是变化的并且可能重叠。例如，第一和第二模块可共享硬件、软件、固件或者其组合，而可能保留一些独立的硬件、软件或固件。在一个实施例中，对术语逻辑的使用包括硬件，例如晶体管、寄存器或其他硬件，例如可编程逻辑器件。
对短语“被配置为”的使用在一个实施例中指的是布置、装配、制造、许诺销售、进口和/或设计装置、硬件、逻辑或元件来执行指定或确定的任务。在此示例中，未在操作的装置或其元件仍“被配置为”执行指定的任务，如果它被设计、耦合和/或互连来执行所述指定任务的话。作为纯说明性示例，逻辑门在操作期间可提供0或1。但“被配置为”向时钟提供使能信号的逻辑门不包括可提供1或0的每一个可能逻辑门。反而，逻辑门是以在操作期间1或0输出会使能时钟的某种方式耦合的那种。再次注意对术语“被配置为”的使用不要求操作，而是聚焦于装置、硬件和/或元件的潜在状态，其中在潜在状态中，装置、硬件和/或元件被设计为当该装置、硬件和/或元件在操作时执行特定的任务。
此外，在一个实施例中对短语“用来”、“能够”和/或“可操作来”的使用指的是以使能以指定方式使用装置、逻辑、硬件和/或元件的方式设计的某种装置、逻辑、硬件和/或元件。与上文一样要注意在一个实施例中对“用来”、“能够”或者“可操作来”的使用指的是装置、逻辑、硬件和/或元件的潜在状态，其中装置、逻辑、硬件和/或元件未在操作，但被以使能以指定方式使用装置的方式来设计。
本说明书中各处提及“一个实施例”或“一实施例”的意思是联系该实施例描述的特定特征、结构或特性被包括在本公开的至少一个实施例中。从而，短语“在一个实施例中”或“在一实施例中”在本说明书各处的出现不一定全都指的同一实施例。另外，特定的特征、结构或特性在一个或多个实施例中可按任何适当的方式被组合。
在前述说明书中，参考特定示范性实施例给出了详细描述。然而，很明显，在不脱离如所附权利要求所记载的本公开的更宽精神和范围的情况下，可对其进行各种修改和改变。因此应从说明意义而不是限制意义上来看待说明书和附图。此外，前述对实施例和其他示范性语言的使用不一定指的是同一实施例或同一示例，而是可以指不同的和有区别的实施例，以及可能相同的实施例。
详细描述的一些部分是按计算机存储器内的数据比特上的操作的算法和符号表示来呈现的。这些算法描述和表示是被数据处理领域的技术人员用来最有效地将其工作的实质传达给本领域其他技术人员的手段。算法在这里并且一般而言被设想为是通向期望结果的操作的自洽序列。这些操作是要求对物理量的物理操纵的那些。通常(但并非一定)，这些量采取能够被存储、传送、组合、比较和以其他方式操纵的电信号或磁信号的形式。已证明有时，主要是出于习惯用法的原因，将这些信号称为比特、值、元素、符号、字符、项、数字等等，是方便的。本文描述的块可以是硬件、软件、固件或者其组合。
然而，应当记住，所有这些和类似的术语都将与适当的物理量相关联并且只是应用到这些量的方便标签。除非从以上论述清楚看出另有具体声明，否则要明白在整个说明书各处，利用诸如“接触”、“耦合”、“进行”、“发送”、“接收”之类的术语的论述指的是将计算系统的寄存器和存储器内的被表示为物理(例如，电子)量的数据操纵和变换成计算系统存储器或寄存器或其他这种信息存储、传输或显示设备内的被类似地表示为物理量的其他数据的计算系统或类似的电子计算设备的动作和过程。
词语“示例”或“示范性”在本文中用来意指充当示例、实例或例示。本文描述为“示例”或“示范性”的任何方面或设计并不一定要被解释为比其他方面或设计更优选或有利。更确切地说，对词语“示例”或“示范性”的使用意图以具体方式给出概念。就本申请中使用的而言，术语“或”意图指包含性的“或”，而不是排他性的“或”。也就是说，除非另有指明，或者从上下文清楚可见，否则“X包括A或B”意图指任何自然包含性置换。也就是说，如果X包括A；X包括B；或者X包括A和B两者，则在任何前述情况下都满足“X包括A或B”。此外，本申请和所附权利要求中使用的冠词“一”一般应当被解释为指“一个或多个”，除非另有指明或者从上下文清楚可见针对的是单数形式。另外，各处对术语“一实施例”或“一个实施例”或者“一实现方式”或“一个实现方式”的使用并不打算意指同一实施例或实现方式，除非是这样描述的。另外，本文使用的术语“第一”、“第二”、“第三”、“第四”等等打算用作标签来区分不同元素，并且可不一定具有根据其数字番号的序数含义。

Claims (23)

1.一种网格互连接口，包括：
多芯片封装的多层衬底的一部分，所述部分限定介电切片；
沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；
沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；
沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第三组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；
沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第四组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一组微凸块、所述第二组微凸块、所述第三组微凸块和所述第四组微凸块被布置在所述介电切片上；
嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第四组微凸块的第一组导线；以及
嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第三组微凸块的第二组导线，其中所述第一组导线和所述第二组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，并且所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的。
2.如权利要求1所述的网格互连接口，其中所述第一组导线包括：
第一导线，用于将所述第一组微凸块中的最靠近所述第一驱动器库的第一微凸块耦合到所述第四组微凸块中的最远离所述第二驱动器库的最后微凸块；以及
第二导线，用于将所述第一组微凸块中的最远离所述第一驱动器库的最后微凸块耦合到所述第四组微凸块中的最靠近所述第二驱动器库的第一微凸块。
3.如权利要求1所述的网格互连接口，其中所述第二组导线包括：
第一导线，用于将所述第二组微凸块中的最靠近所述第一驱动器库的第一微凸块耦合到所述第三组微凸块中的最远离所述第二驱动器库的最后微凸块；以及
第二导线，用于将所述第二组微凸块中的最远离所述第一驱动器库的最后微凸块耦合到所述第三组微凸块中的最靠近所述第二驱动器库的第一微凸块。
4.如权利要求1-3中任一项所述的网格互连接口，其中所述第一组导线和所述第二组导线按方形密排布置在所述介电切片的多层内交织。
5.如权利要求1-3中任一项所述的网格互连接口，其中所述第一组导线中的导线的最近邻居导线具有大约百分之五十的与该导线相互不重叠的长度，并且所述第二组导线中的导线的最近邻居导线具有大约百分之五十的与该导线相互不重叠的长度。
6.如权利要求1-3中任一项所述的网格互连接口，还包括：
第三组导线，用于将所述第一驱动器库耦合到所述第一组微凸块；以及
第四组导线，用于将所述第一驱动器库耦合到所述第二组微凸块，其中所述第三组导线中的各导线与所述第四组导线中的各导线交织。
7.如权利要求6所述的网格互连接口，其中所述第三组导线和所述第四组导线中的导线分别与所述第一组导线和所述第二组导线中的导线相比具有小于十分之一的截面面积。
8.如权利要求6所述的网格互连接口，还包括：
第五组导线，用于将所述第二驱动器库耦合到所述第三组微凸块；以及
第六组导线，用于将所述第二驱动器库耦合到所述第四组微凸块，其中所述第五组导线中的各导线与所述第六组导线中的各导线交织。
9.如权利要求8所述的网格互连接口，其中所述第五组导线和所述第六组导线中的导线与所述第三组导线和所述第四组导线中的导线具有相同的截面面积。
10.一种装置，包括：
按列对齐并且被定位得最靠近驱动器库的第一组微凸块；
按列对齐并且被定位得最远离所述驱动器库的第二组微凸块，所述驱动器库用于向第一组导线和第二组导线馈送信号，所述第一组导线和所述第二组导线将所述驱动器库耦合到其上布置着第一小芯片的所述第一组微凸块和第二组微凸块；
所述第一组导线，其中所述第一组导线中的第一导线耦合到所述第一组微凸块中的第一微凸块，所述第一微凸块被定位得最靠近所述驱动器库，并且其中所述第一组导线中的第二导线耦合到所述第一组微凸块中的第二微凸块，其中所述第二微凸块被定位得第二靠近所述驱动器库；以及
所述第二组导线，其中所述第二组导线中的第一导线在所述驱动器库处被定位在所述第一组导线中的第一导线和第二导线之间，并且耦合到所述第二组微凸块中的第一微凸块，其中所述第二组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第二组导线中的第二导线被定位在所述第一组导线中的第二导线和第三导线之间并且耦合到所述第二组微凸块中的第二微凸块，其中所述第二组微凸块中的第二微凸块被定位得第二靠近所述驱动器库。
11.如权利要求10所述的装置，其中所述第一组微凸块和所述第二组微凸块将所述第一组导线和所述第二组导线从所述第一小芯片耦合到多层衬底的一部分的介电切片，所述装置还包括：
按列对齐并且排列得超出所述第二组微凸块的第三组微凸块；
按列对齐并且排列得超出所述第三组微凸块的第四组微凸块，其中所述第三组微凸块和所述第四组微凸块在所述介电切片内分别由第三组导线和第四组导线耦合到所述第一组微凸块和所述第二组微凸块，并且其中第二小芯片将被布置在所述第三组微凸块和所述第四组微凸块上；
所述第三组导线，其中所述第三组导线中的第一导线耦合在所述第一组微凸块中的第一微凸块和所述第三组微凸块中的第一微凸块之间，其中所述第三组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第三组导线中的第二导线耦合在所述第一组微凸块中的第二微凸块和所述第三组微凸块中的第二微凸块之间，其中所述第三组微凸块中的第二微凸块被定位得第二靠近所述驱动器库；以及
所述第四组导线，其中所述第四组导线中的第一导线耦合在所述第二组微凸块中的第一微凸块和所述第四组微凸块中的第一微凸块之间，其中所述第四组微凸块中的第一微凸块被定位得最靠近所述驱动器库，并且其中所述第四组导线中的第二导线耦合在所述第二组微凸块中的第二微凸块和所述第四组微凸块中的第二微凸块之间，其中所述第四组微凸块中的第二微凸块被定位得第二靠近所述驱动器库。
12.如权利要求11所述的装置，其中所述第三组导线中的第一导线的第一长度与所述第四组导线中的第一导线的第二长度具有大约百分之五十的相互重叠，其中所述第三组导线和所述第四组导线中的导线的不相互重叠的部分被接地屏蔽回填。
13.如权利要求11所述的装置，其中所述第三组导线中的第二导线的第一长度与所述第四组导线中的第二导线的第二长度具有大约百分之五十的相互重叠，其中所述第三组导线和所述第四组导线中的导线的不相互重叠的部分被接地屏蔽回填。
14.如权利要求11所述的装置，其中，在所述介电切片内在所述第二组微凸块和所述第三组微凸块之间，所述第四组导线中的第一导线被定位得与所述第三组导线中的第一导线水平相邻，所述第四组导线中的第二导线被定位得与所述第三组导线中的第一导线水平相邻，并且所述第三组导线中的第二导线被定位得与所述第四组导线中的第二导线水平相邻。
15.如权利要求14所述的装置，其中所述第三组导线中的第五导线被定位在所述第四组导线中的第一导线的垂直下方，所述第四组导线中的第五导线被定位在所述第三组导线中的第一导线的垂直下方，所述第三组导线中的第六导线被定位在所述第四组导线中的第二导线的垂直下方，并且所述第四组导线中的第六导线被定位在所述第三组导线中的第二导线的垂直下方。
16.如权利要求11-15中任一项所述的装置，其中，在所述介电切片内在所述第二组微凸块和所述第三组微凸块之间，所述第四组导线中的第一导线被定位在所述第三组导线中的第一导线的垂直下方，所述第四组导线中的第二导线被定位在所述第三组导线中的第一导线的垂直下方，并且所述第三组导线中的第二导线被定位在所述第四组导线中的第二导线的垂直下方。
17.如权利要求16所述的装置，其中所述第三组导线中的第四导线被定位得与所述第四组导线中的第一导线水平相邻，所述第四组导线中的第四导线被定位得与所述第三组导线中的第一导线水平相邻，所述第三组导线中的第五导线被定位得与所述第四组导线中的第二导线水平相邻，并且所述第四组导线中的第五导线被定位得与所述第三组导线中的第二导线水平相邻。
18.如权利要求11-15和17中任一项所述的装置，其中所述驱动器库是第一驱动器库，所述装置还包括：
布置在所述第三组微凸块和所述第四组微凸块上的第二驱动器库，用于向第五组导线和第六组导线馈送信号，所述第五组导线和所述第六组导线将所述第二驱动器库互连到所述第二小芯片；
所述第五组导线，其中所述第五组导线中的第一导线耦合到所述第三组微凸块中的第一微凸块，并且所述第五组导线中的第二导线耦合到所述第三组微凸块中的第二微凸块；以及
所述第六组导线，其中所述第六组导线中的第一导线耦合到所述第四组微凸块中的第一微凸块并且被定位在所述第五组导线中的第一导线和第二导线之间，并且其中所述第六组导线中的第二导线耦合到所述第四组微凸块中的第二微凸块并且被定位在所述第五组导线中的第二导线和第三导线之间。
19.一种网格互连接口，包括：
多芯片封装的多层衬底的一部分，所述部分限定介电切片；
沿着纵向轴对齐并且被定位得最靠近第一驱动器库的第一组微凸块，所述第一驱动器库耦合到第一小芯片的第一网格挡块；
沿着所述纵向轴对齐并且被定位得最远离所述第一驱动器库的第二组微凸块；
沿着所述纵向轴对齐并且被定位在所述第一组微凸块和所述第二组微凸块之间的第三组微凸块；
沿着所述纵向轴对齐并且被定位得最靠近第二驱动器库的第四组微凸块，所述第二驱动器库耦合到第二小芯片的第二网格挡块；
沿着所述纵向轴对齐并且被定位得最远离所述第二驱动器库的第五组微凸块；
沿着所述纵向轴对齐并且被定位在所述第四组微凸块和所述第五组微凸块之间的第六组微凸块，其中所述纵向轴与所述第一小芯片和所述第二小芯片之间的间隙正交，并且其中所述第一组微凸块、所述第二组微凸块、所述第三组微凸块、所述第四组微凸块、所述第五组微凸块和所述第六组微凸块被布置在所述介电切片上；
嵌入在所述介电切片中以将所述第一组微凸块耦合到所述第五组微凸块的第一组导线；
嵌入在所述介电切片中以将所述第三组微凸块耦合到所述第六组微凸块的第二组导线；以及
嵌入在所述介电切片中以将所述第二组微凸块耦合到所述第四组微凸块的第三组导线，其中所述第一组导线、所述第二组导线和所述第三组导线在所述介电切片的多层内交织，使得所述第一组导线中的导线的最近邻居导线都不是所述第一组导线中的，所述第二组导线中的导线的最近邻居导线都不是所述第二组导线中的，并且所述第三组导线中的导线的最近邻居导线都不是所述第三组导线中的。
20.如权利要求19所述的网格互连接口，其中所述第一组导线、所述第二组导线和所述第三组导线按六边形密排布置在所述介电切片的多层内交织。
21.如权利要求19-20中任一项所述的网格互连接口，还包括：
第四组导线，用于将所述第一驱动器库耦合到所述第一组微凸块；
第五组导线，用于将所述第一驱动器库耦合到所述第二组微凸块；以及
第六组导线，用于将所述第一驱动器库耦合到所述第三组微凸块，其中所述第四组导线、所述第五组导线和所述第六组导线中的各导线交织在一起以使得：
所述第四组导线中没有两条导线沿着所述第一驱动器库相邻定位；
所述第五组导线中没有两条导线沿着所述第一驱动器库相邻定位；并且
所述第六组导线中没有两条导线沿着所述第一驱动器库相邻定位。
22.如权利要求21所述的网格互连接口，其中所述第四组导线、所述第五组导线和所述第六组导线中的导线分别与所述第一组导线、所述第二组导线和所述第三组导线中的导线相比具有小于十分之一的截面面积。
23.如权利要求21所述的网格互连接口，还包括：
第七组导线，用于将所述第二驱动器库耦合到所述第四组微凸块；
第八组导线，用于将所述第二驱动器库耦合到所述第五组微凸块；以及
第九组导线，用于将所述第二驱动器库耦合到所述第六组微凸块，其中所述第七组导线、所述第八组导线和所述第九组导线中的各导线交织在一起以使得：
所述第七组导线中没有两条导线沿着所述第二驱动器库相邻定位；
所述第八组导线中没有两条导线沿着所述第二驱动器库相邻定位；并且
所述第九组导线中没有两条导线沿着所述第二驱动器库相邻定位。
CN202010177674.4A 2019-04-15 2020-03-13 三维密排互连线之间的交叉电容和串扰的降低 Pending CN111834334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/383,947 US11043986B2 (en) 2019-04-15 2019-04-15 Reduction of cross-capacitance and crosstalk between three-dimensionally packed interconnect wires
US16/383,947 2019-04-15

Publications (1)

Publication Number Publication Date
CN111834334A true CN111834334A (zh) 2020-10-27

Family

ID=67475750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010177674.4A Pending CN111834334A (zh) 2019-04-15 2020-03-13 三维密排互连线之间的交叉电容和串扰的降低

Country Status (2)

Country Link
US (1) US11043986B2 (zh)
CN (1) CN111834334A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11841803B2 (en) 2019-06-28 2023-12-12 Advanced Micro Devices, Inc. GPU chiplets using high bandwidth crosslinks
US11507527B2 (en) 2019-09-27 2022-11-22 Advanced Micro Devices, Inc. Active bridge chiplet with integrated cache
US11232622B2 (en) 2019-11-27 2022-01-25 Advanced Micro Devices, Inc. Data flow in a distributed graphics processing unit architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137167A (en) * 1998-11-24 2000-10-24 Micron Technology, Inc. Multichip module with built in repeaters and method
US9754890B2 (en) * 2014-02-26 2017-09-05 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
WO2017111790A1 (en) * 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
WO2018004620A1 (en) * 2016-06-30 2018-01-04 Qian Zhiguo Bridge die design for high bandwidth memory interface
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
US10795853B2 (en) 2016-10-10 2020-10-06 Intel Corporation Multiple dies hardware processors and methods
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
US11569173B2 (en) * 2017-12-29 2023-01-31 Intel Corporation Bridge hub tiling architecture
US10748852B1 (en) * 2019-10-25 2020-08-18 Marvell International Ltd. Multi-chip module (MCM) with chip-to-chip connection redundancy and method

Also Published As

Publication number Publication date
US11043986B2 (en) 2021-06-22
US20190245582A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
CN111834334A (zh) 三维密排互连线之间的交叉电容和串扰的降低
US9041448B2 (en) Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US20190379380A1 (en) Stacked programmable integrated circuitry with smart memory
US20230110247A1 (en) A scalable polylithic on-package integratable apparatus and method
US9886275B1 (en) Multi-core processor using three dimensional integration
EP2973694B1 (en) Flexible memory system with a controller and a stack of memory
CN109643704A (zh) 用于管理多芯片封装上的专用功率门控的方法和设备
Darve et al. Physical implementation of an asynchronous 3D-NoC router using serial vertical links
KR101748329B1 (ko) 칩 간 메모리 인터페이스 구조
US9998401B2 (en) Architecture for on-die interconnect
KR20090073195A (ko) 상호연결 시스템에서의 스큐 관리
JP2013077358A (ja) 半導体装置
EP1811398B1 (en) Data processing system with a multiported memory for interprocessor communication
Kim et al. Solutions for real chip implementation issues of NoC and their application to memory-centric NoC
TWI761343B (zh) 用於高頻寬記憶體介面之橋接晶粒設計
JP2016541083A (ja) 垂直メモリ構成要素を有するモノリシック３次元（３ｄ）集積回路（ｉｃｓ）（３ｄｉｃ）
Sutardja 1.2 the future of IC design innovation
Saito et al. MuCCRA-Cube: A 3D dynamically reconfigurable processor with inductive-coupling link
US10996267B2 (en) Time interleaved scan system
Miller et al. TSV-virtualization for Multi-protocol-Interconnect in 3D-ICs
US11386009B2 (en) Programmable device configuration memory system
Shamim et al. Energy-efficient wireless interconnection framework for multichip systems with in-package memory stacks
KR20130008674A (ko) 어댑티브 바디 바이어스 회로 및 이를 포함하는 반도체 집적 회로
US9391032B2 (en) Integrated circuits with internal pads
US20190252321A1 (en) Interconnector with bundled interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination