CN111834303A - 电子封装件及其制法与承载结构 - Google Patents

电子封装件及其制法与承载结构 Download PDF

Info

Publication number
CN111834303A
CN111834303A CN201910338087.6A CN201910338087A CN111834303A CN 111834303 A CN111834303 A CN 111834303A CN 201910338087 A CN201910338087 A CN 201910338087A CN 111834303 A CN111834303 A CN 111834303A
Authority
CN
China
Prior art keywords
carrier
electronic
stiffener
disposed
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910338087.6A
Other languages
English (en)
Other versions
CN111834303B (zh
Inventor
陈汉宏
林荣政
余国华
林长甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN111834303A publication Critical patent/CN111834303A/zh
Application granted granted Critical
Publication of CN111834303B publication Critical patent/CN111834303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法与承载结构，包括：承载件，其具有至少一穿孔；电子元件，其设于该承载件上并电性连接该承载件；以及强化体，其设于该穿孔中并凸出该承载件，其中，该强化体未电性连接该承载件及该电子元件，以经由该强化体有效分散热应力，避免该电子元件与该承载件分离。

Description

电子封装件及其制法与承载结构
技术领域
本发明有关一种封装结构，尤指一种电子封装件及其制法与承载结构。
背景技术
随着电子产品在功能及处理速度的需求的提升，作为电子产品的核心组件的半导体芯片需具有更高密度的电子元件(ElectronicComponents)及电子电路(ElectronicCircuits)，故半导体芯片在运作时将随之产生更大量的热能，且包覆该半导体芯片的封装胶体为一种导热系数仅0.8Wm-1k-1的不良传热材质(即热量的逸散效率不佳)，因而若不能有效逸散所产生的热量，将会造成半导体芯片的损害或产品信赖性问题。
因此，为了能迅速将热能散逸至大气中，业界通常会在半导体封装结构中配置散热片(Heat Sink或Heat Spreader)，该散热片一般经由散热胶，如导热介面材(ThermalInterface Material，简称TIM)，结合至半导体芯片背面，以借散热胶与散热片逸散出半导体芯片所产生的热量，此外，通常令散热片的顶面外露出封装胶体或直接外露于大气中为佳，俾取得较佳的散热效果。
现有TIM层为低温熔融的热传导材料(如焊锡材料)，其设于半导体芯片背面与散热片之间。
如图1所示，现有半导体封装件1的制法先将一半导体芯片11以其作用面11a利用覆晶接合方式(即通过导电凸块110与底胶111)设于一封装基板10上，再将一散热件13以其顶片130经由TIM层12(其包含焊锡层与助焊剂)回焊结合于该半导体芯片11的非作用面11b上，且该散热件13的支撑脚131经由粘着层14架设于该封装基板10上。接着，进行封装压模作业，以供封装胶体(图略)包覆该半导体芯片11及散热件13，并使该散热件13的顶片130外露出封装胶体而直接与大气接触。之后，将该半导体封装件1以其封装基板10经由多个焊球15接置于一电路板9上。
于运作时，该半导体芯片11所产生的热能经由该非作用面11b、TIM层12而传导至该散热件13的顶片130以散热至该半导体封装件1的外部。
然而，现有半导体封装件1中，该些焊球15位于该封装基板10的布线区，故于热循环(thermal cycle)时，应力会集中在该封装基板10的非布线区，使该封装基板10发生翘曲，导致该半导体芯片11与该封装基板10分离，即产生脱层(delaminating)问题，造成该半导体芯片11无法有效电性连接至该电路板9或该半导体封装件1无法通过可靠度测试，致使产品的良率不佳。
此外，当该半导体封装件1的尺寸增大时，重量也随之增加，故于回焊该焊球15而使该焊球15呈熔融状态时，该些焊球15因无法承受其上方的构件重量而将被压扁、变形(如图1所示的虚线处)，导致相邻焊球15容易发生桥接(Ball bridge)现象而产生电性短路的问题。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法与承载结构，避免该电子元件与该承载件分离。
本发明的电子封装件，其包括：承载件，其具有至少一穿孔；电子元件，其设于该承载件上并电性连接该承载件；以及强化体，其设于该穿孔中并凸出该承载件，其中，该强化体未电性连接该承载件及该电子元件。
本发明还提供一种电子封装件的制法，包括：提供具有至少一穿孔的承载件；以及将电子元件设于该承载件上，并使该电子元件电性连接该承载件，且形成强化体于该穿孔中，并使该强化体凸出该承载件，其中，该强化体未电性连接该承载件及该电子元件。
前述的电子封装件及其制法中，该承载件具有相对的第一表面与第二表面，使该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第一表面。例如，还包括设置板块体于该承载件的第二表面上，且该板块体连接该强化体但未电性连接该承载件及该电子元件。
前述的电子封装件及其制法中，该承载件具有相对的第一表面与第二表面，使该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第二表面。例如，还包括设置板块体于该承载件的第一表面上，且该板块体连接该强化体但未电性连接该承载件及该电子元件。
前述的电子封装件及其制法中，该承载件的表面定义有布线区与邻接该布线区的空旷区，以令该电子元件配置于该布线区，且该强化体配置于该空旷区。
前述的电子封装件及其制法中，该穿孔位于该承载件的其中一表面的边缘处而未连通该边缘。
前述的电子封装件及其制法中，该穿孔为形成于该承载件侧面的缺口。
前述的电子封装件及其制法中，还包括形成绝缘体于该承载件上，以包覆该强化体凸出该承载件的部分。
前述的电子封装件及其制法中，还包括设置散热件于该承载件上。
前述的电子封装件及其制法中，还包括于该承载件上形成多个电性连接该承载件的导电元件。
本发明另提供一种承载结构，包括：承载件，其具有至少一穿孔；以及强化体，其设于该穿孔中并凸出该承载件，其中，该强化体未电性连接该承载件。
前述的承载结构中，还包括设于该承载件上的板块体，其连接该强化体，且该板块体未电性连接该承载件。
前述的承载结构中，该穿孔位于该承载件的其中一表面的边缘处而未连通该边缘。
前述的承载结构中，该穿孔为形成于该承载件侧面的缺口。
前述的承载结构中，还包括形成于该承载件上的绝缘体，以包覆该强化体凸出该承载件的部分。
前述的承载结构中，还包括形成于该承载件上以电性连接该承载件的多个导电元件。
由上可知，本发明的电子封装件及其制法与承载结构中，主要经由该强化体穿过该承载件的设计，以有效分散热应力，故相较于现有技术，本发明能避免该电子元件与该承载件分离，因而该电子元件能有效电性连接至该电路板或该电子封装件能通过可靠度测试。
此外，当该电子封装件的尺寸增大时，重量也随之增加，故于该导电元件呈熔融状态时，经由该强化体或板块体支撑下压力度，使该些导电元件受压至一定程度后能呈现预定形状，使相邻的导电元件不会发生桥接现象，因而能避免发生电性短路的问题。
附图说明
图1为现有半导体封装件的剖视示意图。
图2A至图2D为本发明的电子封装件的制法的第一实施例的剖视示意图。
图2A’为图2A的局部上视示意图。
图3A至图3C为本发明的电子封装件的制法的第二实施例的剖视示意图。
图3A’为图3A的局部上视示意图。
图3A”为图3A’沿剖面线P-P的剖视示意图。
图3B’为图3B的局部上视示意图。
图3B”为图3B’沿剖面线P-P的剖视示意图。
图3C’为图3C的另一视角的剖视示意图。
图4A为图3C的另一实施例的局部放大剖视示意图。
图4B为本发明的电子封装件的制法的其它实施例的剖视示意图。
符号说明
1 半导体封装件
10 封装基板
11 半导体芯片
11a,21a 作用面
11b,21b 非作用面
110,210 导电凸块
111,22 底胶
12 TIM层
13,2a,4a 散热件
130 顶片
131,27,47 支撑脚
14 粘着层
15 焊球
2,3,4 电子封装件
20 承载件
20a 第一表面
20b 第二表面
20c 侧面
200,300 穿孔
201,202 线路层
21 电子元件
23,33,43 强化体
23a,33b 端部
24,34,44 板块体
25 绝缘体
26 结合层
28,48 散热体
280 导热介面层
29,29’ 导电元件
4b 一体成形结构
9 电路板
A 布线区
B 空旷区
L 长度
H 高度。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件的制法的第一实施例的剖面示意图。
如图2A及图2A’所示，提供一布设有至少一电子元件21的承载件20，且该承载件20具有相对的第一表面20a与第二表面20b，并形成多个连通该第一与第二表面20a,20b的穿孔200。
在本实施例中，该承载件20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于介电材上形成线路层201,202，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，以于其第一表面20a(或第二表面20b)上定义出布线区A(在本实施例中以第一表面20a做为说明，即布设线路层201的区域，如I/O接点)与空旷区B(如I/O接点周围)。应可理解地，该承载件20也可为其它可供承载如芯片等电子元件的承载结构，例如硅中介板(silicon interposer)、晶圆(wafer)、或其它具有金属布线(routing)的载板等，并不限于上述。
此外，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，在本实施例中，该电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，且该作用面21a经由覆晶方式(通过导电凸块210)设于布线区以电性连接该线路层201，并以底胶22包覆该些导电凸块210；或者，该电子元件21也可经由多个焊线(图略)以打线方式电性连接该线路层201；亦或，该电子元件21可直接接触该线路层201。然而，有关该电子元件21电性连接线路层201的方式不限于上述。
又，该穿孔200位于该承载件20的其中一表面(如第一表面20a或第二表面20b)的边缘处而未连通该边缘，即位于该承载件20于制程中较易产生应力集中区(如空旷区B)之处。
如图2B所示，将多个强化体23穿设于该穿孔200中且凸出该承载件20的第一表面20a。
在本实施例中，该强化体23为柱体，其端部23a凸出该承载件20的第一表面20a。例如，先将该强化体23形成于一板块体24上以形成框架结构，再将该板块体24结合至该承载件20的第二表面20b，以顺势将该强化体23插过该穿孔200。例如，该强化体23与该板块体24以如铜材的金属材制作，且两者可一体成形或以接合方式组构，使该板块体24可作为散热用，而使该强化体23作为散热脚。
此外，该强化体23未电性连接该承载件20与该电子元件21，且该板块体24也未电性连接该承载件20与该电子元件21。
如图2C所示，形成一绝缘体25于该承载件20的第一表面20b以包覆该强化体23凸出该承载件20的端部23a。
在本实施例中，该绝缘体25为胶材，以将该强化体23与该板块体24固定于该承载件20上，且可保护该强化体23的端部23a，以避免于制程中碰触其它导电体。
此外，于该承载件20的第一表面20b上可形成如胶材的结合层26，且可于该电子元件21的非作用面21b上形成一导热介面层280。例如，该导热介面层280为TIM，如低温熔融的热传导材料，其可由固态金属或液态金属(如焊锡材料)形成。
如图2D所示，将一包含有支撑脚27及散热体28的散热件2a以其支撑脚27经由该结合层26结合于该承载件24的第一表面20a上，且使该散热件2a的散热体28经由该导热介面层280结合该电子元件21。
在本实施例中，该多个支撑脚27一体成形于该散热体28上；或者，该多个支撑脚27也可以接合方式设于该散热体28上。
此外，于该承载件20的第二表面20b的线路层202上可形成多个导电元件29，以制得本发明的电子封装件2，并可于后续制程中回焊该导电元件29而接置一如电路板9的电子装置。具体地，该导电元件29为如铜块的金属块、焊锡凸块或具有铜核心的锡球等。例如，部分该导电元件29’可依需求接触该板块体24以作为散热用，而非作为电路用。应可理解地，有关该导电元件的种类繁多，并不限于上述。
又，该导热介面层280也可先形成于该散热体28上，再将该散热体28以该导热介面层280结合至该电子元件21的非作用面21b上。同理地，该结合层26也可先形成于该支撑脚27上，再将该支撑脚27经由该结合层26结合至该承载件24的第一表面20a上。
另外，为了提升TIM与电子元件21之间的接着强度，可于该电子元件21的表面上覆金(即所谓的Coating Gold On Chip Back)。具体地，于该电子元件21的非作用面21b与该散热体28的表面上形成一金层，且进一步配合助焊剂(flux)，以利于该导热介面层280接着于该金层上。
因此，本发明的制法所形成的电子封装件2，主要经由该强化体23布设于该承载件20的空旷区B，以于热循环(thermal cycle)时，分散应力，使应力不会集中在该承载件20的空旷区B，故相较于现有技术，本发明的制法能避免该电子元件21与该承载件20分离，即避免产生脱层(delaminating)问题，因而该电子元件21能有效电性连接至该电路板9或该电子封装件2能通过可靠度测试，以提升产品的良率。
此外，当该电子封装件2的尺寸增大时，重量也随之增加，故于回焊该导电元件29而使该导电元件29呈熔融状态时，经由该板块体24支撑下压力度，使该些导电元件29受压至一定程度后(即当该板块体24抵靠该电路板9时)能呈现预定形状，使相邻的导电元件29不会发生桥接(Ball bridge)现象，因而能避免发生电性短路的问题。
图3A至图3C为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于强化体与板块体的配置，其它制程大致相同，故以下不再赘述相同处。
如图3A及图3A”所示，提供一布设有至少一电子元件21的承载件20，且该承载件20具有相对的第一表面20a与第二表面20b，并形成多个连通该第一与第二表面20a,20b的穿孔300。
在本实施例中，如图3A’所示，该穿孔300位于该承载件20的侧面20c(较易产生应力集中区之处)以形成缺口状。
此外，图3A的视角从图3A’的承载件20的侧面20c方向(如图3A’所示的箭头方向，即左方或右方)观视之，图3A”为图3A’沿剖面线P-P的剖视示意图。
如图3B、图3B’及图3B”所示，将多个金属强化体33穿设于该穿孔300中，且该强化体33的端部33b凸出该承载件20的第二表面20b，而该板块体34结合至该承载件20的第一表面20a以遮盖该穿孔300。
在本实施例中，图3B的视角从图3B’的承载件20的侧面20c方向(如图3B’所示的箭头方向，即左方或右方)观视之，图3B”为图3B’沿剖面线P-P的剖视示意图。
如图3C所示，将一散热件2a以其支撑脚27经由结合层26结合于该板块体34上，且使该散热件2a的散热体28经由导热介面层280结合该电子元件21。
在本实施例中，于该承载件20的第二表面20b上可形成多个导电元件29，以于后续制程中回焊该导电元件29而接置一如电路板9的电子装置。例如，该强化体33凸出该承载件20的端部33b位于该些导电元件29之间，使该强化体33不会接触该些导电元件29。进一步，如图4所示，该强化体33凸出该承载件20的端部33b的长度L为该导电元件29的高度H的2/3(L＝2/3H)。
此外，应可理解地，也可形成绝缘体25包覆该强化体33凸出该承载件20的端部33b。
因此，本发明的制法所形成的电子封装件3，主要经由该强化体33布设于该承载件20的空旷区B，以于热循环(thermal cycle)时，分散应力，使应力不会集中在该承载件20的空旷区B，故相较于现有技术，本发明的制法能避免该电子元件21与该承载件20分离，即避免产生脱层(delaminating)问题，因而该电子元件21能有效电性连接至该电路板9或该电子封装件3能通过可靠度测试，以提升产品的良率。
此外，当该电子封装件3的尺寸增大时，重量也随之增加，故于回焊该导电元件29而使该导电元件29呈熔融状态时，经由该强化体33的端部33b支撑下压力度，使该些导电元件29受压至一定程度后(即当该强化体33的端部33b抵靠该电路板9时)能呈现预定形状，使相邻的导电元件29不会发生桥接(Ball bridge)现象，因而能避免发生电性短路的问题。
又，如图4B所示的电子封装件4，该散热件4a、该金属强化体33与该板块体34可一体成形。例如，该支撑脚47、散热体48、该金属强化体43与该板块体44为一体成形结构4b，其经由金属强化体43穿设于该穿孔300中，以定位该一体成形结构4b，故不仅可简化制程步骤(无需依序配置该金属强化体33与该板块体34及该散热件4a)，且可省略结合层26的使用，以降低制作成本。
本发明复提供一种电子封装件2,3,4，包括：一具有至少一穿孔200,300的承载件20、至少一设于该承载件20上并电性连接该承载件20的电子元件21、以及至少一设于该穿孔200,300中并凸出该承载件20的强化体23,33,43。
所述的强化体23,33,43未电性连接该承载件20及该电子元件21。
在一实施例中，该承载件20具有相对的第一表面20a与第二表面20b，使该电子元件21设于该承载件20的第一表面20a上，且该强化体23凸出该承载件20的第一表面20a而齐平(或未凸出)该第二表面20b。又包括至少一设于该承载件20的第二表面20b上的板块体24，其连接该强化体23而未电性连接该承载件20及该电子元件21。
在一实施例中，该承载件20具有相对的第一表面20a与第二表面20b，使该电子元件21设于该承载件20的第一表面20a上，且该强化体33,43凸出该承载件20的第二表面20b而齐平(或未凸出)该第一表面20a。又包括至少一设于该承载件20的第一表面20a上的板块体34,44，其连接该强化体33,44而未电性连接该承载件20及该电子元件21。
在一实施例中，该承载件20的第一表面20a定义有布线区A与邻接该布线区A的空旷区B，以令该电子元件21配置于该布线区A，且该强化体23,33配置于该空旷区B。
在一实施例中，该穿孔300为形成于该承载件20侧面20c的缺口。
在一实施例中，该电子封装件2还包括至少一形成于该承载件20上的绝缘体25，以包覆该强化体23,33凸出该承载件20的部分(如端部23a,33b)。
在一实施例中，该电子封装件2,3,4还包括设于该承载件20上的散热件2a,4a。
在一实施例中，该电子封装件2,3,4还包括形成于该承载件20上以电性连接该承载件20的多个导电元件29。
本发明另提供一种承载结构，包括：一具有至少一穿孔200,300的承载件20、以及至少一设于该穿孔200,300中并凸出该承载件20的强化体23,33,43，其中，该强化体23,33,43未电性连接该承载件20。
在一实施例中，该承载结构还包括至少一设于该承载件20上的板块体24,34,44，其连接该强化体23,33,44，且该板块体24,34,44未电性连接该承载件20。
在一实施例中，该穿孔300为形成于该承载件20侧面20c的缺口。
在一实施例中，该承载结构还包括至少一形成于该承载件20上的绝缘体25，以包覆该强化体23,33,43凸出该承载件20的部分(如端部23a)。
在一实施例中，该承载结构还包括形成于该承载件20上以电性连接该承载件20的多个导电元件29。
综上所述，本发明的电子封装件及其制法与承载结构，经由该强化体的设计，以分散应力，故本发明能避免该电子元件与该承载件分离，因而该电子元件能有效电性连接至该电路板或该电子封装件能通过可靠度测试。
此外，当该电子封装件的尺寸增大时，重量也随之增加，故于该导电元件呈熔融状态时，经由该强化体或板块体支撑下压力度，使该些导电元件受压至一定程度后能呈现预定形状，使相邻的导电元件不会发生桥接现象，因而能避免发生电性短路的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (28)

1.一种电子封装件，其特征在于，包括：
承载件，其具有至少一穿孔；
电子元件，其设于该承载件上并电性连接该承载件；以及
强化体，其设于该穿孔中并凸出该承载件，其中，该强化体未电性连接该承载件及该电子元件。
2.根据权利要求1所述的电子封装件，其特征在于，该承载件具有相对的第一表面与第二表面，该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第一表面。
3.根据权利要求2所述的电子封装件，其特征在于，该电子封装件还包括设于该承载件的第二表面上的板块体，其连接该强化体但未电性连接该承载件及该电子元件。
4.根据权利要求1所述的电子封装件，其特征在于，该承载件具有相对的第一表面与第二表面，该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第二表面。
5.根据权利要求4所述的电子封装件，其特征在于，该电子封装件还包括设于该承载件的第一表面上的板块体，其连接该强化体但未电性连接该承载件及该电子元件。
6.根据权利要求1所述的电子封装件，其特征在于，该承载件的表面定义有布线区与邻接该布线区的空旷区，以令该电子元件配置于该布线区，且该强化体配置于该空旷区。
7.根据权利要求1所述的电子封装件，其特征在于，该穿孔位于该承载件的其中一表面的边缘处而未连通该边缘。
8.根据权利要求1所述的电子封装件，其特征在于，该穿孔为形成于该承载件侧面的缺口。
9.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该承载件上的绝缘体，以包覆该强化体凸出该承载件的部分。
10.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括设于该承载件上的散热件。
11.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该承载件上以电性连接该承载件的多个导电元件。
12.一种电子封装件的制法，其特征在于，包括：
提供具有至少一穿孔的承载件；
将至少一电子元件设于该承载件上，并电性连接该承载件；以及
形成强化体于该穿孔中，并使该强化体凸出该承载件，其中，该强化体未电性连接该承载件及该电子元件。
13.根据权利要求12所述的电子封装件的制法，其特征在于，该承载件具有相对的第一表面与第二表面，该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第一表面。
14.根据权利要求13所述的电子封装件的制法，其特征在于，该制法还包括设置板块体于该承载件的第二表面上，且该板块体连接该强化体但未电性连接该承载件及该电子元件。
15.根据权利要求12所述的电子封装件的制法，其特征在于，该承载件具有相对的第一表面与第二表面，该电子元件设于该承载件的第一表面上，且该强化体凸出该承载件的第二表面。
16.根据权利要求15所述的电子封装件的制法，其特征在于，该制法还包括设置板块体于该承载件的第一表面上，且该板块体连接该强化体但未电性连接该承载件及该电子元件。
17.根据权利要求12所述的电子封装件的制法，其特征在于，该承载件的表面定义有布线区与邻接该布线区的空旷区，以令该电子元件配置于该布线区，且该强化体配置于该空旷区。
18.根据权利要求12所述的电子封装件的制法，其特征在于，该穿孔位于该承载件的其中一表面的边缘处而未连通该边缘。
19.根据权利要求12所述的电子封装件的制法，其特征在于，该穿孔为形成于该承载件侧面的缺口。
20.根据权利要求12所述的电子封装件的制法，其特征在于，该制法还包括形成绝缘体于该承载件上，以包覆该强化体凸出该承载件的部分。
21.根据权利要求12所述的电子封装件的制法，其特征在于，该制法还包括设置散热件于该承载件上。
22.根据权利要求12所述的电子封装件的制法，其特征在于，该制法还包括形成多个导电元件于该承载件上以电性连接该承载件。
23.一种承载结构，其特征在于，包括：
承载件，其具有至少一穿孔；以及
强化体，其设于该穿孔中并凸出该承载件，其中，该强化体未电性连接该承载件。
24.根据权利要求23所述的承载结构，其特征在于，该承载结构还包括设于该承载件上的板块体，其连接该强化体但未电性连接该承载件。
25.根据权利要求23所述的承载结构，其特征在于，该穿孔位于该承载件的其中一表面的边缘处而未连通该边缘。
26.根据权利要求23所述的承载结构，其特征在于，该穿孔为形成于该承载件侧面的缺口。
27.根据权利要求23所述的承载结构，其特征在于，该承载结构还包括形成于该承载件上的绝缘体，以包覆该强化体凸出该承载件的部分。
28.根据权利要求23所述的承载结构，其特征在于，该承载结构还包括形成于该承载件上以电性连接该承载件的多个导电元件。
CN201910338087.6A 2019-04-18 2019-04-25 电子封装件及其制法与承载结构 Active CN111834303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108113602A TWI691025B (zh) 2019-04-18 2019-04-18 電子封裝件及其製法與承載結構
TW108113602 2019-04-18

Publications (2)

Publication Number Publication Date
CN111834303A true CN111834303A (zh) 2020-10-27
CN111834303B CN111834303B (zh) 2023-01-13

Family

ID=71134542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910338087.6A Active CN111834303B (zh) 2019-04-18 2019-04-25 电子封装件及其制法与承载结构

Country Status (2)

Country Link
CN (1) CN111834303B (zh)
TW (1) TWI691025B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766540B (zh) * 2021-01-13 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI765778B (zh) * 2021-07-14 2022-05-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN116013874A (zh) 2021-10-22 2023-04-25 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink
US20100008048A1 (en) * 2007-03-29 2010-01-14 Fujitsu Limited Strain reduction fixing structure
CN203456452U (zh) * 2012-08-29 2014-02-26 美国博通公司 集成电路封装件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551638B2 (ja) * 2003-08-01 2010-09-29 富士フイルム株式会社 固体撮像装置の製造方法
TWI247395B (en) * 2004-03-09 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink and method for fabricating the same and stiffener
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008048A1 (en) * 2007-03-29 2010-01-14 Fujitsu Limited Strain reduction fixing structure
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink
CN203456452U (zh) * 2012-08-29 2014-02-26 美国博通公司 集成电路封装件

Also Published As

Publication number Publication date
TW202040760A (zh) 2020-11-01
CN111834303B (zh) 2023-01-13
TWI691025B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US12009343B1 (en) Stackable package and method
US10566320B2 (en) Method for fabricating electronic package
US20080093733A1 (en) Chip package and manufacturing method thereof
US10510720B2 (en) Electronic package and method for fabricating the same
US20130277855A1 (en) High density 3d package
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US8304922B2 (en) Semiconductor package system with thermal die bonding
CN111834303B (zh) 电子封装件及其制法与承载结构
US20180342484A1 (en) Electronic package and method for fabricating the same
US11382214B2 (en) Electronic package, assemble substrate, and method for fabricating the assemble substrate
CN112310064A (zh) 半导体封装件及其制造方法
US20230420420A1 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
KR100838352B1 (ko) 전자 부품 수용 구조물
CN112447635B (zh) 电子封装件
CN108987355B (zh) 电子封装件及其制法
US20230395571A1 (en) Electronic package and manufacturing method thereof
CN113496966A (zh) 电子封装件
CN108447829B (zh) 封装结构及其制法
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI837021B (zh) 電子封裝件
TWI766540B (zh) 電子封裝件及其製法
CN219575614U (zh) 封装结构
US20230111192A1 (en) Electronic package and manufacturing method thereof
CN112018056B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant