CN111834189A - 包括聚焦环的半导体基底处理设备 - Google Patents

包括聚焦环的半导体基底处理设备 Download PDF

Info

Publication number
CN111834189A
CN111834189A CN202010074502.4A CN202010074502A CN111834189A CN 111834189 A CN111834189 A CN 111834189A CN 202010074502 A CN202010074502 A CN 202010074502A CN 111834189 A CN111834189 A CN 111834189A
Authority
CN
China
Prior art keywords
ring
semiconductor substrate
focus ring
processing apparatus
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010074502.4A
Other languages
English (en)
Other versions
CN111834189B (zh
Inventor
宣钟宇
宋仁哲
尹洪珉
林智贤
友安昌幸
韩济愚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190094175A external-priority patent/KR20200122208A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111834189A publication Critical patent/CN111834189A/zh
Application granted granted Critical
Publication of CN111834189B publication Critical patent/CN111834189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供了一种半导体基底处理设备。半导体基底处理设备包括：壳体，包围工艺室；等离子体源单元，连接到壳体，并包括喷头和定位为支撑喷头的固定环，喷头包括安装在固定环上的上电极，并包括穿过上电极的部分并被构造为将气体注入到工艺室中的注入孔；静电吸盘，连接到壳体并包括下电极，并且用于使半导体基底安装在其上；以及环单元，安装在静电吸盘的边缘部分上，并包括聚焦环和围绕聚焦环的覆盖环。聚焦环具有内侧表面和接触覆盖环的相对的外侧表面，聚焦环的内侧表面和外侧表面之间的宽度是第一宽度。覆盖环具有接触聚焦环的外侧表面的内侧表面和外侧表面，覆盖环的内侧表面和外侧表面之间的宽度是第二宽度。第一宽度是第二宽度的2倍至10倍。

Description

包括聚焦环的半导体基底处理设备
本专利申请要求于2019年8月2日向韩国知识产权局(KIPO)提交的第10-2019-0094175号韩国专利申请和于2019年4月17日向韩国知识产权局(KIPO)提交的第10-2019-0044635号韩国专利申请两者的优先权和权益，每个韩国专利申请的公开内容通过引用全部包含于此。
技术领域
与示例性实施例一致的设备和方法涉及一种电容耦合等离子体基底处理设备和一种使用该设备的基底处理方法。
背景技术
随着半导体器件变得更加复杂，对高纵横比图案结构的需求增加。并且随着基底变得更大，即使在等离子体的微小的均匀性变化的情况下，也会在基底的边缘区域中发生蚀刻缺陷。结果，在等离子体蚀刻工艺中基底边缘区域的良率显著降低。因此，期望一种可以提高等离子体的均匀性的新的等离子体蚀刻设备。
发明内容
发明构思的一些示例性实施例旨在提供一种电容耦合等离子体基底处理设备和使用该设备的基底处理方法，该电容耦合等离子体基底处理设备用于通过在使用等离子体处理半导体基底的等离子体工艺中使等离子体密度均匀地分散来提高处理速度和生产良率。
根据一些实施例，一种半导体基底处理设备包括壳体、等离子体源单元、静电吸盘和环单元。壳体包围工艺室。等离子体源单元连接到壳体，并且包括喷头和定位为支撑喷头的固定环。喷头包括安装在固定环上的上电极，并且包括穿过上电极的一部分并且被构造成将气体注入到工艺室中的注入孔。静电吸盘连接到壳体并包括下电极，并且用于使半导体基底安装在其上。环单元安装在静电吸盘的边缘部分上，并且包括聚焦环和围绕聚焦环的覆盖环。下电极和上电极中的一个连接到高频电源，下电极和上电极中的另一个接地。聚焦环具有内侧表面和接触覆盖环的相对的外侧表面，并且聚焦环的内侧表面和外侧表面之间的宽度是第一宽度。覆盖环具有内侧表面和外侧表面，覆盖环的内侧表面接触聚焦环的外侧表面，并且覆盖环的内侧表面和覆盖环的外侧表面之间的宽度是第二宽度。第一宽度是第二宽度的2倍至10倍。
根据一些实施例，一种半导体基底处理设备包括壳体、等离子体源单元、静电吸盘和环单元。壳体包围工艺室。等离子体源单元连接到壳体，并且包括喷头和定位为支撑喷头的固定环。喷头包括安装在固定环上的上电极，并且包括穿过上电极的一部分并且被构造成将气体注入到工艺室中的注入孔。静电吸盘连接到壳体并包括下电极，并且用于使半导体基底安装在其上。环单元安装在静电吸盘的边缘部分上，并且包括聚焦环和围绕聚焦环的覆盖环。下电极和上电极中的一个连接到高频电源，下电极和上电极中的另一个接地。聚焦环具有两层结构，所述两层结构包括作为上层的具有第一厚度的掺杂的硅层和作为下层的具有第二厚度的Al2O3层，并且第一厚度与第二厚度的比在3:1与3:2之间。
根据一些实施例，一种使用等离子体处理设备在半导体基底上制造半导体器件的方法。该等离子体处理设备包括：壳体，包围工艺室；等离子体源单元，连接到壳体；静电吸盘，连接到壳体；以及环单元，位于静电吸盘的边缘部分上。等离子体源单元包括喷头，其中，喷头包括上电极，并且包括穿过上电极的一部分并且被构造为将气体注入到工艺室中的注入孔。静电吸盘包括用于在其上安装半导体基底的下电极。环单元至少包括聚焦环和围绕聚焦环的覆盖环。聚焦环在第一高度处具有内侧表面和外侧表面，并且聚焦环的在第一高度处的内侧表面和外侧表面之间的宽度是第一宽度。覆盖环在第一高度处具有内侧表面和外侧表面，并且覆盖环的在第一高度处的内侧表面和外侧表面之间的宽度是第二宽度。第一宽度是第二宽度的2倍至10倍。该方法包括：将半导体基底安装在静电吸盘上；将高频RF电力施加到静电吸盘和喷头中的一个，同时从喷头将气体注入到工艺室中，以在工艺室内部产生等离子体；以及使用等离子体蚀刻半导体基底以在半导体基底的表面上形成图案。
根据一些实施例，一种使用等离子体处理设备在半导体基底上制造半导体器件的方法。该等离子体处理设备包括：壳体，包围工艺室；等离子体源单元，连接到壳体；静电吸盘，连接到壳体；以及环单元，位于静电吸盘的边缘部分上。等离子体源单元包括喷头，其中，喷头包括上电极，并且包括穿过上电极的一部分并被构造为将气体注入到工艺室中的注入孔。静电吸盘包括用于在其上安装半导体基底的下电极。环单元至少包括聚焦环和围绕聚焦环的覆盖环。聚焦环具有两层结构，所述两层结构包括作为上层的具有第一厚度的掺杂的硅层和作为下层的具有第二厚度的绝缘层。第一厚度与第二厚度的比在3:1与3:2之间。该方法包括：将半导体基底安装在静电吸盘上；将高频RF电力施加到静电吸盘和喷头中的一个，同时从喷头将气体注入到工艺室中以在工艺室内部产生等离子体；以及使用等离子体蚀刻半导体基底以在半导体基底的表面上形成图案。
附图说明
图1是根据发明构思的示例性实施例的基底处理设备的示意性剖视图。
图2是示出根据发明构思的示例性实施例的包括在图1的基底处理设备中的聚焦环、覆盖环、突出电极和固定环的透视剖视图。
图3是示出根据在传统基底处理设备中的基底的面积的蚀刻速率的曲线图。
图4是根据示例性实施例的区域P的放大的剖视图。
图5A是根据示例性实施例的区域P的放大的剖视图。
图5B是根据示例性实施例的区域P的放大的剖视图。
图6A是根据示例性实施例的区域P的放大的剖视图。
图6B是根据示例性实施例的区域P的放大的剖视图。
图7A是根据示例性实施例的区域P的放大的剖视图。
图7B是根据示例性实施例的区域P的放大的剖视图。
图8A是根据示例性实施例的区域P的放大的剖视图。
图8B是根据示例性实施例的区域P的放大的剖视图。
图9是示出根据发明构思的示例性实施例的通过操作基底处理设备来处理基底的方法的流程图。
图10是示出根据图4、图5B、图6B、图7A和图8A的实施例的高密度等离子体区域的产生位置变化的比较的曲线图。
图11A、图11B和图11C是示出根据传统基底处理设备以及图4、图5B、图6B、图7A和图8A的示例性实施例的等离子体密度分布的模拟结果。
图12A、图12B、图13A、图13B、图14A和图14B是示出根据基底处理设备中的聚焦环的上层和下层的厚度比的基底和聚焦环相对于高频电力的阻抗相位的曲线图，以及示出等离子体密度分布的模拟结果。
具体实施方式
图1是根据发明构思的示例性实施例的基底处理设备的示意性剖视图。
图2是示出包括在图1的基底处理设备中的聚焦环、覆盖环、突出电极和固定环的透视剖视图。在图1和图2中，同样的附图标记表示同样的元件。根据发明构思的示例性实施例的基底处理设备10可以使用等离子体来处理基底W。例如，基底处理设备10可以是能够对基底W执行蚀刻工艺的电容耦合等离子体(CCP)基底处理设备。
参照图1，基底处理设备10可以包括工艺室100、支撑件200和等离子体源单元400。基底处理设备10还可以包括排气单元105、电源单元300和气体供应单元500。
工艺室100可以具有内部空间。例如，工艺室100可以具有圆柱形形状。工艺室100可以包括铝。工艺室100可以具有电接地电势。工艺室100也可以被描述为包括包围工艺室(例如，术语“工艺室”可以表示被壳体包围或围绕的区域)的壳体。
排气口101形成在工艺室100的底部处，并且排气口101可以通过排气管103连接到安装在工艺室100下方的排气单元105。排气管103可以因此连接到包围工艺室的壳体中的开口。排气单元105可以包括诸如涡轮泵的真空泵以将工艺室100内部的处理空间的压力调节为所需真空度的压力。例如，在基底处理工艺期间产生的反应副产物和残留气体通过排气口101和排气管103排放到外部，排气单元105可以调节工艺室100中的压力。
支撑件200可以设置在工艺室100内部的下部处。支撑件200可以支撑基底W。支撑件200可以通过使用静电力来吸附基底W。在一个示例性实施例中，支撑件200可以以与机械夹持相同的方式支撑基底W。例如，支撑件200可以是用于支撑基底W的基座。
支撑件200(也被描述为支撑结构或平台)可以包括静电吸盘(ESC)220和环单元230。静电吸盘220可以支撑基底W和环单元230。静电吸盘220可以包括传热介质通过其循环的第一循环通道220a和制冷剂通过其循环的第二循环通道220b。静电吸盘220可以包括介电层221和下电极225。
介电层221可以设置在下电极225上。介电层221可以是圆盘状的电介质。基底W可以直接位于介电层221的顶表面上。介电层221的顶表面可以面对等离子体源单元400的底表面。介电层221可以具有比基底W的直径小的直径。在一个实施例中，在俯视图中，基底W的边缘区域不与介电层221叠置，因此从介电层221突出。介电层可以由例如Al2O3形成。
介电层221和环单元230可以设置在下电极225上。下电极225可以包括金属材料并且可以由金属材料形成。例如，下电极225可以包括铝并且由铝形成。包括高频电源310、低频电源320和匹配单元330的电源单元300可以连接到下电极225。下电极225可以通过匹配单元330而被提供有高频电源310和低频电源320。高频电源310可以向下电极225提供相对高频的电力，低频电源320可以向下电极225提供相对低频的电力。例如，高频电源310可以提供40MHz至60MHz的电力，低频电源320可以提供400kHz的电力。被提供有高频电力的下电极225可以向处理空间提供高频电力。
环单元230可以设置在静电吸盘220上。环单元230在俯视图中具有环形形状，并在一些实施例中围绕静电吸盘220的顶部，并且可以安装在静电吸盘220的边缘部分上。环单元230可以具有环形形状的主体。例如，环单元230可以围绕介电层221和在介电层221上的基底W(例如，围绕介电层221和在介电层221上的基底W的圆周)。环单元230可以位于或放置在下电极225上，使得环单元230的底部搁置在下电极225的外部部分处的顶表面上。环单元230可以围绕下电极225的上部分(例如，围绕下电极225的上部分的圆周)。
等离子体源单元400可以位于工艺室100上方。等离子体源单元400可以定位在支撑件200上以与支撑件200间隔开(例如，位于支撑件200上方)。处理空间(等离子体产生区域)可以设置在等离子体源单元400与静电吸盘220之间。等离子体源单元400可以从供应到工艺室100中的处理气体产生等离子体。
参照图1和图2，环单元230可以包括环形形状的聚焦环231和覆盖环232。聚焦环231可以具有比覆盖环232的直径小的直径。聚焦环231可以设置在静电吸盘220上以围绕介电层221的外部部分(例如，外圆周)。覆盖环232可以设置在静电吸盘220上的聚焦环231外部。覆盖环232可以设置为围绕聚焦环231的外部部分(例如，圆周)。聚焦环231可以控制电磁场，使得等离子体的密度在基底W的整个区域中均匀地分布。因此，基底W的每个区域可以被均匀地蚀刻。覆盖环232可以用于支撑聚焦环231。覆盖环232的内表面可以接触聚焦环231的外表面。
等离子体源单元400可以连接到壳体或者可以被认为是壳体的一部分，并且可以包括喷头410和定位为支撑喷头410的固定环420。喷头410定位在工艺室100的顶部处，并且可以设置为面对支撑件200的静电吸盘220。例如，喷头410可以包括硅(Si)并且可以由硅(Si)形成。
喷头410可以包括上电极411和电极支撑件415。上电极411可以可拆卸地结合到电极支撑件415。静电吸盘220可以定位在上电极411下方。上电极411可以定位在支撑件200上方以面对下电极225。上电极411可以是圆形的电极板。注入孔411a可以形成为在厚度方向上穿透上电极411。例如，上电极411可以包括硅(Si)并且由硅(Si)形成。喷头410可以连接到工艺室100的壳体并且可以接触工艺室100的壳体，因此可以具有电接地电势。然而，在一些实施例中，RF电力可以供应到壳体和/或喷头，并且静电吸盘可以接地。
电极支撑件415可以位于上电极411上。电极支撑件415可以具有圆盘状空的容纳空间RS。多个通孔可以形成在电极支撑件415的底部处。每个通孔可以在俯视图中与上电极411的注入孔411a叠置。因此，容纳空间RS和处理空间可以与通孔和注入孔411a连通。电极支撑件415可以包括水冷却结构以在等离子体蚀刻工艺期间将喷头410冷却到期望的温度。气体供应孔可以形成在电极支撑件415上。在一个实施例中，电极支撑件415可以由导电材料制成。
基底处理装置10的上电极411可以包括内电极412、外电极413和突出电极414。内电极412可以具有圆盘形形状。注入孔411a可以形成为在厚度方向上穿透内电极412以与电极支撑件415的通孔连通。内电极412用于与下电极225一起产生等离子体。
外电极413具有环形形状，并且可以设置为围绕内电极412(例如，内电极412的圆周)。外电极413可以使内电极412和突出电极414电连接。外电极413可以放置在固定环420上以稳定地固定上电极411。在一个示例性实施例(在图1中未示出)中，外电极413在俯视图中位于固定环420的内侧，并且可以不接触固定环420。
突出电极414具有环形形状，并且可以定位在外电极413下方。突出电极414可以位于固定环420内部。突出电极414可以用于将产生的等离子体物理地限制在处理空间中。
固定环420可以位于工艺室100的上角处。固定环420可以位于喷头410的外部附近。固定环420可以是环形形状(例如，圆形形状，或者椭圆形形状)。固定环420可以具有比突出电极414的直径大的直径。在一个示例性实施例中，固定环420可以将喷头410固定到工艺室100的顶部。例如，固定环420可以在上电极411的外电极413下方支撑外电极413。例如，固定环420可以包括石英并且可以由石英形成。
气体供应单元500连接到喷头410。气体供应单元500包括气体供应管510、流量控制器和气体供应源530。气体供应管510通过电极支撑件415的气体供应孔连接到容纳空间RS，流量控制器可以控制通过气体供应管510流入到工艺室100中的处理气体的供应流量。例如，气体供应源530可以包括多个气罐，流量控制器可以包括分别对应于所述多个气罐的多个质量流量控制器。质量流量控制器可以独立地控制处理气体的供应流量。质量流量控制器可以是例如包括被构造为控制多个气体罐中的气体的流动的硬件和软件的基于计算机的控制系统。
图3是示出根据传统基底处理设备中的基底的面积的蚀刻速率的曲线图。
参照图3，在传统基底处理设备中，可以看出的是，蚀刻速率在基底的边缘区域(例如，150mm的基底半径周围)中是高的。当高频电力施加到传统基底处理设备的支撑件时，包括不同材料的静电吸盘和聚焦环可以具有相对于高频电力的阻抗差。根据静电吸盘与聚焦环之间的阻抗差，静电吸盘上的处理空间与聚焦环上的处理空间之间发生RF相位差。由于相位差而在静电吸盘上的等离子体与聚焦环上的等离子体之间发生等离子体密度差。由于等离子体密度差，在基底的边缘区域上聚集等离子体的地方会形成高密度等离子体区域。结果，蚀刻速率在基底上是不均匀的，如图3中所示，蚀刻速率对于基底的每个位置会是不同的。
为了解决这个问题，可以使用用于产生具有比基底的半径宽的半径的等离子体的基底处理设备，使得高密度等离子体区域形成在基底的边缘区域外部，并且等离子体密度在基底上是均匀的。例如，各种实施例可以提供一种基底处理设备，该基底处理设备能够产生等离子体，该等离子体具有比传统基底处理设备中产生的等离子体的半径宽近似皮肤深度的半径范围。(例如，皮肤深度可以通过基底处理设备中的高频电力的频率来确定。)如此，在一些实施例中，固定环420、聚焦环231和覆盖环232被布置为在工艺室100内的等离子体处理操作期间致使峰值等离子体浓度发生在从俯视图通过被安装了的半导体晶圆覆盖的区域的外部。
为此，某些公开的实施例提供了1)使等离子体在如图1中所示的基底处理设备中物理扩散，和/或2)减小静电吸盘220与聚焦环231之间对于高频电力的阻抗差，从而使RF相位差最小化。
详细地，聚焦环231的形状、材料、厚度和/或电阻率(电阻率可以根据聚焦环的形状、材料和/或厚度而变化)以及介电层221的厚度能够使静电吸盘220和聚焦环231的相对于高频电力的阻抗差最小化。例如，能够使阻抗差最小化的聚焦环231和介电层221可以防止根据静电吸盘220与聚焦环231之间的RF相位差的电势的最大值超过电离阈值的值。
在下文中，如上所述，将详细地描述发明构思的能够产生具有比基底W的半径大的半径的等离子体的基底处理设备的示例性实施例。
图4是根据示例性实施例的区域P的放大剖视图。图1、图2和图4中相同的附图标记表示相同的组件，并且在下文中，将省略与图1和图2的描述相同的描述。
参照图4，环单元230可包括聚焦环231和覆盖环232。聚焦环231可以位于静电吸盘220的顶表面上。聚焦环231可以设置在下电极225上。聚焦环231可以具有环形形状(例如，圆形形状)。聚焦环231可以在其上部分上具有台阶。例如，当基底W位于支撑件200上时，聚焦环231可以包括定位在比基底W的底表面高的水平处的第一顶表面和定位在比基底W的底表面低的水平处的第二顶表面。
覆盖环232可以设置在静电吸盘220上的聚焦环231外部(例如，围绕聚焦环231的外部圆周)。覆盖环232可以具有半径比聚焦环231的半径大的环形形状(例如，圆形形状)。覆盖环232可以包括具有与聚焦环231的底表面共面的底表面的突出部分OH。突出部分OH可以覆盖下电极225的顶表面的一部分。例如，覆盖环232可以包括石英。
在一个示例性实施例中，聚焦环231可以包括上层231a和下层231b。上层231a可以定位在下层231b上。例如，上层231a可以包括硅(Si)，并且下层231b可以包括形成绝缘层的诸如氧化铝(Al2O3)的绝缘体。在一个示例性实施例中，上层231a的硅(Si)可以掺杂有杂质。聚焦环231的电阻率可以根据上层231a的材料、下层231b的材料、上层231a和下层231b中的每个的厚度、上层231a中掺杂的杂质的类型和/或上层231a中掺杂的杂质的浓度而变化。例如，聚焦环231的上层231a可以掺杂有杂质，使得聚焦环231具有大约100Ω·cm的电阻率。
上层231a的厚度(例如，除了形成有台阶的地方之外的其最大厚度)与下层231b的厚度的比可以在4:1至3:2之间(即，下层231b的厚度是聚焦环231的总厚度的0.2至0.4倍)。例如，上层231a的厚度可以在大约3mm与大约4mm之间，下层231b的厚度可以在大约1mm与大约2mm之间。聚焦环231的电阻率可以是大约100Ω·cm。静电吸盘220的介电层221可以具有大约1mm至4mm的厚度。在一个示例实施例中，介电层221的厚度为大约3mm。当介电层221的厚度为3mm至4mm时，介电层221可以具有优异的耐久性。在一些实施例中，介电层221、上层231a和下层231b的厚度从上述值中选择，使得介电层221的厚度比下层231b的厚度大至少50％。
当在包括如前述的聚焦环231和介电层221的基底处理设备10中执行蚀刻工艺时，静电吸盘220与聚焦环231之间相对于高频电力的阻抗差减小并且RF相位差可以减小。结果，静电吸盘220上的等离子体密度与聚焦环231上的等离子体密度的差减小，高密度等离子体区域可以形成在基底W的边缘区域外部。因此，均匀的等离子体区域可以形成在整个基底W上。在图4的一个实施例中，聚焦环231的从最内侧表面(例如，在第一高度处接触介电层221的内侧表面)到最外侧表面(例如，在第一高度处接触覆盖环232的外侧表面)的宽度可以与覆盖环232的从最内侧表面(例如，在第一高度处接触聚焦环231的内侧表面)到最外侧表面(例如，在第一高度处相对的外侧表面)的宽度大致相同。
在一个示例性实施例中，喷头410的上电极411可以包括内电极412和外电极413。在一个实施例中，外电极413的底表面被暴露，上电极411不包括突出电极414。外电极413的底表面的一部分可以接触固定环420的顶表面。
固定环420可以向内延伸得宽以覆盖覆盖环232。例如，固定环420的至少一部分可以在俯视图中与覆盖环232的顶表面叠置。例如，覆盖环232可以具有尺寸和位置以具有从俯视图与固定环420竖直地叠置的最外圆周侧表面。固定环420可以具有比覆盖环232的内径大并且比覆盖环232的外径小的内径。在一个示例性实施例中，在与固定环420的内表面(例如，内径)对齐的第一竖直线V1和与覆盖环232的内表面(例如，内径)对齐的第二竖直线V2之间的水平距离D可以是覆盖环232的顶表面的宽度的3/4或更大，并且可以比覆盖环232的顶表面的宽度小。当去除防止等离子体的扩散并将等离子体限制到处理空间中的突出电极414时，形成在基底W的边缘区域处和/或附近的高密度等离子体区域可以形成为比基底W的边缘区域更向外。此外，通过限制固定环420向内延伸的长度，可以通过固定环420防止等离子体扩散，使得高密度等离子体区域可以不形成在基底W的边缘区域中。此外，固定环420可稳定地支撑上电极411。
图5A是根据示例性实施例的区域P的放大的剖视图。图5B是根据诸如图1中所示的示例性实施例的区域P的放大的剖视图。图1、图2、图4、图5A和图5B中的相同的附图标记表示相同的组件，并且在下文中，将省略与图1、图2和图4的描述相同的描述。
参照图5A，喷头410的上电极411可以包括内电极412、外电极413和突出电极414。突出电极414可以结合到外电极413的下部。突出电极414可以可拆卸地结合到外电极413。在一个示例性实施例中，突出电极414可以与外电极413是一体的。突出电极414可以具有环形形状。突出电极414的内径可以与内电极412的外径基本上相同或者可以比内电极412的外径大。
突出电极414可以包括第一下表面414b和第二下表面414c。第一下表面414b可以相对于突出电极414的与外电极413的底表面接触的上表面414a倾斜，第二下表面414c可以平行于上表面414a。第一下表面414b可以与内电极412相邻地定位，第二下表面414c可以位于第一下表面414b外部。例如，第一下表面414b可以相对于上表面414a具有45°或更小的倾斜角。优选地，第一下表面414b相对于上表面414a具有20°至25°的倾斜角。突出电极414可以包括与内电极412的材料相同的材料。例如，突出电极414可以包括硅(Si)。
环单元230可以包括具有扩大的宽度的聚焦环231和具有减小的宽度的覆盖环232。在一个示例性实施例中，聚焦环231的顶表面的水平宽度Wf或者聚焦环231的总宽度(例如，从最内侧表面(例如，在第一高度处接触介电层221的内侧表面)至最外侧表面(例如，在第二高度处接触覆盖环232的外侧表面))可以是覆盖环232的第一顶表面232a的水平宽度Wc或者覆盖环232的宽度(例如，从最内侧表面(例如，在第一高度处接触聚焦环231的内侧表面)至最外侧表面(例如，接触聚焦环231的相对的外侧表面))的2倍至10倍。例如，在聚焦环231和覆盖环232的组合宽度为50mm(例如，对于一个实施例中的300mm直径的晶圆而言)的情况下，宽度可以从聚焦环231的宽度为33.5mm且覆盖环232的宽度为16.5mm到聚焦环231的宽度为45.5mm且盖环232的宽度为4.5mm变化。以这种方式，聚焦环231的宽度可以在半导体基底(例如，晶圆)W的直径的大约10％与15％之间，或者在一些示例中，聚焦环231的宽度可以在半导体基底(例如，晶圆)W的直径的大约11.1％与15.2％之间。随着将等离子体致密化到处理区域中的聚焦环231的宽度变宽，等离子体的扩散增加，由此高密度等离子体区域可以形成在基底W的边缘区域外部。
如图5A中所示，聚焦环231可以包括包含例如硅(Si)的上层231a和包含例如氧化铝(Al2O3)的下层231b。上层231a的厚度(例如，除了形成有台阶的地方之外的其最大厚度)与下层231b的厚度的比可以在4:1与3:2之间(即，下层231b的厚度是聚焦环231的厚度的0.2倍至0.4倍)。聚焦环231的电阻率可以是大约100Ω·cm。静电吸盘220的介电层221可以具有大约3mm至4mm的厚度。
参照图5B，在一个示例性实施例中，在聚焦环231的顶表面的水平宽度Wf或者聚焦环231的总宽度(例如，从最内侧表面(例如，接触介电层221的侧表面)到最外侧表面(例如，接触覆盖环232的侧表面))为覆盖环232的第一顶表面232a的水平宽度Wc的2倍至10倍的情况下，聚焦环231的一部分(内部部分)可以设置在下电极225上，聚焦环231的另一部分(外部部分)可以设置在覆盖环232上。覆盖环232包括第一顶表面232a和第二顶表面232b以具有台阶，第一顶表面232a可以定位在比第二顶表面232b高的水平处。第一顶表面232a可以位于第二顶表面232b的外侧。聚焦环231的外部部分可以位于第二顶表面232b上。
图6A是根据示例性实施例的区域P的放大剖视图。在图1、图2和图4至图6B中相同的附图标记表示相同的组件，并且在下文中，将省略与图1、图2和图4至图5B的描述相同的描述。
参照图6A，静电吸盘220的介电层221、环单元230的聚焦环231和覆盖环232可以具有与图5A的构造相同的构造。例如，聚焦环231的顶表面的水平宽度Wf可以是覆盖环232的顶表面的水平宽度Wc的2倍至10倍。
喷头410的上电极411可以包括内电极412和外电极413。与图5A相反，上电极411不包括突出电极414，并且外电极413的下表面的至少一部分可以被暴露。
位于外电极413下方的固定环420具有比图5A的固定环420相对宽的宽度，并且可以向内延伸以覆盖覆盖环232(例如，与覆盖环232竖直地叠置)。在一个示例性实施例中，固定环420可以具有比覆盖环232的内径大并且比覆盖环232的外径小的内径。在一个示例性实施例中，与固定环420的内表面对齐的第一竖直线V1和与覆盖环232的内表面对齐的第二竖直线V2之间的水平距离D1可以是覆盖环232的顶表面的水平宽度Wc的3/4或更大，并且可以比覆盖环232的顶表面的水平宽度Wc小。
参照图6B，静电吸盘220的介电层221、环单元230的聚焦环231和覆盖环232以及喷头410的上电极411可以具有与图5B的构造相同的构造。例如，聚焦环231的顶表面的水平宽度Wf是覆盖环232的第一顶表面232a的水平宽度Wc的2倍至10倍，并且聚焦环231的外部部分可以位于覆盖环232的第二顶表面232b上。
喷头410的上电极411可以包括内电极412和外电极413。上电极411不包括突出电极414，并且外电极413的底表面的一部分可以被暴露。固定环420可以设置为在俯视图中与覆盖环232叠置。例如，与固定环420的内表面对齐的第一竖直线V1可以穿过覆盖环232的第一顶表面232a或第二顶表面232b。
当在具有图5A、图5B、图6A和图6B的构造的基底处理设备10中执行蚀刻工艺时，与传统基底处理设备相比，根据介电层221的厚度和聚焦环231的电阻率，静电吸盘220与聚焦环231之间相对于高频电力的阻抗差可以减小，从而使RF相位差减小。并且可以通过扩大的聚焦环231降低等离子体浓度。
如图6A和图6B中所示，当去除防止等离子体的扩散并且将等离子体限制到处理空间中的突出电极414时，等离子体可以更容易地扩散。因此，形成在基底W的边缘区域中的高密度等离子体区域可以形成在基底W的边缘区域外部。此外，固定环420可以稳定地支撑喷头410的上电极411，并且可以致使高密度等离子体区域形成在边缘区域外部。
图7A是根据示例性实施例的区域P的放大的剖视图。图7B是根据示例性实施例的区域P的放大的剖视图。图1、图2和图4至图7B中相同的附图标记表示相同的组件，并且在下文中，将省略与图1至图6B的描述相同的描述。
参照图7A，介电层221可以具有3mm至4mm的厚度。聚焦环231可以包括包含硅(Si)的上层231a和包含氧化铝(Al2O3)的下层231b。在一个示例性实施例中，上层231a的硅(Si)可以掺杂有杂质。上层231a与下层231b的厚度比可以是4:1至3:2(即，下层231b的厚度是聚焦环231的厚度的0.2倍至0.4倍)。喷头410的上电极411可以包括内电极412、外电极413和突出电极414。
在一个示例性实施例中，具有预定宽度和预定深度的凹部R可以沿着聚焦环231的圆周方向形成在聚焦环231的上层231a中。凹部R的体积可以是聚焦环231的体积的0.25倍至4倍(例如，形成聚焦环231的材料的体积的0.25倍至4倍)。也就是说，凹部R的体积可以是组合的聚焦环231和凹部R的体积的20％至80％(例如，如果聚焦环231不具有凹部R，则为图4的聚焦环231的体积)。在图7A中，凹部R的剖面被示为矩形，但是发明构思不限于此，并且凹部R可以具有通过使聚焦环231的上层231a向下凹入地凹进而形成的各种形状。凹部R可以在安装有半导体基底W的区域的外部形成在聚焦环231的上表面中。当凹部R形成在聚焦环231中时，聚焦环231相对于高频电力的阻抗在等离子体蚀刻处理中减小，并且高密度等离子体区域可以形成为比基底W的边缘区域更向外。
参照图7B，凹部R也可以形成在具有延伸的宽度的聚焦环231中。图7B的基底处理设备包括与图7A的构造对应的构造，其中形成了凹部R的聚焦环231的顶表面的水平宽度Wf，或者聚焦环231的宽度(例如，从最外侧表面(例如，在第一高度处接触覆盖环232的外侧表面)到最内侧表面(例如，在第一高度处的相对的内侧表面))可以是覆盖环232的顶表面的水平宽度Wc的2倍至10倍。凹部R的体积可以是聚焦环231的体积的0.25倍至4倍。也就是说，凹部R的体积可以是组合的聚焦环231和凹部R的体积的20％至80％(例如，如果聚焦环231不具有凹部R，则为图5A的聚焦环231的体积)。如图7B中所示，高密度等离子体区域可以形成为从具有凹部R和延伸的宽度的基底处理设备中的基底W的边缘区域比从图7A的基底处理设备中的基底W的边缘区域向外更远。
图8A是根据示例性实施例的区域P的放大的剖视图。图8B是根据示例性实施例的区域P的放大的剖视图。在图1、图2和图4至图8B中，相同的附图标记表示相同的组件，并且在下文中，将省略与图1至图7B的描述相同的描述。
参照图8A，静电吸盘220的介电层221、环单元230的聚焦环231和覆盖环232、上电极411的内电极412和外电极413可以与图7A的构造相同。
在图8A中，与图7A相反，上电极411不包括突出电极414，固定环420可以具有相对扩大的宽度。固定环420和覆盖环232可以如图4所描绘地叠置。因为上电极411不包括突出电极414，所以等离子体的扩散增加，使得高密度等离子体区域可以形成为比基底W的边缘区域更向外。结果，基底W的边缘区域和其它区域可以具有均匀的蚀刻速率。
参照图8B，包括在基底处理设备中的静电吸盘220的介电层221、环单元230的聚焦环231和覆盖环232可以与图7B的那些相同。例如，凹部R形成在聚焦环231中，聚焦环231的顶表面的水平宽度Wf或者聚焦环231的宽度(例如，从最外侧表面(例如，在第一高度处接触覆盖环232的外侧表面)到最内侧表面(例如，在第一高度处的相对的内侧表面))可以是覆盖环232的顶表面的水平宽度Wc的2倍至10倍。凹部R的体积可以是聚焦环231的体积的0.25倍至4倍。在图8B中，与图7B相反，上电极411不包括突出电极414，与固定环420的内表面对齐的第一竖直线V1和与覆盖环232的内表面对齐的第二竖直线V2之间的水平距离D可以是覆盖环232的顶表面的宽度的3/4或更大并且可以比覆盖环232的顶表面的宽度小。结果，等离子体的扩散可以增加，使得高密度等离子体区域可以形成为比基底W的边缘区域更向外。结果，基底W的边缘区域和其它区域可以具有均匀的蚀刻速率。如可以从图4、图6A、图6B、图8A和图8B的实施例看到的，从俯视图，上电极411与聚焦环231和覆盖环232叠置，并且与其中安装基底W的第一区域叠置，上电极411的其中上电极411与聚焦环231和覆盖环232叠置的底表面与上电极411的其中上电极411与第一区域叠置的底表面共面。
图9是示出根据发明构思的示例性实施例的通过操作基底处理设备来处理基底的方法的流程图。
参照图1和图9，根据发明构思的一个示例性实施例的基底处理方法可以包括将基底W装载到工艺室100中的静电吸盘220上(S100)、将处理气体供应到工艺室100中(S120)、将RF信号提供到下电极225(S130)以及处理基底W(S140)。
将基底W装载到工艺室100中的静电吸盘220上的步骤(S100)可以包括：通过门14将待处理的基底W从外部引入到工艺室100中；将基底W安装在支撑件200的静电吸盘220上；以及将基底W吸附在静电吸盘220的介电层221上。
将处理气体供应到工艺室100中的步骤(S120)包括：将处理气体从气体供应单元500供应到喷头410的容纳空间RS，通过喷头410的注入孔411a使处理气体在工艺室100中分布为喷淋形状，以将处理气体供应到工艺室100中的处理空间。
将RF信号提供到下电极225的步骤(S130)包括：将RF电力从电源单元300供应到下电极225以将处理气体激发为等离子体态；以及选择性地蚀刻基底W和/或基底W上的蚀刻目标层。RF信号可以包括从高频电源310提供的高频电力和从低频电源320提供的低频电力。在一个示例性实施例中，电源单元300的高频电源310可以在工艺室100内部产生电容耦合等离子体。低频电源320可以将产生的电容耦合等离子体诱导到基底W。例如，电源单元300的高频电源310可以将40MHz至60MHz的高频电力提供到静电吸盘220。在高频电源310施加高频电力的同时，低频电源320可以将400kHz的低频电力施加到静电吸盘220。应该注意的是，在一些实施例中，可以将RF信号施加到上电极(例如，喷头410)，并且静电吸盘220接地。
尽管在图9中以具体的顺序描绘了提供RF信号的步骤(S130)和供应气体的步骤(S120)，但是它们最初可以以相反的顺序发生。在任何一种情况下，该方法包括将高频RF电力施加到静电吸盘220和喷头410中的一个，同时将气体从喷头410注入到工艺室100中以在工艺室100内部产生等离子体。
处理基底W的步骤(S140)可以包括使用等离子体刻蚀基底W上的蚀刻目标层，以在基底W的表面上形成图案。其中处理气体被高频电力激发的等离子体可以通过低频电力加速到基底W的表面，并且可以与基底W反应。
完成基底W的蚀刻工艺，并且可以通过排气孔将处理空间中的残留气体排放到工艺室100的外部。残留气体可以包括反应副产物。可以将基底W与静电吸盘220分离，并且可以在工艺室100中取回基底W。随后可以进行例如使用不同的工艺室的附加工艺，以从基底W形成半导体器件，诸如半导体芯片。
图10是示出根据图4、图5B、图6B、图7A和图8A的实施例的高密度等离子体区域的产生位置变化的比较的曲线图。图11A、图11B和图11C分别是示出根据传统基底处理设备和图4、图5B、图6B、图7A和图8A的示例性实施例的等离子体密度分布的模拟结果。
图10的参照图和图11A的参照图示出了传统基底处理设备的等离子体密度分布。图10的图表(a)和图11A的分布图(1)示出了图4的基底处理设备的等离子体密度分布，图10的图表(b)和图11B的分布图(2)示出了图5B的基底处理设备的等离子体密度分布，图10的图表(c)和图11B的分布图(3)示出了图6B的基底处理设备的等离子体密度分布，图10的图表(d)和图11C分布图(4)示出了图7A的基底处理设备的等离子体密度分布，并且10的图表(e)和图11C的分布图(5)示出了图8A的基底处理设备的等离子体密度分布。
参照图1、图4至图8B、图10和图11A至图11C，1)当突出电极414不存在时，2)当聚焦环231的宽度扩大时，3)当凹进的凹部R沿聚焦环231的圆周方向形成在聚焦环231中时，和/或4)当介电层221具有4mm或更小的厚度时，聚焦环231包括硅(Si)的上层231a和氧化铝(Al2O3)的下层231b，上层231a的厚度和下层231b的厚度的比为4:1至3:2，例如，当基底处理设备10包括1)至4)的构造中的至少一个时，可以看出的是，高密度等离子体区域形成为使得高密度等离子体区域从基底W的边缘区域偏离到基底W的外部。
当基底处理设备10具有1)或2)的构造时，等离子体的扩散增加并且等离子体的半径变宽，使得高密度等离子体也可以以比基底W的边缘区域宽的半径形成。
当基底处理设备10具有3)或4)构造时，静电吸盘220上的介电层221和聚焦环231的相对于高频电力的阻抗差减小，并且可以使RF相位差最小化。因此，等离子体密度根据RF相位差在基底W的边缘区域中增加的现象可以减少。
图12A、图12B、图13A、图13B、图14A和图14B是示出根据基底处理设备中的聚焦环的上层和下层的厚度比的基底和聚焦环相对于高频电力的阻抗相位的曲线图，以及示出等离子体密度分布的模拟结果。
在根据发明构思的示例性实施例的基底处理设备中，聚焦环的包括硅(Si)的上层与包括氧化铝(Al2O3)的下层的厚度的比可以是4:1至3:2(即，下层的厚度是聚焦环231的总厚度的0.2倍至0.4倍)。此时，聚焦环的电阻率可以为大约100Ω·cm。当上层与下层的厚度的比为4:1至3:2且聚焦环的电阻率为大约100Ω·cm时，基底和聚焦环的相对于高频电力的阻抗相位的差被最小化。结果，等离子体未集中在基底的边缘区域中，并且可以在基底的整个区域中发生均匀的蚀刻速率，这可以通过图12A至图14B证实。
具体地，在具有图12A和图12B的结果的基底处理设备中，聚焦环的电阻率为100Ω·cm，聚焦环的包含硅(Si)的上层的厚度为3mm，聚焦环的包含氧化铝(Al2O3)的下层的厚度为1mm。在具有图13A和图13B的结果的基底处理设备中，聚焦环的电阻率为100Ω·cm，聚焦环的包含硅(Si)的上层的厚度为3mm，聚焦环的包含氧化铝(Al2O3)的下层的厚度为2mm。在具有图14A和图14B的结果的基底处理设备中，聚焦环的包含硅(Si)的上层的厚度为4mm，包含氧化铝(Al2O3)的下层的厚度为1mm。在图12A和图13A中，基底与聚焦环之间的相对于高频电力的相位差比图14A的基底与聚焦环之间的相对于高频电力的相位差小。因此，可以看出的是，图12B和图13B的模拟结果具有比图14B的模拟结果相对更均匀的等离子体密度分布。仍然，用于图14A和图14B的厚度比产生了比用于不包括任何Al2O3层的传统聚焦环更均匀的等离子体密度分布。
根据发明构思的示例性实施例，电容耦合等离子体基底处理设备可以使基底可安装于其上的静电吸盘和设置在静电吸盘的边缘处的聚焦环的相对于高频电力的阻抗差减小。结果，由该设备产生的等离子体的半径可以变宽。高密度等离子体区域可以产生在基底边缘区域外部以在整个基底上具有均匀的蚀刻速率。
如在此使用的诸如“相同”、“相等”、“平面”或“共面”的术语包含包括例如由于制造工艺而可能发生的变化的相同性或近似相同性。除非上下文或其它陈述另有指示，否则术语“基本上”可以在此用于强调该含义。
诸如“大约”或“近似”的术语可以反映仅以相对小的方式和/或以不显著改变某些元件的操作、功能或结构的方式变化的量、尺寸、取向或布局。例如，“大约0.1至大约1”的范围可以包括诸如在0.1周围的0％至5％的偏差的范围和在1周围的0％至5％的偏差的范围，特别是如果这种偏差保持与所列范围相同的效果。
上面已经参照附图描述了发明构思的技术精神的实施例。然而，将由本领域技术人员所理解的是，在不脱离如由所附权利要求书所限定的发明的精神和范围的情况下，可以在其中进行在形式上和细节上的各种变化。因此，上述实施例应被视为说明性的而不是限制性的。

Claims (20)

1.一种半导体基底处理设备，所述半导体基底处理设备包括：
壳体，包围工艺室；
等离子体源单元，连接到壳体，等离子体源单元包括：喷头；以及固定环，定位为支撑喷头，其中，喷头包括安装在固定环上的上电极，并且包括穿过上电极的一部分并且被构造为将气体注入到工艺室中的注入孔；
静电吸盘，连接到壳体并且包括下电极，静电吸盘用于使半导体基底安装在其上；以及
环单元，安装在静电吸盘的边缘部分上，并且包括聚焦环和围绕聚焦环的覆盖环，
其中：
下电极和上电极中的一个连接到高频电源，下电极和上电极中的另一个接地，
聚焦环具有内侧表面和接触覆盖环的相对的外侧表面，聚焦环的内侧表面和外侧表面之间的宽度为第一宽度，
覆盖环具有内侧表面和外侧表面，覆盖环的内侧表面接触聚焦环的外侧表面，覆盖环的内侧表面和外侧表面之间的宽度为第二宽度，并且
第一宽度是第二宽度的2倍至10倍。
2.根据权利要求1所述的半导体基底处理设备，其中：
第一宽度为半导体基底的直径的10％至15％。
3.根据权利要求1所述的半导体基底处理设备，其中：
固定环、聚焦环和覆盖环布置为在工艺室内的等离子体处理操作期间致使峰值等离子体浓度发生在从俯视图被安装的半导体基底覆盖的区域的外部。
4.根据权利要求1所述的半导体基底处理设备，其中：
聚焦环包括在安装了半导体基底的区域的外部形成在聚焦环的上表面中的凹部。
5.根据权利要求4所述的半导体基底处理设备，其中：
凹部的体积在形成聚焦环的材料的体积的0.25倍和4倍之间。
6.根据权利要求4所述的半导体基底处理设备，其中：
从俯视图，上电极与聚焦环和覆盖环叠置，并且与其中安装了半导体基底的第一区域叠置，上电极的其中上电极与聚焦环和覆盖环叠置的底表面同上电极的其中上电极与第一区域叠置的底表面共面。
7.根据权利要求1所述的半导体基底处理设备，其中：
覆盖环具有一定的尺寸和位置使得最外圆周侧表面从俯视图与固定环竖直地叠置。
8.根据权利要求1所述的半导体基底处理设备，其中：
聚焦环具有两层结构，所述两层结构包括作为上层的具有第一厚度的掺杂的硅层以及作为下层的具有第二厚度的Al2O3层。
9.根据权利要求8所述的半导体基底处理设备，其中：
第一厚度与第二厚度的比在3:1与3:2之间。
10.根据权利要求1所述的半导体基底处理设备，其中：
静电吸盘包括安装在其上的介电层，使得半导体基底在安装在静电吸盘上时安装在介电层上。
11.根据权利要求10所述的半导体基底处理设备，其中：
聚焦环具有两层结构，所述两层结构包括作为上层的具有第一厚度的掺杂的硅层以及作为下层的具有第二厚度的Al2O3层；
介电层具有第三厚度；并且
第三厚度比第二厚度大至少50％。
12.一种半导体基底处理设备，所述半导体基底处理设备包括：
壳体，包围工艺室；
等离子体源单元，连接到壳体，等离子体源单元包括：喷头；以及固定环，定位为支撑喷头，其中，喷头包括安装在固定环上的上电极，并且包括穿过上电极的一部分并且被构造为将气体注入到工艺室中的注入孔；
静电吸盘，连接到壳体并且包括下电极，静电吸盘用于使半导体基底安装在其上；以及
环单元，安装在静电吸盘的边缘部分上，并且包括聚焦环和围绕聚焦环的覆盖环，
其中：
下电极和上电极中的一个连接到高频电源，下电极和上电极中的另一个接地，
聚焦环具有两层结构，所述两层结构包括作为上层的具有第一厚度的掺杂的硅层以及作为下层的具有第二厚度的Al2O3层，并且
第一厚度与第二厚度的比在3:1与3:2之间。
13.根据权利要求12所述的半导体基底处理设备，其中：
静电吸盘包括安装在其上的介电层，使得半导体基底在安装在静电吸盘上时安装在介电层上，介电层具有比第二厚度大的第三厚度。
14.根据权利要求13所述的半导体基底处理设备，其中：
第三厚度比第二厚度大至少50％。
15.根据权利要求12所述的半导体基底处理设备，其中：
聚焦环具有内侧表面和接触覆盖环的相对的外侧表面，并且聚焦环的内侧表面和外侧表面之间的宽度是第一宽度；
覆盖环具有内侧表面和外侧表面，覆盖环的内侧表面接触聚焦环的外侧表面，覆盖环的内侧表面和外侧表面之间的宽度为第二宽度；
第一宽度是第二宽度的2倍至10倍；并且
第一宽度是半导体基底的直径的10％至15％。
16.根据权利要求12所述的半导体基底处理设备，其中：
固定环、聚焦环和覆盖环布置为在工艺室内的等离子体处理操作期间致使峰值等离子体浓度发生从俯视图被安装的半导体基底覆盖的区域的外部。
17.根据权利要求12所述的半导体基底处理设备，其中：
聚焦环包括在安装了半导体基底的区域的外部形成在聚焦环的上表面中的凹部。
18.根据权利要求17所述的半导体基底处理设备，其中：
凹部的体积在形成聚焦环的材料的体积的0.25倍和4倍之间。
19.根据权利要求17所述的半导体基底处理设备，其中：
从俯视图，上电极与聚焦环和覆盖环叠置，并且与其中安装了半导体基底的第一区域叠置，上电极的其中上电极与聚焦环和覆盖环叠置的底表面和上电极的其中上电极与第一区域叠置的底表面共面。
20.根据权利要求12所述的半导体基底处理设备，其中：
覆盖环具有一定的尺寸和位置使得最外圆周侧表面从俯视图与固定环竖直地叠置。
CN202010074502.4A 2019-04-17 2020-01-22 包括聚焦环的半导体基底处理设备 Active CN111834189B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0044635 2019-04-17
KR20190044635 2019-04-17
KR1020190094175A KR20200122208A (ko) 2019-04-17 2019-08-02 포커스 링을 포함하는 용량성 결합 플라즈마 기판 처리 장치 및 이를 이용한 기판 처리 방법
KR10-2019-0094175 2019-08-02

Publications (2)

Publication Number Publication Date
CN111834189A true CN111834189A (zh) 2020-10-27
CN111834189B CN111834189B (zh) 2024-06-04

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257935A (ja) * 2002-03-05 2003-09-12 Tokyo Electron Ltd プラズマ処理装置
CN1540738A (zh) * 2003-04-24 2004-10-27 ���������ƴ���ʽ���� 等离子体处理装置、聚焦环和基座
US20050005859A1 (en) * 2001-12-13 2005-01-13 Akira Koshiishi Ring mechanism, and plasma processing device using the ring mechanism
KR20050120862A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 기판 식각 장치
JP2007048826A (ja) * 2005-08-08 2007-02-22 Shibaura Mechatronics Corp 載置台およびプラズマ処理装置
US20070215279A1 (en) * 2006-03-17 2007-09-20 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
US20080236749A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Plasma processing apparatus
CN101996843A (zh) * 2003-01-07 2011-03-30 东京毅力科创株式会社 等离子体处理装置及聚焦环
CN102468106A (zh) * 2010-11-09 2012-05-23 东京毅力科创株式会社 等离子体处理装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005859A1 (en) * 2001-12-13 2005-01-13 Akira Koshiishi Ring mechanism, and plasma processing device using the ring mechanism
JP2003257935A (ja) * 2002-03-05 2003-09-12 Tokyo Electron Ltd プラズマ処理装置
CN101996843A (zh) * 2003-01-07 2011-03-30 东京毅力科创株式会社 等离子体处理装置及聚焦环
CN1540738A (zh) * 2003-04-24 2004-10-27 ���������ƴ���ʽ���� 等离子体处理装置、聚焦环和基座
KR20050120862A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 기판 식각 장치
JP2007048826A (ja) * 2005-08-08 2007-02-22 Shibaura Mechatronics Corp 載置台およびプラズマ処理装置
US20070215279A1 (en) * 2006-03-17 2007-09-20 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
US20080236749A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Plasma processing apparatus
CN102468106A (zh) * 2010-11-09 2012-05-23 东京毅力科创株式会社 等离子体处理装置

Also Published As

Publication number Publication date
US20200335376A1 (en) 2020-10-22
US11450545B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
KR102430205B1 (ko) 플라즈마 처리 장치
US9252001B2 (en) Plasma processing apparatus, plasma processing method and storage medium
KR101997823B1 (ko) 플라즈마 처리 장치
CN109509694B (zh) 等离子体处理装置和等离子体处理方法
US20140141619A1 (en) Capacitively coupled plasma equipment with uniform plasma density
KR102016408B1 (ko) 플라스마 처리 장치
US11538715B2 (en) Stage and substrate processing apparatus
CN111095498B (zh) 载置台、基板处理装置以及边缘环
KR102350148B1 (ko) 플라즈마 처리 방법
US11450545B2 (en) Capacitively-coupled plasma substrate processing apparatus including a focus ring and a substrate processing method using the same
KR20200101993A (ko) 기판 지지부를 위한 프로세스 키트
CN113903647A (zh) 边缘环和蚀刻装置
KR20190052633A (ko) 에칭 방법
CN111834189B (zh) 包括聚焦环的半导体基底处理设备
KR20200122208A (ko) 포커스 링을 포함하는 용량성 결합 플라즈마 기판 처리 장치 및 이를 이용한 기판 처리 방법
JP2023088520A (ja) プラズマエッチング処理装置及び上部電極
KR100697665B1 (ko) 상부 전극부 및 이를 이용한 플라즈마 처리 장치
US20220406576A1 (en) Substrate processing apparatus and electrostatic chuck
US20210183629A1 (en) Ring assembly, substrate support assembly and substrate processing apparatus
US20210020408A1 (en) Substrate support assembly, substrate processing apparatus, and edge ring
US20220344127A1 (en) Electrode for plasma processing apparatus and plasma processing apparatus
KR20230092684A (ko) 링 어셈블리 및 이를 포함하는 기판 처리 장치
JP2024014108A (ja) プラズマ処理装置、載置台及びプラズマ処理方法
JP2022143370A (ja) プラズマ処理装置
KR20230092672A (ko) 포커스 링 및 이를 포함하는 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant