CN111814167B - 数据加解密处理系统及方法 - Google Patents
数据加解密处理系统及方法 Download PDFInfo
- Publication number
- CN111814167B CN111814167B CN202010672516.6A CN202010672516A CN111814167B CN 111814167 B CN111814167 B CN 111814167B CN 202010672516 A CN202010672516 A CN 202010672516A CN 111814167 B CN111814167 B CN 111814167B
- Authority
- CN
- China
- Prior art keywords
- data
- encryption
- decryption
- module
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 297
- 238000000034 method Methods 0.000 title claims description 67
- 230000003993 interaction Effects 0.000 claims abstract description 117
- 238000003672 processing method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 33
- 238000013500 data storage Methods 0.000 claims description 26
- 238000004458 analytical method Methods 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 11
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2107—File encryption
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明提供了数据加解密处理系统及方法,该系统包括软件处理程序和硬件处理装置,其中,软件处理程序包括用户交互模块、数据处理模块和上位机控制模块,硬件处理装置包括软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块,存储器包括片外存储区、片上指令存储区和片上数据存储区。由于采用软件和硬件协同工作的加解密方式,同时在软件方面将数据处理信息生成相应的数据处理指令集,在硬件方面使用片外存储和片上存储两级存储结构又实现了多加解密模式的并行工作方式,能够提高对数据进行加解密处理的效率。
Description
技术领域
本发明涉及数据处理技术领域,特别涉及数据加解密处理系统及方法。
背景技术
随着信息技术的发展,人们的安全意识也逐渐提高,因此人们越来越重视对网络数据和个人信息的保护。通常,可以采用软件加密这种加密机制对涉密数据进行保护。软件加密是用户在发送信息前,先调用信息安全模块对信息进行加密,然后用户将信息发送给接收方后,由接收方使用相应的解密软件进行解密并还原。
目前在对数据进行加解密处理时,通常采用加解密软件对数据进行加解密处理。
在通过加解密软件对数据进行加解密处理时,数据的加解密过程都在CPU上完成,当业务数据量较大时,通过加解密软件对数据进行加解密处理的方法会导致CPU的负担较大,CPU需要耗费较长的时间才能够完成对数据的加解密处理,进而造成对数据进行加解密处理的效率较低。
发明内容
本发明实施例提供了数据加解密处理系统及方法,能够提高对数据进行加解密处理的效率。
第一方面,本发明实施例提供了数据加解密处理系统,包括软件处理程序和硬件处理装置;
所述软件处理程序包括:用户交互模块、数据处理模块和上位机控制模块;
所述硬件处理装置包括:软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块;
所述存储器包括:片外存储区、片上指令存储区和片上数据存储区;
所述用户交互模块,用于接收第一数据和数据处理信息,其中,所述第一数据为待进行加解密处理的数据,所述数据处理信息用于指示对所述第一数据进行加解密处理的需求;
所述数据处理模块,用于根据所述数据处理信息生成相应的数据处理指令集,并将所述数据处理指令集发送给所述上位机控制模块;
所述上位机控制模块,用于通过所述软硬件交互接口将所述第一数据存储到所述存储器中的所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述存储器中的所述片上指令存储区;
所述寄存器配置模块,用于根据所述片上指令存储区中存储的所述数据处理指令集,配置所述控制寄存器的值;
所述数据分发模块,用于根据所述控制寄存器的值,将所述片外存储区中存储的所述第一数据发送给所述数据加解密模块;
所述数据加解密模块,用于根据所述控制寄存器的值,对所述第一数据进行加解密处理获得所述第二数据,并通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
所述上位机控制模块,还用于将接收到的所述第二数据发送给所述数据处理模块;
所述数据处理模块,还用于对所述第二数据进行解析,并将解析结果发送给所述用户交互模块;
所述用户交互模块,还用于对所述解析结果进行输出。
可选地,所述控制寄存器包括:输入数据长度寄存器、输出加密次数寄存器、读数据地址寄存器、模式寄存器、状态寄存器、中断寄存器、中断屏蔽寄存器和错误寄存器;
所述输入数据长度寄存器,用于输入所述第一数据的数据长度;
所述输出加密次数寄存器,用于输出所述第一数据加解密模块加解密的次数;
所述读数据地址寄存器,用于读取所述第一数据的有效地址;
所述模式寄存器,用于控制所述数据加解密模块的加解密模式;
所述状态寄存器,用于检测所述硬件处理装置在数据加解密过程中的运行状态;
所述中断寄存器,用于在数据加解密模块通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块后,将所述硬件处理装置的运行状态发送给所述上位机控制模块。
所述中断屏蔽寄存器,用于辅助所述中断寄存器工作;
所述错误寄存器,用于报告所述硬件处理装置运行过程中出现的错误信息。
可选地,
所述上位机控制模块,进一步用于在将所述第一数据存储到所述片外存储区,且将所述数据处理指令集存储到所述片上指令存储区之后,通过所述软硬件交互接口对所述控制寄存器写入数据处理命令,其中,所述数据处理命令用于指示所述硬件处理装置开始对所述片外存储区中存储的所述第一数据进行加解密处理。
可选地,
所述数据加解密模块,用于采用先进先出FIFO的数据传输方式,通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块。
可选地,
所述数据加解密模块,用于将所述第二数据存储到所述片外存储区中;
所述上位机控制模块,还用于通过所述软硬件交互接口从所述片外存储区中读取所述第二数据。
可选地,
所述数据分发模块包括:数据分发单元;
所述数据加解密模块包括:加解密控制单元和至少两个加解密处理单元;
所述数据分发单元,用于根据所述数据处理指令集,从所述存储器中读取所述第一数据,并将所述第一数据分发至各个所述片上数据存储区进行缓存;
所述加解密控制单元,用于针对每一个所述加解密处理单元,从与该加解密处理单元相对应的至少一个所述片上数据存储区中读取被缓存的所述第一数据,并将读取到的所述第一数据发送给该加解密处理单元,其中,每一个所述片上数据存储区仅与一个所述加解密处理单元相对应;
所述加解密处理单元,用于根据所述数据处理指令集确定的加解密算法对接收到的所述第一数据进行加解密处理,获得相应的第二数据,并通过所述软硬件交互接口将所获得的所述第二数据发送给所述上位机控制模块。
第二方面,本发明实施例还提供了一种基于上述第一方面或第一方面的任一可能的实现方式所提供的数据加解密处理系统的数据加解密处理方法,包括:
利用所述用户交互模块接收第一数据和数据处理信息,其中,所述第一数据为待进行加解密处理的数据,所述数据处理信息用于指示对所述第一数据进行加解密处理的需求;
利用所述数据处理模块根据所述数据处理信息生成相应的数据处理指令集,并将所述数据处理指令集发送给所述上位机控制模块;
利用所述上位机控制模块通过所述软硬件交互接口将所述第一数据存储到所述存储器中的所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述存储器中的所述片上指令存储区;
利用所述寄存器配置模块根据所述片上指令存储区中存储的所述数据处理指令集,配置所述控制寄存器的值;
利用所述数据分发模块根据所述控制寄存器的值,将所述片外存储区中存储的所述第一数据发送给所述数据加解密模块;
利用所述数据加解密模块根据所述控制寄存器的值,对接收到的所述第一数据进行加解密处理获得第二数据,并通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
利用所述上位机控制模块将接收到的所述第二数据发送给所述数据处理模块;
利用所述数据处理模块对所述第二数据进行解析,并将解析结果发送给所述用户交互模块;
利用所述用户交互模块对所述解析结果进行输出。
可选地,当所述控制寄存器包括输入数据长度寄存器、输出加密次数寄存器、读数据地址寄存器、模式寄存器、状态寄存器、中断寄存器、中断屏蔽寄存器和错误寄存器时,
所述配置所述控制寄存器的值,包括:
利用所述输入数据长度寄存器根据所述数据处理信息输入所述第一数据的数据长度;
利用所述输出加密次数寄存器根据所述数据处理信息输出所需加解密的次数;
利用所述读数据地址寄存器读取所述第一数据的有效地址;
所述对接收到的所述第一数据进行加解密处理,获得相应的第二数据,包括:
利用所述模式寄存器控制所述数据加解密模块的加解密模式;
利用所述状态寄存器检测所述硬件处理装置在数据加解密过程中的运行状态;
在所述数据加解密模块通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块之后,进一步包括:
利用所述中断寄存器将所述硬件处理装置的运行状态发送给所述上位机控制模块;
利用所述中断屏蔽寄存器辅助所述中断寄存器工作;
利用所述错误寄存器报告所述硬件处理装置运行过程中出现的错误信息。
可选地,在所述利用所述上位机控制模块通过所述软硬件交互接口将所述第一数据存储到所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述片上指令存储区之后,进一步包括:
利用所述上位机控制模块通过所述软硬件交互接口对所述控制寄存器写入数据处理命令,其中,所述数据处理命令用于指示所述硬件处理装置开始对所述片外存储区中存储的所述第一数据进行加解密处理。
可选地,所述通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块,包括:
利用所述数据加解密模块采用先进先出FIFO的数据传输方式,通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块。
可选地,所述通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块,包括:
利用所述数据加解密模块将所述第二数据存储到所述片外存储区中;
利用所述上位机控制模块通过所述软硬件交互接口从所述片外存储区中读取所述第二数据。
可选地,当所述数据分发模块包括数据分发单元,且所述数据加解密模块包括加解密控制单元和至少两个加解密处理单元时,
所述利用所述数据分发模块根据所述控制寄存器的值,将所述存储器中存储的所述第一数据发送给所述数据加解密模块,包括:
利用所述数据分发单元根据所述控制寄存器的值,从所述存储器中读取所述第一数据,并将所述第一数据分发至各个所述片上数据存储区进行缓存;
针对每一个所述加解密处理单元,利用所述加解密控制单元从与该加解密处理单元相对应的至少一个所述片上数据存储区中读取被缓存的所述第一数据,并将读取到的所述第一数据发送给该加解密处理单元,其中,每一个所述片上数据存储区仅与一个所述加解密处理单元相对应;
所述利用所述数据加解密模块根据所述控制寄存器的值,对接收到的所述第一数据进行加解密处理获得第二数据,包括:
利用所述加解密处理单元根据所述控制寄存器的值确定的加解密算法对接收到的所述第一数据进行加解密处理,获得相应的第二数据。
本发明实施例提供的数据加解密处理系统及方法,该系统包括软件处理程序和硬件处理装置,其中,软件处理程序包括用户交互模块、数据处理模块和上位机控制模块,硬件处理装置包括软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块,存储器包括片外存储区、片上指令存储区和片上数据存储区。该方法利用数据处理模块将数据处理信息生成相应的数据处理指令集,利用上位机控制模块通过软硬件交互接口将第一数据存储到片外存储区,并通过软硬件交互接口将数据处理指令集存储到片上指令存储区,并根据寄存器的值,将片外存储区中存储的第一数据发送给数据加解密模块,利用数据加解密模块第一数据进行加解密处理获得第二数据,再将第二数据解析后发送给用户,因此该方案采用软硬件协同加密的工作方式,并利用两级存储结构加速数据传输和采用多加解密模式的并行工作方式,能够提高对数据进行加解密处理的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种数据加解密处理系统的示意图;
图2是本发明一个实施例提供的另一种数据加解密处理系统的示意图;
图3是本发明一个实施例提供的又一种数据加解密处理系统的示意图;
图4是本发明一个实施例提供的一种数据加解密处理方法的流程图;
图5是本发明一个实施例提供的另一种数据加解密处理方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种数据加解密处理系统,包括:软件处理程序10和硬件处理装置20;
软件处理程序10包括用户交互模块101、数据处理模块102和上位机控制模块103;
硬件处理装置20包括软硬件交互接口201、存储器202、控制寄存器203、寄存器配置模块204、数据分发模块205和数据加解密模块206;
存储器202包括片外存储区2021、片上指令存储区2022和片上数据存储区2023;
用户交互模块101,用于接收第一数据和数据处理信息,其中,第一数据为待进行加解密处理的数据,数据处理信息用于指示对第一数据进行加解密处理的需求;
数据处理模块102,用于根据数据处理信息生成相应的数据处理指令集,并将数据处理指令集发送给上位机控制模块103;
上位机控制模块103,用于通过软硬件交互接口201将第一数据存储到存储器202中的片外存储区2021,并通过软硬件交互接口201将数据处理指令集存储到存储器202中的片上指令存储区2022;
寄存器配置模块204,用于根据片上指令存储区2022中存储的数据处理指令集,配置控制寄存器203的值;
数据分发模块205,用于根据控制寄存器203的值,将片外存储区中2021存储的第一数据发送给数据加解密模块206;
数据加解密模块206,用于根据控制寄存器203的值,对第一数据进行加解密处理获得第二数据,并通过软硬件交互接口201将第二数据发送给上位机控制模块103;
上位机控制模块103,还用于将接收到的第二数据发送给数据处理模块102;
数据处理模块102,还用于对第二数据进行解析,并将解析结果发送给用户交互模块101;
用户交互模块101,还用于对解析结果进行输出。
本发明实施例提供的数据加解密处理系统,该系统包括软件处理程序和硬件处理装置,其中,软件处理程序包括用户交互模块、数据处理模块和上位机控制模块,硬件处理装置包括软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块,存储器包括片外存储区、片上指令存储区和片上数据存储区。由于采用软件和硬件协同工作的加解密方式,同时在软件方面将数据处理信息生成相应的数据处理指令集,在硬件方面使用片外存储和片上存储两级存储结构又实现了多加解密模式的并行工作方式,能够提高对数据进行加解密处理的效率。
在本发明实施例中,接收用户所需加解密的数据和对加解密数据进行加解密的需求,同时,将所需加解密数据完成后加解密结果反馈给用户,在数据加解密整个过程中,不需要用户进行额外的操作,用户只需将所需加解密数据和数据处理信息发送给用户交互模块即可,方便了用户加解密操作过程,提高了加解密效率。
在本发明实施例中,将所需加解密数据进行加解密处理的需求生成相应的指令集,该指令集包括了硬件处理装置中相关寄存器的配置,数据地址的初始化、偏移,加解密模式的定义,加解密数据的大小,加解密时密钥的使用等指令,硬件处理装置中的装置模块通过数据处理指令集来进行加解密工作,更加简洁高效。
在本发明实施例中,将所需加解密数据和数据处理指令集分别存储在不同的存储区内,片外存储和片上存储的两级存储结构以及在使用多个硬件设备并行加解密的情况下,可充分利用上位机控制模块对硬件资源池的调度,可以有效提高数据加解密效率。
在本发明实施例中,根据片上存储区中存储区的数据指令数据集,配置控制寄存器的值,利用不同寄存器的功能实现对所需加解密数据的数据长度、有效地址和加解密次数的设定,同时,利用数据处理指令集将不同的所需加解密数据进行分类,有利于提高数据加解密的效率。
在本发明实施例中,根据控制寄存器的值,将分类好的片外存储区存储的数据发送给数据加解密模块,该过程首先将片外存储区存储的数据分别分发到各个片上数据存储区,再将每个片上数据存储区的数据分别分发到数据加解密模块,分类分发的模式加速了数据传输的效率,也提高了后续数据加解密效率。
在本发明实施例中,根据控制寄存器的值,针对分发到数据加解密模块的数据,采用多加解密模式的并行工作方式,可以有效提高系统的整体工作效率,同时,将加解密处理好的数据通过软硬件交互接口发送给上位机控制模块,确保加解密数据的安全返回。
可选地,在图1所示数据加解密处理系统的基础上,如图2所示,该数据加解密处理系统中的控制寄存器203包括输入数据长度寄存器2031、输出加密次数寄存器2032、读数据地址寄存器2033、模式寄存器2034、状态寄存器2035、中断寄存器2036、中断屏蔽寄存器2037和错误寄存器2038;
输入数据长度寄存器2031,用于输入用户交互模块101中第一数据的数据长度;
输出加密次数寄存器2032,用于输出所需加解密的次数;
读数据地址寄存器2033,用于读取第一数据的有效地址;
模式寄存器2034,用于控制数据加解密模块206的加解密模式;
状态寄存器2035,用于检测硬件处理装置20在数据加解密过程中的运行状态;
中断寄存器2036,用于在数据加解密模块206通过软硬件交互接口201将第二数据发送给上位机控制模块103后,将硬件处理装置20的运行状态发送给上位机控制模块103;
中断屏蔽寄存器2037,用于辅助中断寄存器工作;
错误寄存器2038,用于报告硬件处理装置20运行过程中出现的错误信息。
在本发明实施例中,控制寄存器在软件和硬件协同工作过程中有着非常重要的作用,上位机控制模块的所有数据指令均通过读取和写入控制寄存器完成,硬件处理装置也通过控制寄存器的读取写入以及数据处理指令集的控制来完成数据加解密工作,并在硬件处理装置工作过程中通过控制寄存器将响应状态信息对上位机控制模块进行反馈,以更好地保证系统软件和硬件的协同工作。
可选地,在图1所示数据加解密处理系统的基础上,上位机控制模块103进一步用于在将第一数据存储到片外存储区2021,且将数据处理指令集存储到片上指令存储区2022之后,通过软硬件交互接口201对控制寄存器203写入数据处理命令,其中,数据处理命令用于指示硬件处理装置20开始对片外存储区2021中存储的第一数据进行加解密处理。
在本发明实施例中,在将所需加解密数据和数据处理指令集分别存储在片外存储区和片上存储区之后,将数据和数据处理指令集存储在存储器写入状态返回到上位机控制模块中,再利用上位机控制模块通过写入控制寄存器来控制硬件处理装置的数据加解密启动工作,该过程节约了数据加解密工作的等候时间,提高了数据加解密效率。
可选地,在图1所示数据加解密处理系统的基础上,在通过软硬件交互接口201将第二数据发送给上位机控制模块103过程中,包括两种返回数据的操作模式:
操作模式一:数据加解密模块206,用于采用先进先出FIFO的数据传输方式,通过软硬件交互接口201将第二数据发送给上位机控制模块103;
操作模式二:数据加解密模块206用于将第二数据存储到片外存储区2021中,上位机控制模块103用于通过软硬件交互接口201从片外存储区2021中读取第二数据。
在本发明实施例中,在数据加解密模块对第一数据进行加解密处理获得第二数据之后,通过软硬件交互接口将第二数据发送给上位机控制模块过程中,存在两种返回数据的操作模式,根据上位机控制模块的工作状态,选择合适的返回数据的操作模式,有利于提高数据返回的效率。
可选地,在图1所示数据加解密处理系统的基础上,如图3所示,数据分发模块205包括数据分发单元2051,数据加解密模块206包括加解密控制单元2061和至少两个加解密处理单元2062;
数据分发单元2051,用于根据数据处理指令集,从存储器中202读取第一数据,并将第一数据分发至各个片上数据存储区2023进行缓存;
加解密控制单元2061,用于针对每一个加解密处理单元2062,从与该加解密处理单元2062相对应的至少一个片上数据存储区2023中读取被缓存的第一数据,并将读取到的第一数据发送给该加解密处理单元2062,其中,每一个片上数据存储区2023仅与一个加解密处理单元2062相对应;
加解密处理单元2062,用于根据数据处理指令集确定的加解密算法对接收到的第一数据进行加解密处理,获得相应的第二数据,并通过软硬件交互接口201将所获得的第二数据发送给上位机控制模块103。
在本发明实施例中,加解密控制模块根据控制寄存器的值实现多种加解密模式的并行工作方式,可以有效提高系统的整体工作效率,同时,将加解密处理后获得的第二数据发送给上位机控制模块,确保加解密数据的安全返回。
如图4所示,本发明实施例提供了一种基于上述任一实施例所提供数据加解密处理系统的数据加解密处理方法,该方法可以包括步骤:
步骤401:利用用户交互模块接收第一数据和数据处理信息,其中,第一数据为待进行加解密处理的数据,数据处理信息用于指示对第一数据进行加解密处理的需求;
步骤402:利用数据处理模块根据数据处理信息生成相应的数据处理指令集,并将数据处理指令集发送给上位机控制模块;
步骤403:利用上位机控制模块通过软硬件交互接口将第一数据存储到存储器中的片外存储区,并通过软硬件交互接口将数据处理指令集存储到存储器中的片上指令存储区;
步骤404:利用寄存器配置模块根据片上指令存储区中存储的数据处理指令集,配置控制寄存器的值;
步骤405:利用数据分发模块根据控制寄存器的值,将片外存储区中存储的第一数据发送给数据加解密模块;
步骤406:利用数据加解密模块根据控制寄存器的值,对接收到的第一数据进行加解密处理获得第二数据,并通过软硬件交互接口将第二数据发送给上位机控制模块;
步骤407:利用上位机控制模块将接收到的第二数据发送给数据处理模块;
步骤408:利用数据处理模块对第二数据进行解析,并将解析结果发送给用户交互模块;
步骤409:利用用户交互模块对解析结果进行输出。
在本发明实施例中,利用用户交互模块接收第一数据和数据处理信息,将数据处理信息生成相应的数据处理指令集,并将数据处理指令集发送给上位机控制模块,利用上位机控制模块通过软硬件交互接口将第一数据存储到片外存储区,并通过软硬件交互接口将数据处理指令集存储到片上指令存储区,利用寄存器配置模块根据片上指令存储区中存储的数据处理指令集,配置控制寄存器的值,根据控制寄存器的值,利用数据分发模块将片外存储区中存储的第一数据发送给数据加解密模块,利用数据加解密模块对接收到的第一数据进行加解密处理获得第二数据,并通过软硬件交互接口将第二数据发送给上位机控制模块,利用上位机控制模块将接收到的第二数据发送给数据处理模块,并利用数据处理模块对第二数据进行解析,将解析结果发送给用户交互模块,利用用户交互模块对解析结果进行输出。因此该方案采用软硬件协同加密的工作方式,并利用两级存储结构加速数据传输和采用多加解密模式的并行工作方式,能够提高对数据进行加解密处理的效率。
可选地,在图4所示数据加解密处理方法的基础上,当控制寄存器如图2所示,包括有输入数据长度寄存器、输出加密次数寄存器、读数据地址寄存器、模式寄存器、状态寄存器、中断寄存器、中断屏蔽寄存器和错误寄存器时,
配置控制寄存器的值,包括:
利用输入数据长度寄存器根据数据处理信息输入第一数据的数据长度;
利用输出加密次数寄存器根据数据处理信息输出所需加解密的次数;
利用读数据地址寄存器读取第一数据的有效地址;
对接收到的第一数据进行加解密处理,获得相应的第二数据,包括:
利用模式寄存器控制数据加解密模块的加解密模式;
利用状态寄存器检测硬件处理装置在数据加解密过程中的运行状态;
在数据加解密模块通过软硬件交互接口将第二数据发送给上位机控制模块之后,进一步包括:
利用中断寄存器将硬件处理装置的运行状态发送给上位机控制模块;
利用中断屏蔽寄存器辅助中断寄存器工作;
利用错误寄存器报告硬件处理装置运行过程中出现的错误信息。
可选地,
在利用上位机控制模块通过软硬件交互接口将第一数据存储到片外存储区,并通过软硬件交互接口将数据处理指令集存储到片上指令存储区之后,进一步包括:
利用上位机控制模块通过软硬件交互接口对控制寄存器写入数据处理命令,其中,数据处理命令用于指示硬件处理装置开始对片外存储区中存储的第一数据进行加解密处理。
可选地,在图4所示数据加解密处理方法的基础上,通过软硬件交互接口将第二数据发送给上位机控制模块,包括:
利用数据加解密模块采用先进先出FIFO的数据传输方式,通过软硬件交互接口将第二数据发送给上位机控制模块。
可选地,在图4所示数据加解密处理方法的基础上,通过软硬件交互接口将第二数据发送给上位机控制模块,包括:
利用数据加解密模块将第二数据存储到片外存储区中;
利用上位机控制模块通过软硬件交互接口从片外存储区中读取第二数据。
可选地,在图4所示数据加解密处理方法的基础上,当数据分发模块包括数据分发单元,且数据加解密模块包括加解密控制单元和至少两个加解密处理单元时,
利用数据分发模块根据控制寄存器的值,将存储器中存储的第一数据发送给数据加解密模块,包括:
利用数据分发单元根据控制寄存器的值,从存储器中读取第一数据,并将第一数据分发至各个片上数据存储区进行缓存;
针对每一个加解密处理单元,利用加解密控制单元从与该加解密处理单元相对应的至少一个片上数据存储区中读取被缓存的第一数据,并将读取到的第一数据发送给该加解密处理单元,其中,每一个片上数据存储区仅与一个加解密处理单元相对应;
利用数据加解密模块根据控制寄存器的值,对接收到的第一数据进行加解密处理获得第二数据,包括:
利用加解密处理单元根据控制寄存器的值确定的加解密算法对接收到的第一数据进行加解密处理,获得相应的第二数据。
需要说明的是,由于上述各个方法实施例所包括的各个步骤与前述数据加解密处理系统实施例基于同一构思,上述各方法实施例的具体内容可参见前述相同实施例中的叙述,此处不再赘述。
下面结合具体实施例对本发明实施例提供的数据加解密处理方法作进一步详细说明,如图5所示,该方法可以包括如下步骤:
步骤501:利用用户交互模块接收第一数据和数据处理信息,其中,第一数据为待进行加解密处理的数据,数据处理信息用于指示对第一数据进行加解密处理的需求。
在本发明实施例中,接收用户所需加解密的数据和对加解密数据进行加解密的需求,同时,将所需加解密数据完成后加解密结果反馈给用户,在数据加解密整个过程中,不需要用户进行额外的操作,用户只需将所需加解密数据和数据处理信息发送给用户交互模块即可,方便了用户加解密操作过程,提高了加解密效率。
具体地,当接收用户所需加解密的数据是用户所需加密的明文时,对于加密明文进行加密的需求为所需加密的长度、次数、模式等,通过软硬件协同工作将所需加密的明文加密变为密文,用户接收到的数据为密文;当接收用户所需加解密的数据是用户所需解密的密文时,对于解密密文进行解密的需求为所需解密的长度、次数、模式等,通过软硬件协同工作将所需解密的密文解密变为明文,用户接收到的数据为明文。
例如,某公司员工小陈需要将公司2019年度销售业绩文档进行加密,小陈将该文档经过加密机软硬件协同加密后,小陈会收到该加密文档的密文文档。
步骤502:利用数据处理模块根据数据处理信息生成相应的数据处理指令集,并将数据处理指令集发送给上位机控制模块。
在本发明实施例中,将所需加解密数据进行加解密处理的需求生成相应的指令集,该指令集包括了硬件处理装置中相关寄存器的配置,数据地址的初始化、偏移,加解密模式的定义,加解密数据的大小,加解密时密钥的使用等指令,硬件处理装置中的装置模块通过数据处理指令集来进行加解密工作,更加简洁高效。
具体地,按照用户对所需加解密数据进行加解密处理的需求,该需求可以包括加解密数据的大小、长度,加解密的模式和加解密时密钥的使用等,利用数据处理模块将数据处理信息生成相应的数据处理指令集,并将生成的数据处理指令集发送给上位机控制模块。
例如,小陈设定所需加密文档的加密数据的大小为256kB,加密数据的长度为64位的密钥,其中实际密钥为56位,8位用于就校验,数据处理模块将上述数据处理信息生成相应的数据处理指令集,并将该数据处理指令集发送给上位机控制模块。
步骤503:利用上位机控制模块通过软硬件交互接口将第一数据存储到片外存储区,并通过软硬件交互接口将数据处理指令集存储到片上指令存储区。
在本发明实施例中,将所需加解密数据和数据处理指令集分别存储在不同的存储区内,片外存储和片上存储的两级存储结构以及在使用多个硬件设备并行加解密的情况下,可充分利用上位机控制模块对硬件资源池的调度,可以有效提高数据加解密效率。
具体地,将所需加解密数据存储在存储器中的片外存储DDR区,该DDR为双倍速率同步动态随机存储器,内存存储空间大;将数据处理指令集存储在存储器中的片上指令存储区,该存储区由现场可编程门阵列FPGA芯片构成,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。利用片外存储和片上存储的两级存储结构,可以提高系统整体工作效率。
例如,小陈将所需加密文档通过用户交互模块发送给数据加解密处理系统中后,该系统将小陈加密文档经过数据处理后存储在硬件存储器中的片外存储DDR区上,将小陈加密文档所需加解密的数据处理信息生成相应的指令集存储在硬件存储器中的片上指令存储区上。
步骤504:在将第一数据存储到片外存储区,且将数据处理指令集存储到片上指令存储区之后,通过软硬件交互接口对控制寄存器写入数据处理命令。
在本发明实施例中,在将所需加解密数据和数据处理指令集分别存储在片外存储区和片上存储区之后,将数据和数据处理指令集存储在存储器写入状态返回到上位机控制模块中,再利用上位机控制模块通过写入控制寄存器来控制硬件处理装置的数据加解密启动工作,该过程节约了数据加解密工作的等候时间,提高了数据加解密效率。
具体地,上位机控制模块将加解密数据和数据处理指令集全部存储在存储器相应的片外存储区和片上指令存储区后,控制寄存器对上位机控制模块返回数据和数据处理指令集存储完成状态,上位机控制模块对控制寄存器写入开始工作命令来控制硬件加解密的启动。
步骤505:利用寄存器配置模块根据片上指令存储区中存储的数据处理指令集,配置控制寄存器的值。
在本发明实施例中,根据片上存储区中存储区的数据指令数据集,配置控制寄存器的值,利用不同寄存器的功能实现对所需加解密数据的数据长度、有效地址和加解密次数的设定,同时,利用数据处理指令集将不同的所需加解密数据进行分类,有利于提高数据加解密的效率。
具体地,控制寄存器模块通过读取数据处理指令集来配置相应的控制寄存器,根据片上指令存储区中存储的数据处理指令集来配置控制寄存器的值。
例如,片上指令存储区中存储的数据处理指令集包括了所需加解密数据的数据长度和加解密次数,则利用寄存器配置模块配置相应的输入数据长度寄存器和输出加密次数寄存器。
步骤506:利用数据分发单元根据控制寄存器的值,从存储器中读取第一数据,并将第一数据分发至各个片上数据存储区进行缓存。
在本发明实施例中,根据控制寄存器的值,将分类好的片外存储区存储的数据发送给数据加解密模块,将片外存储区存储的数据分别分发到各个二级片上数据存储区,分类分发的模式加速了数据传输的效率,也提高了数据加解密效率。
具体地,数据分发单元根据相应控制寄存器的值来对片外存储DDR区中的数据进行读取和写入,并将数据分发到各个二级片上存储区中
例如,利用寄存器配置模块配置的输入数据长度寄存器对片外存储DDR区中的数据加解密长度进行读取和写入,并将数据长度的数据分发到相应的二级片上存储区中,利用寄存器配置模块配置的输出加密次数寄存器对片外存储DDR区中的数据加密次数进行读取和写入,并将数据加密次数的数据分发到相应的二级片上存储区中。
步骤507:针对每一个加解密处理单元,利用加解密控制单元从与该加解密处理单元相对应的至少一个片上数据存储区中读取被缓存的第一数据,并将读取到的第一数据发送给该加解密处理单元。
在本发明实施例中,根据控制寄存器的值,将各个二级片上数据存储区存储的数据分别分发到数据加解密模块分类分发的模式加速了数据传输的效率,也提高了数据加解密效率。
具体地,利用加解密控制单元读取每一个二级片上数据存储区被缓存的第一数据,并将读取到的第一数据发送给该加解密处理单元。
步骤508:利用加解密处理单元根据控制寄存器的值确定的加解密算法对接收到的第一数据进行加解密处理,获得相应的第二数据。
在本发明实施例中,根据控制寄存器的值,针对分发到加解密处理单元的数据,采用多加解密模式的并行工作方式,可以有效提高系统的整体工作效率。
具体地,加解密控制单元根据控制寄存器的值实现多种加解密模式的多路并行操作,并接受加解密结果,获得相应的第二数据。
步骤509:通过软硬件交互接口将第二数据发送给上位机控制模块,并利用上位机控制模块将接收到的第二数据发送给数据处理模块。
在本发明实施例中,将加解密处理好的数据通过软硬件交互接口发送给上位机控制模块,确保加解密数据的安全返回,并将第二数据通过上位机控制模块返回到数据处理模块,所有加解密数据返回完毕后,上位机控制模块负责对控制寄存器读写,并根据控制寄存器的值对硬件进行相应的控制,上位机控制模块负责对硬件资源池的调度,从而线性的提高了加密机处理性能。
具体地,针对接收的返回数据存在两种操作模式,第一种操作模式为利用数据加解密模块采用先进先出FIFO的数据传输方式,通过软硬件交互接口将第二数据发送给上位机控制模块,第二种操作模式为利用数据加解密模块将第二数据存储到片外存储区中,并利用上位机控制模块通过软硬件交互接口从片外存储区中读取第二数据。
步骤510:利用数据处理模块对第二数据进行解析,并将解析结果发送给用户交互模块,通过用户交互模块输出解析结果。
在本发明实施例中,用户所需加解密的第一数据经过软硬件的协同工作形成了第二数据,该第二数据经过数据处理模块的解析,并通过用户交互模块将解析结果返回给用户,极大地提高了数据加解密效率和安全性。
具体地,若用户需要进行加密数据,返回给用户的解析结果为明文经过加密后形成的密文,若用户需要进行解密数据,返回给用户的解析结果为密文经过解密后形成的明文。
综上所述,本发明各个实施例提供的数据加解密处理系统及方法,至少具有如下有益效果:
1、在本发明实施例中,该系统包括软件处理程序和硬件处理装置,其中,软件处理程序包括用户交互模块、数据处理模块和上位机控制模块,硬件处理装置包括软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块,存储器包括片外存储区、片上指令存储区和片上数据存储区。由于采用软件和硬件协同工作的加解密方式,同时在软件方面将数据处理信息生成相应的数据处理指令集,在硬件方面使用片外存储和片上存储两级存储结构又实现了多加解密模式的并行工作方式,能够提高对数据进行加解密处理的效率。
2、在本发明实施例中,接收用户所需加解密的数据和对加解密数据进行加解密的需求,同时,将所需加解密数据完成后加解密结果反馈给用户,在数据加解密整个过程中,不需要用户进行额外的操作,用户只需将所需加解密数据和数据处理信息发送给用户交互模块即可,方便了用户加解密操作过程,提高了加解密效率。
3、在本发明实施例中,将所需加解密数据进行加解密处理的需求生成相应的指令集,该指令集包括了硬件处理装置中相关寄存器的配置,数据地址的初始化、偏移,加解密模式的定义,加解密数据的大小,加解密时密钥的使用等指令,硬件处理装置中的装置模块通过数据处理指令集来进行加解密工作,更加简洁高效。
4、在本发明实施例中,将所需加解密数据和数据处理指令集分别存储在不同的存储区内,片外存储和片上存储的两级存储结构以及在使用多个硬件设备并行加解密的情况下,可充分利用上位机控制模块对硬件资源池的调度,可以有效提高数据加解密效率。
5、在本发明实施例中,在将所需加解密数据和数据处理指令集分别存储在片外存储区和片上存储区之后,将数据和数据处理指令集存储在存储器写入状态返回到上位机控制模块中,再利用上位机控制模块通过写入控制寄存器来控制硬件处理装置的数据加解密启动工作,该过程节约了数据加解密工作的等候时间,提高了数据加解密效率。
6、在本发明实施例中,根据片上存储区中存储区的数据指令数据集,配置控制寄存器的值,利用不同寄存器的功能实现对所需加解密数据的数据长度、有效地址和加解密次数的设定,同时,利用数据处理指令集将不同的所需加解密数据进行分类,有利于提高数据加解密的效率。
7、在本发明实施例中,将加解密处理好的数据通过软硬件交互接口发送给上位机控制模块,确保加解密数据的安全返回,并将第二数据通过上位机控制模块返回到数据处理模块,所有加解密数据返回完毕后,上位机控制模块负责对控制寄存器读写,并根据控制寄存器的值对硬件进行相应的控制,上位机控制模块负责对硬件资源池的调度,从而线性的提高了加密机处理性能。
8、在本发明实施例中,用户所需加解密的第一数据经过软硬件的协同工作形成了第二数据,该第二数据经过数据处理模块的解析,并通过用户交互模块将解析结果返回给用户,极大地提高了数据加解密效率和安全性。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制情况下,由语句“包括一······”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (10)
1.数据加解密处理系统,其特征在于,包括:软件处理程序和硬件处理装置;
所述软件处理程序包括:用户交互模块、数据处理模块和上位机控制模块;
所述硬件处理装置包括:软硬件交互接口、存储器、控制寄存器、寄存器配置模块、数据分发模块和数据加解密模块;
所述存储器包括:片外存储区、片上指令存储区和片上数据存储区;
所述用户交互模块,用于接收第一数据和数据处理信息,其中,所述第一数据为待进行加解密处理的数据,所述数据处理信息用于指示对所述第一数据进行加解密处理的需求;
所述数据处理模块,用于根据所述数据处理信息生成相应的数据处理指令集,并将所述数据处理指令集发送给所述上位机控制模块;
所述上位机控制模块,用于通过所述软硬件交互接口将所述第一数据存储到所述存储器中的所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述存储器中的所述片上指令存储区;
所述寄存器配置模块,用于根据所述片上指令存储区中存储的所述数据处理指令集,配置所述控制寄存器的值;
所述数据分发模块,用于根据所述控制寄存器的值,将所述片外存储区中存储的所述第一数据发送给所述数据加解密模块;
所述数据加解密模块,用于根据所述控制寄存器的值,对所述第一数据进行加解密处理获得第二数据,并通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
所述上位机控制模块,还用于将接收到的所述第二数据发送给所述数据处理模块;
所述数据处理模块,还用于对所述第二数据进行解析,并将解析结果发送给所述用户交互模块;
所述用户交互模块,还用于对所述解析结果进行输出。
2.根据权利要求1所述的系统,其特征在于,
所述控制寄存器包括:输入数据长度寄存器、输出加密次数寄存器、读数据地址寄存器、模式寄存器、状态寄存器、中断寄存器、中断屏蔽寄存器和错误寄存器;
所述输入数据长度寄存器,用于输入所述第一数据的数据长度;
所述输出加密次数寄存器,用于输出所需加解密的次数;
所述读数据地址寄存器,用于读取所述第一数据的有效地址;
所述模式寄存器,用于控制所述数据加解密模块的加解密模式;
所述状态寄存器,用于检测所述硬件处理装置在数据加解密过程中的运行状态;
所述中断寄存器,用于在数据加解密模块通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块后,将所述硬件处理装置的运行状态发送给所述上位机控制模块;
所述中断屏蔽寄存器,用于辅助所述中断寄存器工作;
所述错误寄存器,用于报告所述硬件处理装置运行过程中出现的错误信息。
3.根据权利要求1所述的系统,其特征在于,
所述上位机控制模块,进一步用于在将所述第一数据存储到所述片外存储区,且将所述数据处理指令集存储到所述片上指令存储区之后,通过所述软硬件交互接口对所述控制寄存器写入数据处理命令,其中,所述数据处理命令用于指示所述硬件处理装置开始对所述片外存储区中存储的所述第一数据进行加解密处理。
4.根据权利要求1所述的系统,其特征在于,
所述数据加解密模块,用于采用先进先出FIFO的数据传输方式,通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
或者,
所述数据加解密模块,用于将所述第二数据存储到所述片外存储区中;
所述上位机控制模块,还用于通过所述软硬件交互接口从所述片外存储区中读取所述第二数据。
5.根据权利要求1至4中任一所述的系统,其特征在于,
所述数据分发模块包括:数据分发单元;
所述数据加解密模块包括:加解密控制单元和至少两个加解密处理单元;
所述数据分发单元,用于根据所述控制寄存器的值,从所述存储器中读取所述第一数据,并将所述第一数据分发至各个所述片上数据存储区进行缓存;
所述加解密控制单元,用于针对每一个所述加解密处理单元,从与该加解密处理单元相对应的至少一个所述片上数据存储区中读取被缓存的所述第一数据,并将读取到的所述第一数据发送给该加解密处理单元,其中,每一个所述片上数据存储区仅与一个所述加解密处理单元相对应;
所述加解密处理单元,用于根据所述控制寄存器的值确定的加解密算法对接收到的所述第一数据进行加解密处理,获得相应的第二数据,并通过所述软硬件交互接口将所获得的所述第二数据发送给所述上位机控制模块。
6.基于权利要求1至5中任一所述数据加解密处理系统的数据加解密处理方法,其特征在于,包括:
利用所述用户交互模块接收第一数据和数据处理信息,其中,所述第一数据为待进行加解密处理的数据,所述数据处理信息用于指示对所述第一数据进行加解密处理的需求;
利用所述数据处理模块根据所述数据处理信息生成相应的数据处理指令集,并将所述数据处理指令集发送给所述上位机控制模块;
利用所述上位机控制模块通过所述软硬件交互接口将所述第一数据存储到所述存储器中的所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述存储器中的所述片上指令存储区;
利用所述寄存器配置模块根据所述片上指令存储区中存储的所述数据处理指令集,配置所述控制寄存器的值;
利用所述数据分发模块根据所述控制寄存器的值,将所述片外存储区中存储的所述第一数据发送给所述数据加解密模块;
利用所述数据加解密模块根据所述控制寄存器的值,对接收到的所述第一数据进行加解密处理获得第二数据,并通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
利用所述上位机控制模块将接收到的所述第二数据发送给所述数据处理模块;
利用所述数据处理模块对所述第二数据进行解析,并将解析结果发送给所述用户交互模块;
利用所述用户交互模块对所述解析结果进行输出。
7.根据权利要求6所述的方法,其特征在于,当所述控制寄存器包括输入数据长度寄存器、输出加密次数寄存器、读数据地址寄存器、模式寄存器、状态寄存器、中断寄存器、中断屏蔽寄存器和错误寄存器时,
所述配置所述控制寄存器的值,包括:
利用所述输入数据长度寄存器根据所述数据处理信息输入所述第一数据的数据长度;
利用所述输出加密次数寄存器根据所述数据处理信息输出所需加解密的次数;
利用所述读数据地址寄存器读取所述第一数据的有效地址;
所述对接收到的所述第一数据进行加解密处理,获得相应的第二数据,包括:
利用所述模式寄存器控制所述数据加解密模块的加解密模式;
利用所述状态寄存器检测所述硬件处理装置在数据加解密过程中的运行状态;
在所述数据加解密模块通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块之后,进一步包括:
利用所述中断寄存器将所述硬件处理装置的运行状态发送给所述上位机控制模块;
利用所述中断屏蔽寄存器辅助所述中断寄存器工作;
利用所述错误寄存器报告所述硬件处理装置运行过程中出现的错误信息。
8.根据权利要求6所述的方法,其特征在于,在所述利用所述上位机控制模块通过所述软硬件交互接口将所述第一数据存储到所述片外存储区,并通过所述软硬件交互接口将所述数据处理指令集存储到所述片上指令存储区之后,进一步包括:
利用所述上位机控制模块通过所述软硬件交互接口对所述控制寄存器写入数据处理命令,其中,所述数据处理命令用于指示所述硬件处理装置开始对所述片外存储区中存储的所述第一数据进行加解密处理。
9.根据权利要求6所述的方法,其特征在于,所述通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块,包括:
利用所述数据加解密模块采用先进先出FIFO的数据传输方式,通过所述软硬件交互接口将所述第二数据发送给所述上位机控制模块;
或者,
利用所述数据加解密模块将所述第二数据存储到所述片外存储区中;
利用所述上位机控制模块通过所述软硬件交互接口从所述片外存储区中读取所述第二数据。
10.根据权利要求6至9中任一所述的方法,其特征在于,当所述数据分发模块包括数据分发单元,且所述数据加解密模块包括加解密控制单元和至少两个加解密处理单元时,
所述利用所述数据分发模块根据所述控制寄存器的值,将所述存储器中存储的所述第一数据发送给所述数据加解密模块,包括:
利用所述数据分发单元根据所述控制寄存器的值,从所述存储器中读取所述第一数据,并将所述第一数据分发至各个所述片上数据存储区进行缓存;
针对每一个所述加解密处理单元,利用所述加解密控制单元从与该加解密处理单元相对应的至少一个所述片上数据存储区中读取被缓存的所述第一数据,并将读取到的所述第一数据发送给该加解密处理单元,其中,每一个所述片上数据存储区仅与一个所述加解密处理单元相对应;
所述利用所述数据加解密模块根据所述控制寄存器的值,对接收到的所述第一数据进行加解密处理获得第二数据,包括:
利用所述加解密处理单元根据所述控制寄存器的值确定的加解密算法对接收到的所述第一数据进行加解密处理,获得相应的第二数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010672516.6A CN111814167B (zh) | 2020-07-14 | 2020-07-14 | 数据加解密处理系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010672516.6A CN111814167B (zh) | 2020-07-14 | 2020-07-14 | 数据加解密处理系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111814167A CN111814167A (zh) | 2020-10-23 |
CN111814167B true CN111814167B (zh) | 2024-02-09 |
Family
ID=72842408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010672516.6A Active CN111814167B (zh) | 2020-07-14 | 2020-07-14 | 数据加解密处理系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111814167B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113742753B (zh) * | 2021-09-15 | 2023-09-29 | 北京宏思电子技术有限责任公司 | 一种数据流加解密的方法、电子设备及芯片系统 |
CN116166402B (zh) * | 2023-02-20 | 2023-11-24 | 广州万协通信息技术有限公司 | 一种数据安全处理方法、系统、安全芯片以及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101551784A (zh) * | 2008-04-02 | 2009-10-07 | 西北工业大学 | 一种usb接口的ata类存储设备中数据的加密方法及装置 |
WO2017092504A1 (zh) * | 2015-12-03 | 2017-06-08 | 上海斐讯数据通信技术有限公司 | 一种具备硬件加解密功能的路由器及其加解密方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070180271A1 (en) * | 2006-02-02 | 2007-08-02 | Ibm Corporation | Apparatus and method for providing key security in a secure processor |
-
2020
- 2020-07-14 CN CN202010672516.6A patent/CN111814167B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101551784A (zh) * | 2008-04-02 | 2009-10-07 | 西北工业大学 | 一种usb接口的ata类存储设备中数据的加密方法及装置 |
WO2017092504A1 (zh) * | 2015-12-03 | 2017-06-08 | 上海斐讯数据通信技术有限公司 | 一种具备硬件加解密功能的路由器及其加解密方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111814167A (zh) | 2020-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101272238B (zh) | 利用单指令在多种模式中执行aes加密或解密 | |
KR102557993B1 (ko) | 메모리 이용 효율을 향상한 보안 처리기를 포함하는 시스템 온 칩, 메모리 시스템 및 시스템 온 칩의 동작방법 | |
CN102138300B (zh) | 消息认证码预计算在安全存储器中的应用 | |
US6295604B1 (en) | Cryptographic packet processing unit | |
US7451288B2 (en) | Word-individual key generation | |
US8498418B2 (en) | Conversion of cryptographic key protection | |
US9515820B2 (en) | Protection against side channels | |
US20100128874A1 (en) | Encryption / decryption in parallelized data storage using media associated keys | |
CN111814167B (zh) | 数据加解密处理系统及方法 | |
JP6265783B2 (ja) | 暗号化/復号化システム及びその制御方法、並びにプログラム | |
CN107491317A (zh) | 一种基于异构加速平台的aes对称加解密方法及系统 | |
JP2016523391A (ja) | 平文データを暗号化するための方法および装置 | |
JP4443088B2 (ja) | 短い演算に対するdesハードウェア・スループットの向上 | |
US9716586B2 (en) | Precomputing internal AES states in counter mode to protect keys used in AES computations | |
US20210286901A1 (en) | Batch Cryptography For Hardware Security Modules | |
CN109840434A (zh) | 一种基于国密芯片的安全存储方法 | |
CN115022076A (zh) | 一种数据加/解密方法、装置、系统及介质 | |
JP2002351742A (ja) | データ保護装置 | |
CN116204911B (zh) | 加解密系统、加解密控制方法、计算机设备及存储介质 | |
CN108830095B (zh) | 一种数据加解密方法及装置 | |
EP3985540B1 (en) | Method and apparatus for generating synthetic data | |
CN116796341A (zh) | 用于加密存储器事务的系统和方法 | |
CN114629644A (zh) | 数据加密方法、存储介质、计算机程序产品和电子设备 | |
CN109711207B (zh) | 一种数据加密方法及装置 | |
KR20210158824A (ko) | 재현 데이터 생성 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |