CN111800350A - 一种融合的限速整形方法及存储介质 - Google Patents
一种融合的限速整形方法及存储介质 Download PDFInfo
- Publication number
- CN111800350A CN111800350A CN202010661973.5A CN202010661973A CN111800350A CN 111800350 A CN111800350 A CN 111800350A CN 202010661973 A CN202010661973 A CN 202010661973A CN 111800350 A CN111800350 A CN 111800350A
- Authority
- CN
- China
- Prior art keywords
- speed limit
- memory
- tokens
- pps
- bps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000007493 shaping process Methods 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 41
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/215—Flow control; Congestion control using token-bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/22—Traffic shaping
- H04L47/225—Determination of shaping rate, e.g. using a moving window
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种融合的限速整形方法及存储介质，所述融合的限速整形方法，采用bps限速方式和pps限速方式两种限速方式进行流量管理，所述bps限速方式与所述pps限速方式共用一个存储器，同一设备同一时刻只采用两种限速方式中的任意一种。本发明通过将传统方案中bps限速方式和pps限速方式均配置各自的存储器改进为bps限速方式和pps限速方式共用一个存储器，其极大了节省了存储的硬件资源，减小了芯片的面积，降低了芯片成本。
Description
技术领域
本发明属于流量管理领域，具体是指一种融合的限速整形方法及存储介质。
背景技术
限速和整形是流量管理的基本策略，通常采用bps限速方式或者pps限速方式，如图1所示，bps限速一般基于队列号或者流号，需要用基于队列号的存储器(如RAM)存储漏桶的剩余令牌。而如图2所示，pps限速需要存储队列通过的包个数。当队列特别多的时候，两种限速方法都会消耗相当多的存储资源，目前通常的做法是配置两个存储器，其造成了存储资源的大量浪费，提高了芯片成本。
发明内容
本发明为解决上述技术问题，提供了一种融合的限速整形方法及存储介质，其bps限速方式和pps限速方式共用一个存储器，极大了节省了存储的硬件资源，减小了芯片的面积，降低了芯片成本。
为了实现上述目的，本发明采取的技术方案如下：
技术方案一：
一种融合的限速整形方法，采用bps限速方式和pps限速方式两种限速方式进行流量管理，所述bps限速方式与所述pps限速方式共用一个存储器，同一设备同一时刻只采用两种限速方式中的任意一种。
作为进一步的技术方案，当配置为bps限速方式时，存储器在固定的时间间隔内自动填充固定大小的令牌，当有数据包进入限速装置时，BPS计算逻辑从存储器读取当前队列的令牌数，并将所述令牌数与数据包长进行比较，当所述令牌数大于所述数据包长时，允许数据包通过，同时，将漏桶令牌数减去所述数据包长作为剩余令牌数写入存储器，当所述令牌数小于等于所述数据包长时，丢弃所述数据包，漏桶令牌数不变。
作为更进一步的技术方案，所述令牌的大小以字节为单位。
作为进一步的技术方案，当配置为pps限速方式时，当有数据包进入限速装置时，pps计算逻辑从存储器读取当前队列的通过包的个数，然后将读取的通过包的个数加一后数值与配置的允许通过包的个数阈值进行比较，如果读取的通过包的个数加一后数值小于配置的允许通过包的个数阈值，则允许数据包通过，并将读取的通过包的个数加一后数值加入存储器，如果读取的通过包的个数加一后数值大于等于配置的允许通过包的个数阈值，则丢弃数据包，不写入存储器。
作为进一步的技术方案，所述存储器是基于队列号或流号的。
技术方案二：
一种存储介质，为存储器，所述存储器存储有bps限速方式的程序指令和pps限速方式的程序指令，用于实现如上述方法的步骤。
与现有技术相比，本发明所取得的有益效果如下：
本发明通过将传统方案中bps限速方式和pps限速方式均配置各自的存储器改进为bps限速方式和pps限速方式共用一个存储器，其极大了节省了存储的硬件资源，减小了芯片的面积，降低了芯片成本；且由于存储器在bps限速模式与pps限速模式下存储内容有所不同，用到的位宽可能不一致，但不影响本发明的实施。
附图说明
图1为现有技术中bps限速方式的工作原理图；
图2为现有技术中pps限速方式的工作原理图；
图3为本发明一个实施例的工作原理图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
图3示出了一种融合的限速整形方法的一个实施例，采用bps限速方式和pps限速方式两种限速方式进行流量管理，所述bps限速方式与所述pps限速方式共用一个存储器，同一设备同一时刻只采用两种限速方式中的任意一种。
当配置为bps限速方式时，存储器在固定的时间间隔内自动填充固定大小的令牌(所述令牌的大小以字节为单位)，当有数据包进入限速装置时，BPS计算逻辑从存储器读取当前队列的令牌数，并将所述令牌数与数据包长进行比较，当所述令牌数大于所述数据包长时，允许数据包通过，同时，将漏桶令牌数减去所述数据包长作为剩余令牌数写入存储器，当所述令牌数小于等于所述数据包长时，丢弃所述数据包，漏桶令牌数不变；
当配置为pps限速方式时，当有数据包进入限速装置时，pps计算逻辑从存储器读取当前队列的通过包的个数，然后将读取的通过包的个数加一后数值与配置的允许通过包的个数阈值进行比较，如果读取的通过包的个数加一后数值小于配置的允许通过包的个数阈值，则允许数据包通过，并将读取的通过包的个数加一后数值加入存储器，如果读取的通过包的个数加一后数值大于等于配置的允许通过包的个数阈值，则丢弃数据包，不写入存储器。
进一步的，所述存储器是基于队列号或流号的。
此外，为了实现上述方法，本发明还公开了一种存储介质，其为存储器，所述存储器存储有bps限速方式的程序指令和pps限速方式的程序指令，用于实现上述方法的步骤。
本发明通过将bps限速方式与pps限速方式的存储器进行融合，使两者共用一个存储器，其极大了节省了存储的硬件资源，减小了芯片的面积，降低了芯片成本；且由于存储器在bps限速模式与pps限速模式下存储内容有所不同，用到的位宽可能不一致，但不影响本发明的实施。
以上所述实施方式仅为本发明的优选实施例，而并非本发明可行实施的穷举。对于本领域一般技术人员而言，在不背离本发明原理和精神的前提下对其所作出的任何显而易见的改动，都应当被认为包含在本发明的权利要求保护范围之内。
Claims (6)
1.一种融合的限速整形方法，采用bps限速方式和pps限速方式两种限速方式进行流量管理，其特征在于，所述bps限速方式与所述pps限速方式共用一个存储器，同一设备同一时刻只采用两种限速方式中的任意一种。
2.根据权利要求1所述的一种融合的限速整形方法，其特征在于，当配置为bps限速方式时，存储器在固定的时间间隔内自动填充固定大小的令牌，当有数据包进入限速装置时，BPS计算逻辑从存储器读取当前队列的令牌数，并将所述令牌数与数据包长进行比较，当所述令牌数大于所述数据包长时，允许数据包通过，同时，将漏桶令牌数减去所述数据包长作为剩余令牌数写入存储器，当所述令牌数小于等于所述数据包长时，丢弃所述数据包，漏桶令牌数不变。
3.根据权利要求2所述的一种融合的限速整形方法，其特征在于，所述令牌的大小以字节为单位。
4.根据权利要求1所述的一种融合的限速整形方法，其特征在于，当配置为pps限速方式时，当有数据包进入限速装置时，pps计算逻辑从存储器读取当前队列的通过包的个数，然后将读取的通过包的个数加一后数值与配置的允许通过包的个数阈值进行比较，如果读取的通过包的个数加一后数值小于配置的允许通过包的个数阈值，则允许数据包通过，并将读取的通过包的个数加一后数值加入存储器，如果读取的通过包的个数加一后数值大于等于配置的允许通过包的个数阈值，则丢弃数据包，不写入存储器。
5.根据权利要求1所述的一种融合的限速整形方法，其特征在于，所述存储器是基于队列号或流号的。
6.一种存储介质，为存储器，其特征在于，所述存储器存储有bps限速方式的程序指令和pps限速方式的程序指令，用于实现如权利要求1～5任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010661973.5A CN111800350A (zh) | 2020-07-10 | 2020-07-10 | 一种融合的限速整形方法及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010661973.5A CN111800350A (zh) | 2020-07-10 | 2020-07-10 | 一种融合的限速整形方法及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111800350A true CN111800350A (zh) | 2020-10-20 |
Family
ID=72810671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010661973.5A Pending CN111800350A (zh) | 2020-07-10 | 2020-07-10 | 一种融合的限速整形方法及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111800350A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101741815A (zh) * | 2008-11-26 | 2010-06-16 | 凹凸电子（武汉）有限公司 | 统计值刷新系统以及方法 |
| CN102714618A (zh) * | 2009-06-22 | 2012-10-03 | 思杰系统有限公司 | 用于平台速率限制的系统和方法 |
| CN107222358A (zh) * | 2016-03-21 | 2017-09-29 | 深圳市中兴微电子技术有限公司 | 包每秒流量监管方法及装置 |
-
2020
- 2020-07-10 CN CN202010661973.5A patent/CN111800350A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101741815A (zh) * | 2008-11-26 | 2010-06-16 | 凹凸电子（武汉）有限公司 | 统计值刷新系统以及方法 |
| CN102714618A (zh) * | 2009-06-22 | 2012-10-03 | 思杰系统有限公司 | 用于平台速率限制的系统和方法 |
| CN107222358A (zh) * | 2016-03-21 | 2017-09-29 | 深圳市中兴微电子技术有限公司 | 包每秒流量监管方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8225026B2 (en) | Data packet access control apparatus and method thereof | |
| WO2021088466A1 (zh) | 提高网络芯片报文存储效率的方法、设备及存储介质 | |
| US9215174B2 (en) | Oversubscription buffer management | |
| EP2390791B1 (en) | Credit management when resource granularity is larger than credit granularity | |
| US8717898B2 (en) | Method and apparatus for calculating packet arrival time interval | |
| US10419370B2 (en) | Hierarchical packet buffer system | |
| US20200259766A1 (en) | Packet processing | |
| CN112948295B (zh) | 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法 | |
| CN114531488B (zh) | 一种面向以太网交换器的高效缓存管理系统 | |
| CN110232029B (zh) | 一种基于索引的fpga中ddr4包缓存的实现方法 | |
| CN111385220B (zh) | 传输报文的方法和装置 | |
| CN111800350A (zh) | 一种融合的限速整形方法及存储介质 | |
| CN109446126A (zh) | 基于emif总线的dsp与fpga高速通信系统及方法 | |
| CN111722827B (zh) | 一种高效ddr访问方法 | |
| KR100452640B1 (ko) | 데이터 패킷 수신 장치 및 방법 | |
| CN102055549B (zh) | 一种长期演进系统中的速率匹配装置及方法 | |
| CN102571535B (zh) | 一种数据延迟装置、方法及通信系统 | |
| US10067868B2 (en) | Memory architecture determining the number of replicas stored in memory banks or devices according to a packet size | |
| CN114153758B (zh) | 具有帧计数功能的跨时钟域数据处理方法 | |
| CN110781104A (zh) | 一种数据处理系统、方法和装置 | |
| CN115914130A (zh) | 智能网卡的数据流量处理方法及装置 | |
| CN111654886B (zh) | 一种限制用户带宽的方法和装置 | |
| JP4276094B2 (ja) | パケットの優先制御を行う通信装置及び優先制御方法 | |
| WO2022174444A1 (zh) | 一种数据流传输方法、装置及网络设备 | |
| CN111107014B (zh) | 一种数据帧汇聚和组装方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201020 |