CN111799269B - 闪存存储器及其制造方法 - Google Patents

闪存存储器及其制造方法 Download PDF

Info

Publication number
CN111799269B
CN111799269B CN202010694339.1A CN202010694339A CN111799269B CN 111799269 B CN111799269 B CN 111799269B CN 202010694339 A CN202010694339 A CN 202010694339A CN 111799269 B CN111799269 B CN 111799269B
Authority
CN
China
Prior art keywords
layer
mask
floating gate
top surface
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010694339.1A
Other languages
English (en)
Other versions
CN111799269A (zh
Inventor
汤志林
王卉
付永琴
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010694339.1A priority Critical patent/CN111799269B/zh
Publication of CN111799269A publication Critical patent/CN111799269A/zh
Application granted granted Critical
Publication of CN111799269B publication Critical patent/CN111799269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明的一种闪存存储器及其制造方法。该方法中，在形成至少部分顶表面低于初始浮栅层的隔离层后，将之后形成的掩模功能层其覆盖隔离层的部分与覆盖初始浮栅层的部分的顶表面平齐设置，从而使得掩模功能层中位于隔离层上的部分不会相对于位于初始浮栅层上的部分出现内凹的现象，使得掩模功能层的顶表面平坦化，进而在后续研磨去除位于平坦的掩模功能层上的源线材料层时，不需要过研磨该掩模功能层，有利于保证依托该掩模功能层形成的字线的高度，进而降低所制备出的闪存存储器的编程串扰的程度。

Description

闪存存储器及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存存储器及其制造方法。
背景技术
闪存储器是集成电路产品中一种重要的器件。闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。
目前的闪存储器分为两种类型：叠栅(stack gate)闪存储器和分栅(split gate)闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅，同一列的控制栅相连以作为字线，而目前的叠栅快闪存储器存在过擦除的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线。分栅快闪存储器能有效的避免过擦除效应，且分栅快闪存储器利用源端的热电子注入进行编程，具有更高的编程效率。
目前，制备分栅闪存储器的方法通常包括：利用掩模层形成浮栅层后，在浮栅层和掩模层的一侧形成源线，并在浮栅层和掩模层的另一侧自对准形成字线。然而，基于现有的形成方法所制备出的分栅闪存储器常常会存在严重的编程串扰失效的问题。
发明内容
本发明的目的在于提供一种闪存存储器及其制造方法，以解决现有的分栅闪存编程串扰失效的问题。
为解决上述技术问题，本发明提供一种闪存存储器的制造方法，包括：
提供衬底；
在所述衬底上形成初始浮栅层，所述初始浮栅层中开设有沿着第一方向延伸的第一开口；
在所述第一开口内形成隔离层，所述隔离层的至少部分顶表面低于所述初始浮栅层的顶表面；
在所述初始浮栅层上形成掩模功能层，所述掩模功能层中开设有沿着第二方向延伸的第二开口，所述第二开口在其延伸方向上暴露出部分所述隔离层和部分所述初始浮栅层，并且所述掩模功能层中覆盖所述隔离层的部分与覆盖所述初始浮栅层的部分顶表面平齐；
以所述掩模功能层为掩模刻蚀所述初始浮栅层以形成浮栅层，所述浮栅层中开设有第三开口，所述第三开口与所述第二开口贯通以形成沟槽；
在所述沟槽内形成源线。
优选的，在所述第一开口内形成隔离层的同时，使所述隔离层包括在所述第一方向的方向上交替设置的第一隔离层和第二隔离层，且使所述第一隔离的顶表面高于所述第二隔离层的顶表面，并使所述第二隔离层的顶表面低于所述初始浮栅层的顶表面；
以及，在所述掩模功能层中开设有沿着第二方向延伸的第二开口的同时，使所述第二开口对应位于所述第一隔离层上，并在其延伸方向上暴露出至少部分所述第一隔离层。
优选的，所述掩模功能层的形成方法包括：
在所述初始浮栅层上持续沉积掩模材料，以形成掩模材料层，并使所述掩模材料层中对应于所述初始浮栅层的顶表面和对应于所述隔离层的顶表面的高度差值小于等于预定值，所述预定值小于等于所述初始浮栅层的顶表面和所述隔离层的顶表面的高度差值；
对所述掩模材料层执行平坦化工艺，以使所述掩模材料层中覆盖所述隔离层的部分与覆盖所述初始浮栅层的部分顶表面平齐；
刻蚀所述所述掩模材料层以形成掩模层，并在所述掩模层中形成沿所述第二方向延伸的第一开槽；
在所述掩模层中的所述第一开槽的侧壁上形成第一侧墙，以利用所述第一侧墙和所述掩模层构成掩模功能层，以及位于所述第一开槽相对侧壁上的第一侧墙界定出所述第二开口。
优选的，对所述掩模材料层执行平坦化工艺的方法包括：研磨所述掩模材料层，以平坦化所述掩模材料层的顶表面。
优选的，对所述掩模材料层执行平坦化工艺后保留的所述掩模功能层的厚度为：
优选的，在所述沟槽内形成源线的方法包括：
在所述掩模功能层上形成源线材料层，所述源线材料层填充所述沟槽并覆盖所述掩模功能层的顶表面；
去除位于所述掩模功能层的顶表面上的源线材料层，以形成源线。
优选的，去除所述掩模功能层的顶表面上的源线材料层的方法包括：研磨所述掩模功能层的顶表面上的所述源线材料层，以去除位于所述掩模功能层的顶表面上的所述源线材料层。
优选的，在所述沟槽内形成源线之后，所述方法还包括：
依次刻蚀所述掩模功能层及浮栅层，以去除位于字线区上的掩模功能层和浮栅层；
在暴露出的所述掩模功能层和浮栅层的侧壁形成字线。
优选的，在所述衬底上形成初始浮栅层的方法包括：
在衬底上形成浮栅材料层；
依次刻蚀所述浮栅材料层及衬底，以形成初始浮栅层，所述初始浮栅层中开设有第一开口，并使所述第一开口延伸至所述衬底。
本发明还提供一种闪存存储器，所述闪存存储器通过如上述任意一项所述的闪存存储器的制造方法制成。
本发明的一种闪存存储器的制造方法，其在隔离层的至少部分顶表面低于初始浮栅层的情况下，将掩模功能层中覆盖隔离层的部分与覆盖初始浮栅层的部分的顶表面平齐设置，进而使得掩模功能层中位于隔离层上的部分不会相对于位于初始浮栅层上的部分出现内凹的现象，使得掩模功能层平坦化。如此一来，在后续研磨去除平坦化的掩模功能层上的源线材料层时，不会过研磨该掩模功能层，保证了依托该掩模功能层形成的字线的高度，进而降低通过本发明的闪存存储器的制造方法制造的闪存存储器的编程串扰的程度。
附图说明
图1是本发明一实施例中的闪存存储器的制造方法的流程图；
图2～图3是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S10和步骤S20的结构示意图；
图4a～图4c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S30的结构示意图；
图5a～图8c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S40的结构示意图；
图9a～图9c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S50的结构示意图；
图10a～图10c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S60的结构示意图；
图11a～图11c是本发明一实施例中的半导体制造方法在其制备过程中形成字线的结构示意图；
其中，附图标记如下：
10-衬底；
20-第一介质层； 200-第一介质材料层；
3-浮栅； 30’-初始浮栅层；
30-浮栅层； 300-浮栅材料层；
40-浮栅掩模层； 400-浮栅掩模材料层；
50-隔离层；
51-第一隔离层； 52-第二隔离层；
60-掩模功能层； 61-掩模层；
62-第一侧墙； 600-掩模材料层；
70-第二侧墙；
80-源线；
90-字线；
101-第一开口；
201-第一开槽； 202-第二开口；
203-第三开口； 204-第四开口；
300-沟槽；
具体实施方式
以下结合附图和具体实施例对本发明提出的一种闪存存储器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
图2～图3是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S10和步骤S20的结构示意图；图4a～图4c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S30的结构示意图；图5a～图8c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S40的结构示意图；图9a～图9c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S50的结构示意图；图10a～图10c是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S60的结构示意图；图11a～图11c是本发明一实施例中的半导体制造方法在其制备过程中形成字线的结构示意图。下面结合附图对本实施例提供的半导体器件的制造方法其各个步骤进行详细说明。
在步骤S10中，如图2所示，提供衬底10。
其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
继续参图2所示，在本实施例中，在形成所述初始浮栅层30’之前还包括：在所述衬底10上形成第一介质材料层200，该第一介质材料层200的材料可以为氧化硅。
在步骤S20中，如图3所示，在衬底10上形成初始浮栅层30’，所述初始浮栅层30’中开设有沿第一方向延伸的第一开口101。
进一步的，如图2和图3所示，在本实施例中，所述初始浮栅层30’的形成方法包括：在所述第一介质材料层200上依次形成浮栅材料层300和浮栅掩模材料层400，其中，所述浮栅材料层300可以为多晶硅层，所述浮栅掩模材料层400的材料可以包括氧化硅和/或氮化硅；之后，刻蚀所述浮栅掩模材料层400以形成浮栅掩模层40；最后，以浮栅掩模层40为掩模，依次刻蚀所述浮栅材料层300及所述衬底10，以形成所述初始浮栅层30’，所述初始浮栅层30’中开设有第一开口101，且使该第一开口101延伸至衬底10中，以隔离相邻闪存单元。
图4a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S30的俯视结构示意图；图4b为图4a中沿A1A1’方向的剖面结构示意图；图4c为图4a中沿A2A2’方向的剖面结构示意图。
在步骤S30中，参图4a～图4c所示，在所述第一开口101内形成隔离层50，所述隔离层50的至少部分顶表面低于所述初始浮栅层30’的顶表面。
具体的，如图4a～图4c所示，在本实施例中，形成所述隔离层50的方法可以包括：在所述第一开口101内填充隔离材料以形成隔离材料层，所述隔离材料可以为氧化硅或氮化硅；以及，刻蚀所述隔离材料层以形成隔离层50。
其中，在刻蚀所述隔离材料层时，形成沿所述第一方向Z的方向上交替设置的第一隔离层51和第二隔离层52，并使所述第一隔离层51的顶表面高于所述第二隔离层52的顶表面，所述第一隔离层51和所述第二隔离层52构成所述隔离层50。在本实施例中，设置不同高度的所述第一隔离层51和所述第二隔离层52，且使所述第一隔离层51的顶表面高于所述第二隔离层52，以使后续在所述第二隔离层52上形成字线时，字线材料能够很好的附着在所述第一隔离层51高于所述第二隔离层52的侧壁上。
进一步的，所述第二隔离层52的顶表面低于所述初始浮栅层30’的顶表面，以及所述第一隔离层51的顶表面高于所述初始浮栅层30’的顶表面。
此外，在本实施例中，可以先形成预定厚度的隔离材料层，然后掩模刻蚀该隔离材料层以去除部分掩模材料层，形成包括所述第一隔离层51和所述第二隔离层52的隔离层50。作为优选的，还可以采用半掩模法掩模刻蚀该隔离材料层以形成上述隔离层50，具体刻蚀方法在此不做具体限定，以实际情况为准。
进一步的，在本实施例中，形成所述隔离层50之后，所述方法包括：去除所述浮栅掩模层40。
图8a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S40的俯视结构示意图；图8b为图8a中沿B1B 1’方向的剖面结构示意图；图8c为图8a中沿B2B2’方向的剖面结构示意图。
在步骤S40中，参考图8a～8c所示，在所述初始浮栅层30’上形成掩模功能层60，所述掩模功能层60中开设有沿着第二方向Z2延伸的第二开口202，所述第二开口202在其延伸方向上暴露出部分所述隔离层50和部分所述初始浮栅层30’，并且所述掩模功能层60中覆盖所述隔离层50的部分与覆盖所述初始浮栅层30’的部分顶表面平齐。
本实施例的闪存存储器的制造方法，其在所述隔离层50的至少部分顶表面低于所述初始浮栅层30’的情况下，将所述掩模功能层60中覆盖所述隔离层50的部分与覆盖所述初始浮栅层30’的部分的顶表面平齐设置，进而使得掩模功能层60中位于所述隔离层50上的部分不会相对于位于初始浮栅层30’上的部分出现内凹的现象，使得所述掩模功能层60平坦化。如此一来，在后续研磨去除平坦化的掩模功能层60上的源线材料层时，不会过研磨该掩模功能层60，以保证依托该掩模功能层60形成的字线的高度，进而降低通过本发明的闪存存储器的制造方法制造的闪存存储器的编程串扰的程度。
具体的，在本实施例中形成掩模功能层60的方法包括如下步骤S401～S404。
图5a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S401的俯视结构示意图；图5b为图5a中沿A1A 1’方向的剖面结构示意图；图5c为图5a中沿A2A 2’方向的剖面结构示意图。
在步骤S401中，参图5a～图5c所示，在所述初始浮栅层30’上持续沉积掩模材料，以形成掩模材料层600，并使所述掩模材料层600中对应于初始浮栅层30’的顶表面和对应于隔离层50的顶表面的高度差值小于等于预定值，所述预定值小于等于所述初始浮栅层30’的顶表面和所述隔离层50的顶表面的高度差值。
可以理解的是，使所述掩模材料层600中对应于初始浮栅层30’的顶表面和对应于隔离层50的顶表面的高度差值较小(小于预定值)，即相当于使所述掩模材料层600以最大可能的趋于平坦，以使后续进一步平坦化所述掩模材料层600的过程更顺利，平坦化程度更高，并可以在去除较少厚度的掩模材料即能够实现平坦化效果，避免了在平坦化过程中掩模材料层的损耗过大。
在本实施例中，所述掩模材料层600的材质可以为氧化硅或氮化硅，所述掩模材料层600可以通过化学气相沉积法形成在初始浮栅层30’以及所述隔离层50的顶表面上。以及，在本实施例中，所述掩模材料层600的厚度为
图6a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S402的俯视结构示意图；图6b为图6a中沿A1A 1’方向的剖面结构示意图；图6c为图6a中沿A2A 2’方向的剖面结构示意图。
在步骤S402中，参图6a～图6c所示，对所述掩模材料层600执行平坦化工艺，以使所述掩模材料层600中覆盖所述隔离层50的部分与覆盖所述初始浮栅层30’的部分顶表面平齐。
具体的，本实施例中，对所述掩模材料层600执行平坦化工艺的方法包括：研磨所述掩模材料层600，以平坦化所述掩模材料层600的顶表面。通过上述研磨的方法去除所述掩模材料层600顶表面的部分掩模材料层后，所述掩模材料层600形成如图6a～图6c所示的顶表面平整的结构。由于掩模材料层600的顶表面平整。因此，在后续研磨去除位于掩模功能层上的源线材料时不会过多的研磨而导致掩模功能层的厚度降低，同时去除的比较干净。
较佳的，在本实施例中，该研磨的时间为：20s～25s。且对所述掩模材料层执行平坦化工艺后保留的所述掩模材料层600的厚度为去除的掩模材料层600的厚度为：/>
图7a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S403的俯视结构示意图；图7b为图7a中沿B1B 1’方向的剖面结构示意图；图7c为图7a中沿B2B 2’方向的剖面结构示意图。
在步骤S403中，如图参图7a～图7c所示，刻蚀所述掩模材料层600以形成掩模层61，并在所述掩模层61中形成沿所述第二方向Z2延伸的第一开槽201。
具体的，如图7a～图7c所示，可通过在所述掩模材料层60上形成光阻层，之后以所述光阻层为掩模刻蚀所述掩模材料层60，以形成掩模层61，并使掩模层61中形成沿所述第二方向Z2延伸的第一开槽201。其中，所述第一开槽201对应位于所述第一隔离层51上，且沿所述第二方向Z2延伸。较佳的，所述第一开槽201与所述第一开口101相互垂直。
在步骤S404中，继续参图8a到图8c所示，在所述掩模层61中的所述第一开槽201的侧壁上形成第一侧墙62，以利用所述第一侧墙62和所述掩模层61构成掩模功能层60，以及位于所述第一开槽201相对侧壁上的第一侧墙62界定出所述第二开口202。
具体的，如图8a到图8c所示，在本实施例中，可通过在所述掩模层61的顶表面及所述第一开槽201内形成第一侧墙材料层，所述第一侧墙材料层的材质可以为氧化硅或氮化硅，刻蚀所述第一侧墙材料层以在所述第一开槽201的侧壁上形成第一侧墙62，同时位于所述第一开槽201相对侧壁上的第一侧墙62界定出第二开口202。所述第一侧墙62和该掩模层61构成所述掩模功能层60。
图9a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S50的俯视结构示意图；图9b为图9a中沿B1B 1’方向的剖面结构示意图；图9c为图9a中沿B2B2’方向的剖面结构示意图。
在步骤S50中，如图9a～9c所示，以所述掩模功能层60为掩模刻蚀所述初始浮栅层30’以形成浮栅层30，所述浮栅层30中开设有第三开口203，所述第三开口203与所述第二开口202贯通以形成沟槽300。
结合图9所示，在本实施例中，可采用干蚀刻刻蚀该初始浮栅层30’，具体的，以掩模功能层60为掩模，向第一开口202内通入蚀刻气体，该蚀刻气体朝向衬底10方向刻蚀该初始浮栅层30’并暴漏出所述第一介质材料层200。此时，被刻蚀掉的所述初始浮栅层30’的区域形成第三开口203，并形成浮栅层30。之后，继续沿所述第三开口203方向刻蚀所述第一介质材料层200以形成第一介质层20并使所述第三开口203扩大，所述第二开口202和所述第三开口203贯通以形成沟槽300。
此外，在本步骤中，刻蚀形成所述第一介质层20之后需继续朝向衬底10方向继续刻蚀以形成初始源极区，待形成该初始源极区之后通过离子注入以形成源极区。
以及，本实施例中形成的第三开口203以及所述沟槽300将沿所述第二方向Z2方向延伸穿过所述第一隔离层51和所述浮栅层30。
继续参图9a～图9c，如图9a～图9c所示，在本实施例中，在形成浮栅层30之后该闪存存储器的制造方法还包括：在所述第三开口203的侧壁形成第二侧墙70，所述第二侧墙70用于隔离该浮栅层30与源线。本实施例的所述第二侧墙70的材质可以为氧化硅或氮化硅。
图10a是本发明一实施例中的半导体制造方法在其制备过程中执行步骤S50的俯视结构示意图；图10b为图10a中沿B1B1’方向的剖面图；图10c为图10a中沿B2B2’方向的剖面图。
在步骤S60中，如图10a～图10b所示，在所述沟槽300内形成源线80。
具体的，本步骤的形成源线80的方法如下步骤S501～S502。
继续参图10a～图10c所示，在步骤S501中，在所述掩模功能层60的顶表面和所述沟槽300内形成源线材料层。在本实施例中，所述源线材料层的材质可以为多晶硅。
在步骤S502中，去除位于所述掩模功能层60的顶表面上的所述源线材料层，以形成源线80。本实施例中，通过研磨的方法去除位于掩模功能层60顶表面上的源线材料层。具体包括：研磨所述掩模功能层60顶表面上的所述源线材料层，以去除位于所述掩模功能层60顶表面上的所述源线材料层，以形成填充在沟槽300内的源线80。
图11a是本发明一实施例中的半导体制造方法在其制备过程中形成字线的俯视结构示意图；图11b为图11a中沿B1B1’方向的剖面图；图11c为图11a中沿B2B2’方向的剖面图。如图11a～图11c所示，在本实施例中，在沟槽300内形成源线80之后，所述方法还包括如下步骤一和步骤二。
在步骤一中：如图11a～11b所示，依次刻蚀所述掩模功能层60及浮栅层30，以去除位于字线区上的掩模功能层60和浮栅层30。在本实施例中，所述字线区对应在所述第二隔离结构52的上方，且沿着第二方向Z2延伸方向延伸。
在步骤二中：如图11a～11b所示，在暴露出的所述掩模功能层60和所述浮栅层30的侧壁形成字线90。具体的，在本实施例中，所述字线90位于所述字线区且形成在所述掩模功能层60和所述浮栅层30的侧壁，以及所述字线90还覆盖所述第一隔离层61高于所述第二隔离层62的侧壁。
需要说明的是，由于掩模功能层60的顶表面为平坦表面，避免了位于掩模功能层60顶表面上的源线材料层其底部内陷至所述掩模功能层60中，从而在研磨源线材料层以去除位于掩模功能层60顶表面上的部分时，即不需要进一步过量研磨掩模功能层60仍能够确保位于掩模功能层60顶表面上的源线材料可以被完全去除，有效保障了掩模功能层60具有足够的高度，此时再利用所述掩模功能层60自对准形成字线90时，即能够相应的保证所形成的字线90具有足够的高度，如此即有利于改善较低高度的字线90而出现的编程串扰的问题。
此外，在本实施例中，在形成所述字线90之前，所述方法还包括：在暴露出的所述掩模功能层60和所述浮栅层30的侧壁以及字线区暴露出的衬底10上形成字线氧化层。
以及，在形成所述字线之后，所述方法还包括：在所述字线90的侧壁形成字线侧墙；以所述字线侧墙、所述字线和所述字线氧化层为掩膜对所述字线90侧边的衬底10进行漏离子注入，以在衬底10中形成漏掺杂区，然后对所述漏掺杂区进行漏退火处理形成漏区。
本实施例还公开一种闪存存储器，该闪存存储器通过如上所述的闪存存储器的制造方法制程。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种闪存存储器的制造方法，其特征在于，
提供衬底；
在所述衬底上形成初始浮栅层，所述初始浮栅层中开设有沿着第一方向延伸的第一开口；
在所述第一开口内形成隔离层，所述隔离层的至少部分顶表面低于所述初始浮栅层的顶表面；
在所述初始浮栅层上形成掩模功能层，所述掩模功能层中开设有沿着第二方向延伸的第二开口，所述第二开口在其延伸方向上暴露出部分所述隔离层和部分所述初始浮栅层，并且所述掩模功能层中覆盖所述隔离层的部分与覆盖所述初始浮栅层的部分顶表面平齐；
以所述掩模功能层为掩模刻蚀所述初始浮栅层以形成浮栅层，所述浮栅层中开设有第三开口，所述第三开口与所述第二开口贯通以形成沟槽；
在所述沟槽内形成源线；
其中，所述隔离层包括第一隔离层和第二隔离层，所述第一隔离层和所述第二隔离层沿着所述第一方向交替设置，且所述第一隔离层的顶表面高于所述第二隔离层的顶表面，并使所述第二隔离层的顶表面低于所述初始浮栅层的顶表面；
以及，所述掩模功能层中的所述第二开口在其延伸方向上暴露出至少部分所述第一隔离层。
2.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述掩模功能层的形成方法包括：
在所述初始浮栅层上持续沉积掩模材料，以形成掩模材料层，并使所述掩模材料层中对应于所述初始浮栅层的顶表面和对应于所述隔离层的顶表面的高度差值小于等于预定值，所述预定值小于等于所述初始浮栅层的顶表面和所述隔离层的顶表面的高度差值；
对所述掩模材料层执行平坦化工艺，以使所述掩模材料层中覆盖所述隔离层的部分与覆盖所述初始浮栅层的部分顶表面平齐；
刻蚀所述掩模材料层以形成掩模层，并在所述掩模层中形成沿所述第二方向延伸的第一开槽；
在所述掩模层中的所述第一开槽的侧壁上形成第一侧墙，以利用所述第一侧墙和所述掩模层构成所述掩模功能层，以及位于所述第一开槽相对侧壁上的第一侧墙界定出所述第二开口。
3.如权利要求2所述的一种闪存存储器的制造方法，其特征在于，对所述掩模材料层执行平坦化工艺的方法包括：研磨所述掩模材料层，以平坦化所述掩模材料层的顶表面。
4.如权利要求2所述的一种闪存存储器的制造方法，其特征在于，对所述掩模材料层执行平坦化工艺后保留的所述掩模功能层的厚度为
5.如权利要求1所述的一种闪存存储器的制造方法，其特征在于，在所述沟槽内形成源线的方法包括：
在所述掩模功能层上形成源线材料层，所述源线材料层填充所述沟槽并覆盖所述掩模功能层的顶表面；
去除位于所述掩模功能层的顶表面上的源线材料层，以形成源线。
6.如权利要求5所述的一种闪存存储器的制造方法，其特征在于，去除所
述掩模功能层的顶表面上的源线材料层的方法包括：研磨所述掩模功能层的顶表面上的所述源线材料层，以去除位于所述掩模功能层的顶表面上的所述源线材料层。
7.如权利要求1所述的一种闪存存储器的制造方法，其特征在于，在所述沟槽内形成源线之后，所述方法还包括：
依次刻蚀所述掩模功能层及浮栅层，以去除位于字线区上的掩模功能层和浮栅层；
在暴露出的所述掩模功能层和浮栅层的侧壁形成字线。
8.如权利要求1所述的闪存存储器的制造方法，其特征在于，在所述衬底上形成初始浮栅层的方法包括：
在衬底上形成浮栅材料层；
依次刻蚀所述浮栅材料层及衬底，以形成初始浮栅层，所述初始浮栅层中开设有第一开口，并使所述第一开口延伸至所述衬底。
9.一种闪存存储器，其特征在于，所述闪存存储器通过如权利要求1～8任意一项所述的闪存存储器的制造方法制成。
CN202010694339.1A 2020-07-17 2020-07-17 闪存存储器及其制造方法 Active CN111799269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010694339.1A CN111799269B (zh) 2020-07-17 2020-07-17 闪存存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010694339.1A CN111799269B (zh) 2020-07-17 2020-07-17 闪存存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111799269A CN111799269A (zh) 2020-10-20
CN111799269B true CN111799269B (zh) 2024-02-02

Family

ID=72807780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010694339.1A Active CN111799269B (zh) 2020-07-17 2020-07-17 闪存存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN111799269B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078047A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置およびその製造方法
KR20110001096A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078047A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置およびその製造方法
KR20110001096A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法

Also Published As

Publication number Publication date
CN111799269A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
KR100350055B1 (ko) 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법
JP4886219B2 (ja) 半導体装置およびその製造方法
US7816228B2 (en) Method of manufacturing a semiconductor device
US6562681B2 (en) Nonvolatile memories with floating gate spacers, and methods of fabrication
US6436751B1 (en) Fabrication method and structure of a flash memory
US8058141B2 (en) Recessed gate electrode MOS transistor and method for fabricating the same
US7211484B2 (en) Method of manufacturing flash memory device
KR100694973B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100807112B1 (ko) 플래쉬 메모리 및 그 제조 방법
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20020024111A1 (en) Shallow trench isolation type semiconductor device and method of forming the same
KR100723767B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
CN101989566B (zh) 半导体器件和闪存器件的制作方法
US7851298B2 (en) Method for fabricating transistor in a semiconductor device utilizing an etch stop layer pattern as a dummy pattern for the gate electrode formation
CN111799269B (zh) 闪存存储器及其制造方法
US7094644B2 (en) Method for manufacturing a semiconductor device
US7205208B2 (en) Method of manufacturing a semiconductor device
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR20080039025A (ko) 비휘발성 메모리 소자의 제조 방법
CN112750790B (zh) 闪存存储器及其制造方法
US7820504B2 (en) Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure
EP1770772B1 (en) Process for manufacturing a non-volatile memory device
US20230120017A1 (en) Semiconductor structure and method for fabricating same
KR20070062017A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant