CN111797043B - 跨时脉域系统 - Google Patents
跨时脉域系统 Download PDFInfo
- Publication number
- CN111797043B CN111797043B CN201910278111.1A CN201910278111A CN111797043B CN 111797043 B CN111797043 B CN 111797043B CN 201910278111 A CN201910278111 A CN 201910278111A CN 111797043 B CN111797043 B CN 111797043B
- Authority
- CN
- China
- Prior art keywords
- clock domain
- tag
- streams
- asynchronous
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种跨时脉域系统包括多个发送时脉域装置及一接收时脉域装置。各个发送时脉域装置内含一信息串流及一标签器所产生的一标签串流；其中，该多个发送时脉域装置的该多个信息串流在传输过程中成为多个不同步信息串流。该接收时脉域装置接收来自不同发送时脉域装置的该多个不同步信息串流及该多个标签串流，该接收时脉域装置包括一同步器，该同步器是将该多个不同步信息串流，根据该多个标签串流，加以同步而还原成该多个信息串流。
Description
技术领域
本发明涉及数字电路，特别涉及跨时脉域的数字电路，更具体而言，涉及多对一跨时脉域系统，及其同步方法与训练方法。
背景技术
现代的数字电路往往涉及多种时脉域电路的相互配合。一数据发送模块可处于第一时脉域而以第一时脉来操作，而一数据接收模块可处于第二时脉域而以第二时脉来操作，特别是，两者可能不同步。
此外，多个时脉信号的各自的传输路径可能导致这些时脉信号之间的偏斜效应(clock-skew effect)。偏斜效应是指两信号之间的时间延迟或偏移。一线路的一电阻、一电容和/或一电感所引起的传输延迟、多个信号之间的干扰或多个驱动器的变异性皆可能是偏斜效应的多种原因。
为了跨越不同时脉域电路来传输数据，就需要达成不同时脉域之间的同步，并减缓或消除偏移效应的问题。因此，确实有必要提出新的系统及方法。
发明内容
本发明通过标签信息来提供一种多对一跨时脉域的同步。同时，提供一种跨时脉域系统的数据辅助式训练。
根据本发明的一种观点，提供一种跨时脉域系统，其包括多个发送时脉域装置及一接收时脉域装置。各个发送时脉域装置内含一信息串流及一标签器所产生的一标签串流；其中，该多个发送时脉域装置的该多个信息串流在传输过程中成为多个不同步信息串流。该接收时脉域装置接收来自不同发送时脉域装置的该多个不同步信息串流及该多个标签串流，该接收时脉域装置包括一同步器，该同步器是将该多个不同步信息串流，根据该多个标签串流，加以同步而还原成该多个信息串流或整合成一个单一信息串流。
选择性地或优选地，各个发送时脉域装置的该信息串流包括相续的多个发送样本，且该信息串流是通过该标签器而标记有该标签串流。
选择性地或优选地，该标签串流标记该多个发送样本的一第一发送样本。
选择性地或优选地，该标签串流以一逻辑符号标记该第一发送样本，而以一反相逻辑符号标记该多个发送样本的其他剩余样本。
选择性地或优选地，该同步器是将该多个不同步信息串流标记有该逻辑符号的多个接收样本对齐。
选择性地或优选地，该标签串流标记该多个发送样本的一选定组的发送样本。
选择性地或优选地，该标签器包括一模数计数器(modulo counter)。
根据本发明的另一种观点，提供一种跨时脉域系统，其包括多个发送时脉域装置及一接收时脉域装置。各个发送时脉域装置设置有一数字处理器(例如，一滤波器)、连接至该数字处理器的一标签器、及连接至该数字处理器的一同步器；其中，一未知训练序列是依序通过该数字处理器及该标签器而标记有一标签；其中，该多个发送时脉域装置的该多个未知训练序列在传输过程中成为多个不同步未知训练序列。接收时脉域装置接收来自不同发送时脉域装置的该多个不同步未知训练序列及该多个标签，该接收时脉域装置包括一数字处理单元，该数字处理单元是将该多个不同步未知训练序列，根据该多个标签，加以同步而还原成多个已知训练序列。
选择性地或优选地，该接收时脉域装置包括另一标签器，其是将同一时间点的该多个训练序列加以标记，当成一初始时间标记值，并分别回传给该多个发送时脉域装置。
选择性地或优选地，该另一标签器是将该多个训练序列的起始点加以标记。
选择性地或优选地，在各个发送时脉域装置中，该同步器使用接收到的该初始时间标记值，将一已知训练序列同步于该未知训练序列，以供发送时脉域装置的该数字处理器的数据辅助式训练。
选择性地或优选地，该接收时脉域装置没有另一标签器，而是将一特定数值指定给这些已知训练序列的一起始点之前的一位置，并分别回传给该多个发送时脉域装置，以供该发送时脉域装置的数字处理器来执行数据辅助式训练，该特定数值不同于这些已知训练序列的数值。
借此，本发明可实现跨越不同时脉域电路的数据传输，即使存在偏斜现象而导致数据不同步，仍然可保持数据的完整性。进而，以本发明为基础，可发展更高速的平行线路应用。
附图说明
图1显示通用的跨时脉域系统的一示例；
图2及图3显示本发明的广义实施例的跨时脉域系统及操作；
图4显示本发明的第一实施例的跨时脉域系统及操作；
图5显示本发明的第二实施例的跨时脉域系统及操作；
图6a及图6b显示本发明的第三实施例的跨时脉域系统及操作；
图6c显示本发明的第四实施例的跨时脉域系统及操作。
【附图标记说明】
1 通用的跨时脉域系统
11 发射时脉域装置
110 位移器或先进先出缓冲器
12 接收时脉域装置
2 跨时脉域系统
21A至21F 发送时脉域装置
211A至211F 标签器
22 接收时脉域装置
221 同步器
31A至31F 发送时脉域装置
311A至311F 滤波器
312A至312F 标签器
313A至313F 同步器
32 接收时脉域装置
321 数字处理单元
322 另一标签器
4 跨时脉域系统
AIFS1至AIFS6 不同步信息串流
AUTS1至AUTS6 不同步未知训练序列
IFS1至IFS6 信息串流
PKTS1至PKTS6 预测的已知训练序列
UTS1至UTS6 未知训练序列
RTAG1至RTAG6 回传标签
TAG1至TAG6 标签串流
具体实施方式
以下提供本发明的不同实施例。这些实施例是用于说明本发明的技术内容，而非用于限制本发明的权利范围。可将本发明的特征进行修饰、置换、组合、分离或设计，以应用于其他实施例。
值得注意的是，在本发明中，所谓的“第一”或“第二”等序数，只是用于区别具有相同名称的多个元件(element)，并不表示其等位阶、执行、排列或工艺的先后顺序。
除了特别指明者之外，各个元件可以适合的方式来实现，可分别是一单独电路，亦可整合为一集成电路，且可包括一个或多个有源元件，例如，电晶体或逻辑闸，或一个或多个无源元件，例如，电阻、电容或电感，但不限于此。各个元件可以适合的方式来彼此连接，例如配合其等各自的输入信号及输出信号，使用一条或多条线路来形成串联或并联。此外，各个元件可允许输入信号及输出信号依序或并列进出。上述设计皆是依照实际应用而定。
在本发明中，所谓的“系统”、“设备”、“装置”、“模块”、“单元”等用语，是指一电子元件或由多个电子元件所组成的一数字电路、一类比电路或其他更广义的电路，且除了特别指明者之外，它们不必然有阶层或从属关系。
图1显示通用的跨时脉域(cross clock domain)系统的一示例。
如图1所示，通用的跨时脉域系统1包括一发射时脉域装置11及一接收时脉域装置12。发射时脉域装置11内含一信息串流。信息串流通过发射时脉域装置11的一位移器(shifter)110或一先进先出缓冲器(first-in first-out buffer，FIFO buffer)110，成为一经位移信息串流，而以跨时脉域的方式发送至接收时脉域装置12。接收时脉域装置12接收经位移信息串流，成为一接收串流。
在这种通用的跨时脉域系统1中，信息串流已在发射时脉域装置11中预先经过位移，然而，不同传输路径会导致不同程度的延迟，故通用的跨时脉域系统1仍然无法确保多个经位移信息串流在由接收时脉域装置12接受而成为多个接收串流后，彼此得以同步。
广义实施例
图2及图3显示本发明的广义实施例的跨时脉域系统2及其操作。
请同时参考图2及图3。本实施例的跨时脉域系统2包括多种时脉域装置21A至21F及22(例如，分别具有多个发送时脉域A至F、及一接收时脉域Z)。在本实施例中，发送时脉域装置的数目为六个，只是示例，其数目并无特别限制。各个发送时脉域装置(分别标示为21A至21F)内含一信息串流(information stream)(分别标示为IFS1至IFS6)及一标签器(indexer或tagger)(分别标示为211A至211F)所产生的一标签串流(index stream)(分别标示为TAG1至TAG6)。例如，发送时脉域装置21A内含一信息串流IFS1及一标签器211A所产生的一标签串流TAG1，以此类推到其他发送时脉域装置21B至21F。
标签器(211A至211F)例如是一模数计数器(modulo counter)。标签器(211A至211F)是将各个发送时脉域装置(21A至21F)的信息串流(IFS1至IFS6)的各个数据加以标记，来产生标签串流(TAGl至TAG6)。这些发送时脉域装置21A至21F的这些信息串流IFS1至IFS6、及这些标签TAG1至TAG6串流皆是发送至接收时脉域装置22。
由于不同传输路径的延迟，这些信息串流IFS1至IFS6在传输过程中可能成为多个不同步信息串流AIFS1至AIFS6。
接收时脉域装置22的一同步器221是将来自不同发送时脉域装置21A至21F的这些不同步信息串流AIFS1至AIFS6，根据附加在这些不同步信息串流AIFS1至AIFS6的这些标签串流TAG1至TAG6，加以同步而还原成原本的多个信息串流IFS1至IFS6。以下说明书公开三种实施例，其也只是用于说明，而用于非限制。
第一实施例：标签器将标签附加于信息串流的起始点
图4显示本发明的第一实施例的跨时脉域系统及其操作。本实施例是以广义实施例为基础加以延伸，故相同元件、结构、功能或作用，请参考广义实施例的说明。
假设多个发送时脉域装置(例如，分别具有多个发送时脉域A、B、……、及F)的多个信息串流分别内含Na、Nb、……、及Nf(皆为非负整数)个相续发送样本(例如，字母)。
标签器可以任何样式(pattern)来标记信息串流，使得第一发送样本可由接收时脉域装置(例如，具有一接收时脉域Z)所识别。举例而言，标签器可标记一逻辑‘1’(逻辑符号)于第一发送字母，而分别标记一逻辑‘0’(反相逻辑符号)于剩余的(Nx-1)个发送字母(Nx例如是Na、Nb、……或Nf)。
此外，使用一逻辑‘0’标记第一发送字母，而使用一逻辑‘1’标记剩余的(Nx-1)个发送字母也是可以的。再者，也可以考虑使用曼彻斯特编码(Manchester coding)，其包括G.E.Thomas的定义方式及IEEE 802.3的定义方式，都是可以的。
同步器是将多个信息串流加以同步，具体而言，是通过将来自各个发送时脉域装置的标记有逻辑‘1’的多个接收字母加以对齐而达成。
第二实施例：标签器将标签附加于关注的任意一选定组
图5显示本发明的第二实施例的跨时脉域系统及其操作。本实施例是以广义实施例为基础加以延伸，故相同元件、结构、功能或作用，请参考广义实施例的说明。
假设多个发送时脉域装置(例如，分别具有多个发送时脉域A、B、……、及F)的多个信息串流分别内含Na、Nb、……、及Nf(皆为非负整数)个相续发送样本(例如，字母)。在图5中，Na、Nb、……及Nf是相等的数目，只是示例，它们彼此可为不相等的数目。
标签器可以任何样式(pattern)来标记信息串流，使得任意一选定组的多个发送样本可由接收时脉域装置(例如，具有一接收时脉域Z)所识别。举例而言，标签器可通过一模数计数器，将一样式的多个标签附加于一选定组(涂有网点)的多个发送字母。举例而言，一选定组的五个相续的发送字母‘T’、‘H’、‘R’、‘E’、‘E’依序附加有多个相续标签‘0’、‘1’、‘2’、‘3’、及‘4’，而剩余的(Nx-5)个发送字母(Nx例如是Na、Nb、……或Nf)则单纯不附加标签，或附加有标签‘5’。在本实施例中，选定组的相续的发送字母的数目为六个，只是示例，其数目并无特别限制。
当然，所有发送字母都附加有标签也是可以的。所附加的标签并不限于数字，字母、符号或其他足以识别的信号皆可纳入考虑。
同步器是将多个信息串流加以同步，具体而言，是通过将来自各个发送时脉域装置的标记有多个相续标签‘0’、‘1’、‘2’、‘3’、及‘4’的多个接收字母加以对齐而达成。
第三实施例：多对一跨时脉域的数据辅助式训练
图6a和图6b显示本发明的第三实施例的跨时脉域系统3及其操作。
本实施例的跨时脉域系统3包括多种时脉域装置31A至31F及32(例如，分别具有多个发送时脉域A至F、及一接收时脉域Z)。各个发送时脉域装置(分别标示为31A至31F)设置有一数字处理器(分别标示为311A至311F)、一标签器(分别标示为312A至312F)、及一同步器(分别标示为313A至313F)，并内含一未知训练序列(unknown training sequence)(分别标示为UTS1至UTS6)及标签器所产生的一标签串流(分别标示为TAG1至TAG6)。
各个发送时脉域装置(31A至31F)的标签器(312A至312F)是将信息串流(也就是未知训练序列UTS1至UTS6)的各个数据加以标记。这些发送时脉域装置31A至31F的这些信息串流UTS1至UTS6及这些标签串流TAG1至TAG6都是发送至接收时脉域装置32。
由于不同传输路径的延迟，这些信息串流(也就是未知训练序列UTS1至UTS6)在传输过程中可能成为多个不同步信息串流(也就是不同步未知训练序列AUTS1至AUTS6)。
接收时脉域装置32的一数字处理单元321是将来自不同发送时脉域装置31A至31F的这些信息串流(也就是不同步未知训练序列AUTS1至AUTS6)加以同步，并产生多个预测的已知训练序列(predicted known training sequence)PKTS1至PKTS6。此外，试图将这些多个预测的已知训练序列PKTS1至PKTS6分别回馈给这些发送时脉域装置31A至31F。这些预测的已知训练序列PKTS1至PKTS6必须起始在合理的时间范围内，亦即，大于或等于最大往返延迟(maximum round-trip latency)。最大往返延迟为最大向前延迟(maximum forwardlatency)与最大向后延迟(maximum backward latency)的总和。至于小于最大返延迟的短暂的预测的已知训练序列则可为任意数据，并不会对数据辅助式训练造成影响。数字处理单元321可包括一训练序列产生器(training sequence generator)。接收时脉域装置32的另一标签器322是将接收时脉域装置32的这些预测的已知训练序列PKTS1至PKTS6，使用多个回传标签串流RTAG1至RTAG6加以标记。接收时脉域装置32的这些预测的已知训练序列PKTS1至PKTS6及这些回传标签串流RTAG1至RTAG6是分别回传给这些发送时脉域装置31A至31F。
在各个发送时脉域装置(31A至31F)中，同步器(313A至313F)将接收到的预测的已知训练序列(PKTS1至PKTS6)同步于未知训练序列(UTS1至UTS6)，以供数字处理器(311A至311F)的数据辅助式训练。
在本实施例中，这些发送时脉域装置31A至31F与接收时脉域装置32通过这些标签串流TAG1至TAG6及这些回传标签串流RTAGl至RTAG6进行同步校准，来达成正确的数据辅助式训练。也就是说，各个数字处理器(311A至311F)会储存数据辅助式训练所回传的多个同步参数，以利于各个发送时脉域装置(31A至31F)对跨时脉域的不同步现象作出同步调整。
第四实施例：多对一跨时脉域的数据辅助式训练，仅标记预测数据的起始点
图6c显示本发明的第四实施例的跨时脉域系统4及其操作。本实施力与第三实施例的差异在于，接收时脉域装置32的另一标签器322是将接收时脉域装置32的这些预测的已知训练序列PKTS1至PKTS6的起始点，使用多个单一回传标签(single tag)RTAG1至RTAG6加以标记。接收时脉域装置32的这些预测的已知训练序列PKTS1至PKTS6及这些单一回传标签RTAG1至RTAG6是分别回传给这些发送时脉域装置31A至31F。在各个发送时脉域装置(31A至31F)中，同步器(313A至313F)将预测的已知训练序列(PKTS1至PKTS6)同步于未知训练序列(UTS1至UTS6)，以供数字处理器(311A至311F)的数据辅助式训练。
借此，本发明可实现跨越不同时脉域电路的数据传输，即使存在偏斜现象而导致数据不同步，仍然可保持数据的完整性。进而，以本发明为基础，可发展更高速的平行线路应用。
应理解的是，以上所述仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种跨时脉域系统，其特征在于，包括：
多个发送时脉域装置，各个发送时脉域装置内含一信息串流及一标签串流；其中，该多个发送时脉域装置的该多个标签串流是由一标签器将该多个发送时脉域装置的该多个信息串流的各个数据加以标示而产生，且其中，该多个发送时脉域装置的该多个信息串流在传输过程中成为多个不同步信息串流；及
一接收时脉域装置，其接收来自不同发送时脉域装置的该多个不同步信息串流及该多个标签串流，该接收时脉域装置包括一同步器，该同步器是将该多个不同步信息串流，根据该多个标签串流，加以同步而还原成该多个信息串流或整合成一个单一信息串流。
2.如权利要求1所述的跨时脉域系统，其特征在于，各个发送时脉域装置的该信息串流包括相续的多个发送样本，且该信息串流是通过该标签器而标记有该标签串流。
3.如权利要求2所述的跨时脉域系统，其特征在于，该标签串流标记该多个发送样本的一第一发送样本。
4.如权利要求3所述的跨时脉域系统，其特征在于，该标签串流以一逻辑符号标记该第一发送样本，而以一反相逻辑符号标记该多个发送样本的其他剩余样本。
5.如权利要求4所述的跨时脉域系统，其特征在于，该同步器是将该多个不同步信息串流标记有该逻辑符号的多个接收样本对齐。
6.如权利要求2所述的跨时脉域系统，其特征在于，该标签串流标记该多个发送样本的一选定组的发送样本。
7.如权利要求2所述的跨时脉域系统，其特征在于，该标签器包括一模数计数器(modulo counter)。
8.一种跨时脉域系统，其特征在于，包括：
多个发送时脉域装置，各个发送时脉域装置设置有一数字处理器、连接至该数字处理器的一标签器、及连接至该数字处理器的一同步器；其中，一未知训练序列是依序通过该数字处理器及该标签器而标记有一标签；其中，该多个发送时脉域装置的该多个未知训练序列在传输过程中成为多个不同步未知训练序列；及
一接收时脉域装置，其接收来自不同发送时脉域装置的该多个不同步未知训练序列及该多个标签，该接收时脉域装置包括一数字处理单元，该数字处理单元是将该多个不同步未知训练序列，根据该多个标签，加以同步而还原成多个已知训练序列。
9.如权利要求8所述的跨时脉域系统，其特征在于，该接收时脉域装置包括另一标签器，其是将该多个已知训练序列加以标记，并分别回传给该多个发送时脉域装置。
10.如权利要求9所述的跨时脉域系统，其特征在于，该另一标签器是将该多个已知 训练序列的起始点加以标记。
11.如权利要求9所述的跨时脉域系统，其特征在于，在各个发送时脉域装置中，该同步器将一已知训练序列同步于该未知训练序列，以供该数字处理器的数据辅助式训练。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278111.1A CN111797043B (zh) | 2019-04-08 | 2019-04-08 | 跨时脉域系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278111.1A CN111797043B (zh) | 2019-04-08 | 2019-04-08 | 跨时脉域系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111797043A CN111797043A (zh) | 2020-10-20 |
| CN111797043B true CN111797043B (zh) | 2022-04-26 |
Family
ID=72805187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910278111.1A Active CN111797043B (zh) | 2019-04-08 | 2019-04-08 | 跨时脉域系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111797043B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE232317T1 (de) * | 1997-10-10 | 2003-02-15 | Rambus Inc | Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit |
| US7340631B2 (en) * | 2004-07-23 | 2008-03-04 | Hewlett-Packard Development Company, L.P. | Drift-tolerant sync pulse circuit in a sync pulse generator |
| WO2007073093A2 (en) * | 2005-12-20 | 2007-06-28 | Lg Electronics Inc. | Method of generating code sequence and method of transmitting signal using the same |
| US8918666B2 (en) * | 2011-05-23 | 2014-12-23 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first and second clock domain through FIFO buffering |
| CN104536924B (zh) * | 2014-12-11 | 2017-08-04 | 中国人民解放军国防科学技术大学 | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 |
-
2019
- 2019-04-08 CN CN201910278111.1A patent/CN111797043B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111797043A (zh) | 2020-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7054331B1 (en) | Multi-lane receiver de-skewing | |
| EP0467583B1 (en) | Repeater | |
| EP1875683B1 (en) | Integrated circuit with data communication network and ic design method | |
| US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
| US9985774B2 (en) | Methods and systems for synchronization between multiple clock domains | |
| EP2854355B1 (en) | Central alignment circuitry for high-speed serial receiver circuits | |
| US8594092B2 (en) | Packet relay method and device | |
| US20120134428A1 (en) | Method and system for synchronizing a network using existing network cables | |
| CN104536924A (zh) | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 | |
| CN105262565B (zh) | 一种基于相位调制传递时钟与数据的编码方法及系统 | |
| CN111797043B (zh) | 跨时脉域系统 | |
| US6895062B1 (en) | High speed serial interface | |
| WO1998056136A2 (en) | Method for providing time synchronization in a network | |
| US20100097249A1 (en) | Serial signal receiving device, serial transmission system and serial transmission method | |
| EP2036232B1 (en) | Method and apparatus for transmitting data in a flexray node | |
| US20080126609A1 (en) | Method for improved efficiency and data alignment in data communications protocol | |
| CN111357243B (zh) | 总线系统的用户设备、运行方法及总线系统 | |
| JP2022183237A (ja) | 非同期ａｓｉｃ | |
| US20070255867A1 (en) | Early HSS Rx Data Sampling | |
| US12040812B2 (en) | Method for synchronising analogue data at the output of a plurality of digital/analogue converters | |
| JPH0983500A (ja) | バースト同期回路 | |
| Torres-Pomales et al. | Design of the protocol processor for the ROBUS-2 communication system | |
| US9229471B2 (en) | Method and a device for controlling a clock signal generator | |
| US20030038665A1 (en) | Distribution of signals in high-speed digital circuitry | |
| CN103814339A (zh) | 用于基于握手的异步互连的系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant after: Dafa Technology (Suzhou) Co.,Ltd. Address before: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant before: Chuangfa information technology (Suzhou) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |