CN111782453A - 一种基于ate的sram型fpga在线测试方法 - Google Patents
一种基于ate的sram型fpga在线测试方法 Download PDFInfo
- Publication number
- CN111782453A CN111782453A CN202010773373.8A CN202010773373A CN111782453A CN 111782453 A CN111782453 A CN 111782453A CN 202010773373 A CN202010773373 A CN 202010773373A CN 111782453 A CN111782453 A CN 111782453A
- Authority
- CN
- China
- Prior art keywords
- ate
- configuration
- fpga
- file
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种基于ATE的SRAM型FPGA在线测试方法,包括如下步骤:步骤1,将SRAM型FPGA开发软件进行配置,生成配置文件;步骤2,将生成的配置文件转换为ATE可识别的向量文件;步骤3,通过ATE将所述向量文件写入SRAM型FPGA;步骤4,对SRAM型FPGA进行上电测试。本发明没有使用外部PROM加载配置信息的过程,因此缩短了配置时间,从而节约了测试成本,有利于量产化测试。其次可适用于各个不同SRAM型FPGA厂家的各类型芯片,还可推广至不同的ATE测试平台。测试稳定性高,测试覆盖率较高。
Description
技术领域
本发明涉及一种测试方案,尤其适用于SRAM型FPGA的二次筛选测试,具体是一种基于ATE的SRAM型FPGA在线测试方法。
背景技术
伴随半导体制造技术的不断提高,FPGA向着大容量、高密度的方向高速发展。千万门级的FPGA已逐渐成为主流器件,作为一种新型高端器件,FPGA逻辑门数达千万门级,引脚数达千引脚以上,器件结构复杂,内部资源较多,嵌入了CPU核、以太网核、DSP功能处理单元和高速收发模块等先进模块,同时支持多种动态控制的运算模式。
现有的FPGA测试主要是采用外部加载方法,如图1所示,针对某一逻辑资源测试,需要外部PROM存储配置信息,并按照所配置功能进行测试,这种测试方法存在如下问题:需要专用的配置芯片、下载器、下载线缆等外部硬件,且加载时间较长,不利于量产化测试;
2、只能进行一次配置,而在有限的I/O下,无论采用何种功能配置模型,均无法使得芯片内部资源的测试覆盖率达到最大;
3、量产过程中稳定性差。从下载器、下载线缆、外部PROM的硬件连接,以及配置信息的加载过程分析,这种测试方法受外界不确定因素影响较多,测试稳定性较差。
通常情况下,芯片测试向量激励应由设计方提供,而目前,在测试环节通常无法获取芯片设计方的测试向量,因此,测试覆盖率也极其有限。目前的测试方法,不利于大批量芯片的量产化测试,同时也已经无法满足航空、航天等高可靠性环境下对芯片覆盖性、稳定性和可靠性的要求。
发明内容
为解决现有技术中存在的问题,本发明提出了一种基于ATE的SRAM型FPGA在线测试方法,本发明避免了使用外部PROM加载配置信息的过程,利用ATE将数据形式写入SRAM型FPGA,大大缩短了配置时间,从而节约了测试成本。
本发明采用的技术方案如下:
一种基于ATE的SRAM型FPGA在线测试方法,包括如下步骤:
步骤1,将SRAM型FPGA开发软件进行配置,生成配置文件;
步骤2,将生成的配置文件转换为ATE可识别的向量文件;
步骤3,通过ATE将所述向量文件写入SRAM型FPGA;
步骤4,对SRAM型FPGA进行上电测试。
优选的,所述步骤3包括如下步骤:
步骤3.1,利用模式选择管脚,将FPGA配置为并行从模式;
步骤3.2,通过ATE与FPGA相连接的数字通道,按照配置时序,为FPGA提供配置时钟和并行的配置数据,实现FPGA的在线配置。
优选的,步骤1中,所述配置文件为位流文件,步骤2中,先将位流文件中头部和尾部的冗余信息剔除,再将生成的配置文件转换为ATE可识别的向量文件。
优选的,所述头部冗余信息包括文件说明、日期、工程名称、起始序列位和被配置器件所需配置位数的长度计数。
优选的,尾部冗余信息包括空操作指令。
优选的,空操作指令为16个32bit的空操作指令。
与现有技术相比,本发明具有如下有益效果:
本发明的基于ATE的SRAM型FPGA在线测试方法:(1)缩短测试时间:传统的外部PROM加载方式采用的是SRAM型FPGA的主串模式,上电后配置信息以串行的方式加载。本发明先将SRAM型FPGA开发软件进行配置,生成配置文件;再将生成的配置文件转换为ATE可识别的向量文件;然后通过ATE将所述向量文件写入SRAM型FPGA,然后及可对SRAM型FPGA进行上电测试;由上述过程可以看出,本发明没有使用外部PROM加载配置信息的过程,因此缩短了配置时间,从而节约了测试成本,有利于量产化测试。(2)通用性、可移植性强:本发明所提出的解决方法,可适用于各个不同SRAM型FPGA厂家的各类型芯片,还可推广至不同的ATE测试平台。(3)测试稳定性高:本发明中的测试方法避免了下载器、下载线缆,以及外部PROM等结构的使用,减少了外部硬件连接,减少了测试系统的繁杂性,从而使得能够影响配置信息加载、芯片测试的外部不确定因素大大减少,极大的提高芯片量产测试的稳定性。(4)提高了测试覆盖率:在ATE掉电后,SRAM型FPGA中配置信息自动丢失,重新上电即可进行多次配置,这样可以在同一个操作流程中完成FPGA芯片的多次"配置一测试"过程,减少操作环节。而采用现有的外部PROM配置则只能进行一次加载。因此,本发明大大提高了FPGA内部资源的测试覆盖性,提高了测试的可靠性。
进一步的,本发明利用模式选择管脚,将FPGA配置为并行从模式;通过ATE与FPGA相连接的数字通道,按照配置时序,为FPGA提供配置时钟和并行的配置数据,实现FPGA的在线配置。本发明利用ATE以并行数据形式写入SRAM型FPGA,大大缩短了配置时间,从而节约了测试成本。
进一步的,本发明先将位流文件中头部和尾部的冗余信息剔除,再将生成的配置文件转换为ATE可识别的向量文件,这样能够避免冗余信息参与计算,占用计算资源,降低计算效率。
附图说明
图1为现有SRAM型FPGA测试方案流程框图;
图2为本发明基于ATE的SRAM型FPGA在线测试方法的流程框图;
图3为本发明实施例中涉及的某SRAM型FPGA电路测试解决方案结构示意图;
图4为本发明实施例中配置向量生成过程示意图。
具体实施方式
下面结合附图和实施例来对本发明做进一步的说明。
参照图2,本发明基于ATE的SRAM型FPGA在线测试方法,包括如下步骤:
步骤1,将PC机中各厂家的SRAM型FPGA开发软件进行配置,生成配置文件;
步骤2,将生成的配置文件转换为ATE可识别的向量文件;
步骤3,通过ATE将所述向量文件写入SRAM型FPGA;
步骤4,对SRAM型FPGA进行上电测试。
作为本发明优选的实施方案,步骤3包括如下步骤:
步骤3.1,利用模式选择管脚,将FPGA配置为并行从模式;
步骤3.2,通过ATE与FPGA相连接的数字通道,按照配置时序,为FPGA提供配置时钟和并行的配置数据,实现FPGA的在线配置。
作为本发明优选的实施方案,步骤1中,所述配置文件为位流文件,步骤2中,先将位流文件中头部和尾部的冗余信息剔除,再将生成的配置文件转换为ATE可识别的向量文件。
作为本发明优选的实施方案,所述头部冗余信息包括文件说明、日期、工程名称、起始序列位和被配置器件所需配置位数的长度计数。
作为本发明优选的实施方案,尾部冗余信息包括空操作指令。
作为本发明优选的实施方案,空操作指令为16个32bit的空操作指令。
实施例
如图2~图4所示,为本发明实施例所提出的测试方案在某SRAM型FPGA测试中的一个具体实例,该FPGA为BGA1148封装,图3中的待测电路对应方框为待测电路所用测试夹具顶视图,六个椭圆形中为ATE测试机的pogo-pin测试通道,上方为预留的外部PROM配置器件位置以及对待测器件(DUT)、PROM配置器件进行写入操作的JTAG端口,该部分是预留的用来对器件进行对比分析时使用。下方是预留的外部电源位置。
根据配置文件的数据格式及时序信息,如图4所示,将由XILINX厂家开发软件ISE生成的配置文件转换为ATE可以识别的向量文件。
就本实例中所采用的ATE测试系统而言,.atp文件格式是其可识别的向量格式。.atp文件的第一行是导入测试程序中定义的信号时序信息Tset_config。第二行是程序中定义的信号管脚名称:CCLK,PROG_B,CS_B,RDWR_B,DIN[7:0]。依次往下,为测试向量,每一行代表一个时钟周期内的一条向量,repeat表示重复该行所在向量。本实施例在将配置文件转换为ATE识别的向量文件前,对.atp文件中的头部和尾部的冗余信息剔除,其中头部冗余信息为文件说明、日期、ISE工程名称、起始序列位和被配置器件所需配置位数的长度计数,尾部冗余信息包括空操作指令,其中的空操作指令为16个32bit的空操作指令。之后再进行文件的转换,这样能够提高计算的速度。
当向量文件转换完毕后,此时,利用模式选择管脚M[2]-M[0],将FPGA配置为并行从模式(Slave selectMAP Mode)。利用ATE取代外部PROM的加载功能,通过ATE与FPGA相连接的数字通道,严格按照配置时序,为FPGA提供配置时钟CCLK和8路并行的配置数据D[7]-D[0],从而实现FPGA的在线配置,在测试过程中,需要将配置过程作为一个测试项,以实现SRAM型FPGA的高速在线配置;然后,在保持持续上电状态下,通过ATE对其施加测试激励信号,同时采样FPGA的输出响应,并根据所配置的功能来验证其功能和参数的正确性。当一次测试结束后,测试机掉电,SRAM型FPGA自动丢失配置信息,此时无需擦除操作。同时,可重复上述过程完成第二次配置、测试,实现在测试过程中由ATE对被测FPGA的多次自动配置。
实际测试效果表明,本发明中所提出的测试解决方法,脱离了IMPACT等专用下载软件和专用下载器,无需人工干预,为FPGA的实际量产化测试提供了极大的便利,极大的提高了芯片的测试覆盖率,测试稳定性高,适用性广,可移植性强,并且,明显缩短了测试时间,进一步保证了芯片的质量与可靠性。
Claims (6)
1.一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,包括如下步骤:
步骤1,将SRAM型FPGA开发软件进行配置,生成配置文件;
步骤2,将生成的配置文件转换为ATE可识别的向量文件;
步骤3,通过ATE将所述向量文件写入SRAM型FPGA;
步骤4,对SRAM型FPGA进行上电测试。
2.根据权利要求1所述的一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,所述步骤3包括如下步骤:
步骤3.1,利用模式选择管脚,将FPGA配置为并行从模式;
步骤3.2,通过ATE与FPGA相连接的数字通道,按照配置时序,为FPGA提供配置时钟和并行的配置数据,实现FPGA的在线配置。
3.根据权利要求1所述的一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,步骤1中,所述配置文件为位流文件,步骤2中,先将位流文件中头部和尾部的冗余信息剔除,再将生成的配置文件转换为ATE可识别的向量文件。
4.根据权利要求3所述的一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,所述头部冗余信息包括文件说明、日期、工程名称、起始序列位和被配置器件所需配置位数的长度计数。
5.根据权利要求3所述的一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,尾部冗余信息包括空操作指令。
6.根据权利要求5所述的一种基于ATE的SRAM型FPGA在线测试方法,其特征在于,空操作指令为16个32bit的空操作指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010773373.8A CN111782453A (zh) | 2020-08-04 | 2020-08-04 | 一种基于ate的sram型fpga在线测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010773373.8A CN111782453A (zh) | 2020-08-04 | 2020-08-04 | 一种基于ate的sram型fpga在线测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111782453A true CN111782453A (zh) | 2020-10-16 |
Family
ID=72765730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010773373.8A Pending CN111782453A (zh) | 2020-08-04 | 2020-08-04 | 一种基于ate的sram型fpga在线测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111782453A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433894A (zh) * | 2020-10-27 | 2021-03-02 | 深圳市紫光同创电子有限公司 | Fpga的测试方法及测试系统 |
CN113009257A (zh) * | 2021-02-26 | 2021-06-22 | 西安微电子技术研究所 | 一种简单可靠的上电状态检测电路 |
CN113485209A (zh) * | 2021-08-19 | 2021-10-08 | 卡斯柯信号有限公司 | 一种基于平台的健康管理系统 |
CN115291082A (zh) * | 2022-08-04 | 2022-11-04 | 北京京瀚禹电子工程技术有限公司 | 芯片的高效测试方法、装置和存储介质 |
CN116148637A (zh) * | 2023-03-14 | 2023-05-23 | 北京京瀚禹电子工程技术有限公司 | 一种基于fpga的自动检测测试系统 |
-
2020
- 2020-08-04 CN CN202010773373.8A patent/CN111782453A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433894A (zh) * | 2020-10-27 | 2021-03-02 | 深圳市紫光同创电子有限公司 | Fpga的测试方法及测试系统 |
CN113009257A (zh) * | 2021-02-26 | 2021-06-22 | 西安微电子技术研究所 | 一种简单可靠的上电状态检测电路 |
CN113009257B (zh) * | 2021-02-26 | 2023-09-29 | 西安微电子技术研究所 | 一种简单可靠的上电状态检测电路 |
CN113485209A (zh) * | 2021-08-19 | 2021-10-08 | 卡斯柯信号有限公司 | 一种基于平台的健康管理系统 |
CN115291082A (zh) * | 2022-08-04 | 2022-11-04 | 北京京瀚禹电子工程技术有限公司 | 芯片的高效测试方法、装置和存储介质 |
CN116148637A (zh) * | 2023-03-14 | 2023-05-23 | 北京京瀚禹电子工程技术有限公司 | 一种基于fpga的自动检测测试系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111782453A (zh) | 一种基于ate的sram型fpga在线测试方法 | |
CN102541707B (zh) | 复用jtag接口的fpga片内逻辑分析仪系统和方法 | |
US7580807B2 (en) | Test protocol manager for massive multi-site test | |
CN115202947B (zh) | 基于调试接口的芯片测试向量生成方法 | |
CN115020266B (zh) | 一种2.5D Chiplet绑定后测试电路 | |
US20110078525A1 (en) | Method and Apparatus of ATE IC Scan Test Using FPGA-Based System | |
US7702980B2 (en) | Scan-load-based dynamic scan configuration | |
US7844867B1 (en) | Combined processor access and built in self test in hierarchical memory systems | |
CN111366841A (zh) | 一种fpga可编程逻辑单元测试设备及使用方法 | |
CN113721927B (zh) | 基于fpga的ate测试向量编译加速方法及ate系统 | |
US7231565B2 (en) | Method for performing built-in and at-speed test in system-on-chip | |
CN108957301B (zh) | 用于可测试芯片的测试方法、装置及可测试芯片内置电路 | |
CN106681877A (zh) | 芯片调试系统及方法与系统芯片 | |
CN109283451A (zh) | 一种集成电路良品检测系统及方法 | |
Zorian et al. | IEEE 1500 utilization in SOC design and test | |
CN116324439A (zh) | 基于高速功能协议的测试和调试 | |
JP2001507809A (ja) | コアのテスト制御 | |
CN203573309U (zh) | 嵌入式系统存储器的测试结构 | |
CN111752780A (zh) | 一种服务器jtag部件自适应互连系统、方法 | |
CN117007947B (zh) | 生成测试向量的方法、装置、电子设备及存储介质 | |
CN112349336A (zh) | 一种存储器测试装置 | |
Bernardi et al. | An Adaptive Low-Cost Tester Architecture Supporting Embedded Memory Volume Diagnosis | |
JP2004178267A (ja) | メモリ回路生成方法および装置、メモリ回路、回路モデル検証方法および装置、回路モデル生成方法および装置 | |
US7005873B2 (en) | Built-in self-test hierarchy for an integrated circuit | |
CN109801664A (zh) | Fpga配置存储器测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |