CN111781895B - 多核处理器下的数控系统及其插补任务实现方法 - Google Patents

多核处理器下的数控系统及其插补任务实现方法 Download PDF

Info

Publication number
CN111781895B
CN111781895B CN201910265336.3A CN201910265336A CN111781895B CN 111781895 B CN111781895 B CN 111781895B CN 201910265336 A CN201910265336 A CN 201910265336A CN 111781895 B CN111781895 B CN 111781895B
Authority
CN
China
Prior art keywords
interpolation
task
core
data
buffer area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910265336.3A
Other languages
English (en)
Other versions
CN111781895A (zh
Inventor
王立平
刘翔雄
张鹏翔
李学崑
梁保军
杜海涛
金尧
陈军闯
吴振合
李春生
郑杰
顾佩青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huachen Precision Equipment Kunshan Co ltd
Original Assignee
Huachen Precision Equipment Kunshan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huachen Precision Equipment Kunshan Co ltd filed Critical Huachen Precision Equipment Kunshan Co ltd
Priority to CN201910265336.3A priority Critical patent/CN111781895B/zh
Publication of CN111781895A publication Critical patent/CN111781895A/zh
Application granted granted Critical
Publication of CN111781895B publication Critical patent/CN111781895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/41—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by interpolation, e.g. the computation of intermediate points between programmed end points to define the path to be followed and the rate of travel along that path
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34083—Interpolation general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种多核处理器下的数控系统及其插补任务实现方法，本发明定义多核处理器的一个处理核为插补核，之后插补核不处于操作系统系统的管理之下；插补核只处理插补任务，其他任何任务无法在插补核上运行，且插补任务不会在其他处理器核上运行；插补任务的循环周期由集成到插补核的本地时钟设定；插补任务与其他任务的数据交互由内存装置的各区域读取实现；插补核通过网络设备将插补任务的控制结果传输至控制对象以及接收控制对象的返回数据，插补任务的相关计算由浮点计算处理器执行，本发明能够避免插补任务受到其他任务的影响，从而达到提高实时性和缩短循环周期的目的。

Description

多核处理器下的数控系统及其插补任务实现方法
技术领域
本发明涉及制造装备领域的数控系统部分，特别涉及一种多核处理器下的数控系统插补任务实现方法。
背景技术
插补任务是数控系统最重要的任务，直接控制以数控机床为典型的制造装备的制造过程，决定了装备的制造性能。插补任务为周期性实时任务，由时钟产生的中断触发执行，要求具有很短的循环周期和很好的实时性。
数控系统具有多个任务，分为实时任务和非实时任务两种类型。不同任务之间会相互作用，导致插补任务的实时性受到影响，从而无法保证插补任务具有很短的循环周期。该现象主要表现为：触发插补执行的定时信号(时钟中断)无法被处理器立即接受；处理器无法立即将插补任务进行处理；插补任务在处理过程中，被打断，处理器处理其他任务。这些现象制约了装备的性能提升。
发明内容
为了弥补以上不足，本发明提供了一种多核处理器下的数控系统及其插补任务实现方法，该多核处理器下的数控系统及其插补任务实现方法能够利用多核处理器的多任务并行处理能力，提高插补任务的实时性，缩短插补任务的循环周期。
本发明为了解决其技术问题所采用的技术方案是：一种多核处理器下的数控系统，包括操作系统、多核处理器、内存装置、时钟模块、浮点计算处理器、网络设备和控制对象，其中:
多核处理器包括插补核和至少一个通用核；
内存装置包括控制信号缓存区、插补输入缓存区、接收缓存区、发送缓存区和插补输出缓存区；
所述操作系统管理多核处理器，并通过多核处理器的通用核能够完成除插补任务外的其他任务，操作系统能够将插补控制数据写入到内存装置的控制信号缓存区控制插补任务的状态，操作系统能够将插补任务数据写入到内存装置的插补输入缓存区；
多核处理器的插补核能够读取内存装置的控制信号缓存区和内存装置的插补输入缓存区的数据；
多核处理器的插补核能够将插补所需计算的数据发送至浮点计算处理器，浮点计算处理器能够计算插补数据并将计算结果发送给多核处理器的插补核，插补核将计算完成的插补任务数据写入发送缓存区，发送缓存区的数据由网络设备发送至控制对象，控制对象的返回数据通过网络设备写入内存装置的接收缓存区，插补核能够读取内存装置的接收缓冲区数据；
时钟模块能够按照设置的循环周期产生周期性的中断信号，触发插补核运行插补任务。
作为本发明的进一步改进，所述网络设备通过其的发送FIFO发送数据至控制对象，网络设备通过其的接收FIFO接收控制对象返回数据。
作为本发明的进一步改进，所述网络设备为轮询工作模式。
作为本发明的进一步改进，所述内存装置为同一内存条或在操作系统可形成地址连续的多个内存条。
作为本发明的进一步改进，所述插补核通过获取内存装置的控制信号缓冲区对应内存的首地址和长度读取该区域数据，插补核通过获取输入缓冲区对应内存的首地址和长度读取对应区域数据，插补核通过获取输出缓存区对应内存的首地址和长度对该区域写入数据。
作为本发明的进一步改进，插补任务数据包括插补计算任务和插补空闲任务，插补计算任务和插补空闲任务互斥。
作为本发明的进一步改进，所述多核处理器为处理器核数大于等于2的X86或X86-64架构处理器。
作为本发明的进一步改进，所述控制对象为电机驱动器或端子模块等用于制造装备的具体对象。
一种多核处理器下的数控系统插补任务实现方法，具体步骤如下：
第一步：操作系统设置开始：
(1)选定多核处理器的一个处理核为运行插补任务的插补核；
(2)操作系统将插补核中的所有任务迁移至通用核；
(3)操作系统使插补核进入停止运行状态，操作系统中的任何任务都不会被插补核执行；
(4)操作系统设置内存装置的一段区域为控制信号缓存区，并设置为除产生插补控制信号的任务外，其他任务不能对该缓存区进行操作；
(5)操作系统设置内存装置的一段区域为插补输入缓存区，并设置为除产生插补输入的任务外，其他任务不能对该缓存区进行操作；
(6)操作系统设置内存装置的一段区域为插补输出缓存区，并设置为除获取插补输出的任务外，其他任务不能对该缓存区进行操作；
第二步：插补核设置：
(1)时钟模块设置：设置本地时钟处于周期性产生时钟中断信号状态，设置时钟中断信号的产生周期为插补周期，设置本地时钟所产生的中断信号只能被插补核处理；
(2)浮点计算处理器设置：激活浮点计算处理器，使其处于工作状态；
(3)插补任务设置：将插补任务集成到本地时钟中断处理任务中，使得本地时钟中断处理任务被本地时钟中断处理信号触发，插补任务能够被执行，本地时钟中断处理任务除了插补任务和中断处理所需的堆栈和出栈操作外，无其他任何内容；
(4)网络设备设置：设置网络设备处于轮询工作模式，不产生中断信号，清空接收FIFO和发送FIFO；
(5)在内存装置上一段设置为接收缓存区，在内存装置上另一段设置为发送缓冲区，且操作系统不能对接收缓存区和发送缓冲区进行操作；
(6)网络设备在接收到控制对象的数据后，由接收FIFO放置在接收缓存区，插补任务将所需发送至控制对象的数据放置在发送缓冲区后，网络设备将由发送FIFO发送至控制对象；
(7)读取控制信号缓冲区的设置：获取控制信号缓冲区对应内存的首地址和长度；
(8)读取插补输入缓冲区和插补输出缓存区的设置：获取插补输入缓冲区和插补输出缓存区分别对应内存的首地址和长度；
(9)插补核完成设置后，将进入空闲循环；
第三步：插补任务处理：
(1)插补核接收到本地时钟所产生的中断信号，将转入本地时钟中断处理任务，插补任务开始执行；
(2)插补核从接收缓存区读取网络设备接收到的控制对象数据；
(3)插补核从控制信号缓存区读取控制状态；
(4)根据控制状态，决定执行插补计算任务或插补空闲任务；
其中：
插补计算子任务执行流程如下：
①.插补核读取插补输入缓冲区数据；
②.根据插补输入缓存区的数据，产生所需插补计算的数据；
③.发送插补计算数据至浮点计算处理器；
④.从浮点计算处理器读取计算结果；
⑤.根据计算结果，产生插补结果；
插补空闲子任务为不执行插补计算子任务执行流程；
(5)转入插补计算任务和插补空闲任务的公共流程；
(6)产生发送缓存区数据，由网络设备将该数据发送至控制对象；
(7)将插补任务中所需传输至操作系统的数据放置在插补输出缓冲区；
(8)插补任务执行完成，本地时钟中断完成；
(9)插补核重新进入空闲循环，等待下一次的本地时钟中断信号。
作为本发明的进一步改进，所述空闲循环以C代码的形式可表示为：
while(1)
{
}
在该循环中，等待本地时钟按插补任务的循环周期所产生的中断信号。
本发明的有益技术效果是：本发明的数控系统利用多核处理器的多任务运行能力，在保证系统正常运行的前提下，将一个处理核(插补核)仅用于处理插补任务，其他任务由其他处理器核(通用核)负责运行，且通用核不能处理插补任务，插补核也不会处理其他任务；插补任务的循环周期和循环触发由插补核的本地时钟实现，该方法能够避免插补任务受到其他任务的影响，从而达到提高实时性和缩短循环周期的目的。
附图说明
图1为多核处理器下的数控系统结构示意图；
图2为插补核和插补任务结构示意图；
图3为插补核和插补任务设置流程图；
图4为插补任务执行过程流程图。
具体实施方式
实施例：一种多核处理器下的数控系统，包括操作系统、多核处理器、内存装置、时钟模块、浮点计算处理器、网络设备和控制对象，其中:
多核处理器包括插补核和至少一个通用核；
内存装置包括控制信号缓存区、插补输入缓存区、接收缓存区、发送缓存区和插补输出缓存区；
所述操作系统管理多核处理器，并通过多核处理器的通用核能够完成除插补任务外的其他任务，操作系统能够将插补控制数据写入到内存装置的控制信号缓存区控制插补任务的状态，操作系统能够将插补任务数据写入到内存装置的插补输入缓存区；
多核处理器的插补核能够读取内存装置的控制信号缓存区和内存装置的插补输入缓存区的数据；
多核处理器的插补核能够将插补所需计算的数据发送至浮点计算处理器，浮点计算处理器能够计算插补数据并将计算结果发送给多核处理器的插补核，插补核将计算完成的插补任务数据写入发送缓存区，发送缓存区的数据由网络设备发送至控制对象，控制对象的返回数据通过网络设备写入内存装置的接收缓存区，插补核能够读取内存装置的接收缓冲区数据；
时钟模块能够按照设置的循环周期产生周期性的中断信号，触发插补核运行插补任务。
所述网络设备通过其的发送FIFO发送数据至控制对象，网络设备通过其的接收FIFO接收控制对象返回数据。
所述网络设备为轮询工作模式。
所述内存装置为同一内存条或在操作系统可形成地址连续的多个内存条。
所述插补核通过获取内存装置的控制信号缓冲区对应内存的首地址和长度读取该区域数据，插补核通过获取输入缓冲区对应内存的首地址和长度读取对应区域数据，插补核通过获取输出缓存区对应内存的首地址和长度对该区域写入数据。
插补任务数据包括插补计算任务和插补空闲任务，插补计算任务和插补空闲任务互斥。
所述多核处理器为处理器核数大于等于2的X86或X86-64架构处理器。
所述控制对象为电机驱动器或端子模块等用于制造装备的具体对象。
一种多核处理器下的数控系统插补任务实现方法，以四核处理器为例，具体步骤如下：
第一步：操作系统设置开始：
(1)选定多核处理器的一个处理核为运行插补任务的插补核，运行其他任务的处理核成为通用核；
(2)操作系统将插补核中的所有任务迁移至通用核；
(3)操作系统使插补核进入停止运行状态，操作系统中的任何任务都不会被插补核执行，之后，插补核不处于操作系统系统的管理之下；插补核只处理插补任务，其他任何任务无法在插补核上运行，且插补任务不会在其他处理器核上运行；
(4)操作系统设置内存装置的一段区域为控制信号缓存区，并设置为除产生插补控制信号的任务外，其他任务不能对该缓存区进行操作，操作系统将控制插补任务状态的数据放置在内存装置的控制信号缓冲区，插补任务从该段内存区域读取数据，实现状态切换；
(5)操作系统设置内存装置的一段区域为插补输入缓存区，并设置为除产生插补输入的任务外，其他任务不能对该缓存区进行操作，数控系统的操作系统将插补任务所需的数据放置在内存装置的插补输入缓冲区，插补任务从该段内存区域读取数据；
(6)操作系统设置内存装置的一段区域为插补输出缓存区，并设置为除获取插补输出的任务外，其他任务不能对该缓存区进行操作，插补任务将插补结果中所需传输至操作系统的数据放置在内存装置的插补输出缓冲区，操作系统从该段内存区域读取数据；
第二步：插补核设置：
(1)时钟模块设置：设置本地时钟处于周期性产生时钟中断信号状态，设置时钟中断信号的产生周期为插补周期，设置本地时钟所产生的中断信号只能被插补核处理，插补核的本地时钟按照设置的循环周期产生周期性的中断信号，触发插补任务的运行；
(2)浮点计算处理器设置：激活浮点计算处理器，使其处于工作状态，插补任务的插补计算为：将插补所需计算的数据发送至浮点计算处理器进行浮点计算，从浮点计算处理器读取计算结果；
(3)插补任务设置：将插补任务集成到本地时钟中断处理任务中，使得本地时钟中断处理任务被本地时钟中断处理信号触发，插补任务能够被执行，本地时钟中断处理任务除了插补任务和中断处理所需的堆栈和出栈操作外，无其他任何内容；
(4)网络设备设置：设置网络设备处于轮询工作模式，不产生中断信号，清空接收FIFO和发送FIFO；
(5)在内存装置上一段设置为接收缓存区，在内存装置上另一段设置为发送缓冲区，且操作系统不能对接收缓存区和发送缓冲区进行操作；
(6)网络设备在接收到控制对象的数据后，由接收FIFO放置在接收缓存区，插补任务将所需发送至控制对象的数据放置在发送缓冲区后，网络设备将由发送FIFO发送至控制对象；
(7)读取控制信号缓冲区的设置：获取控制信号缓冲区对应内存的首地址和长度；
(8)读取插补输入缓冲区和插补输出缓存区的设置：获取插补输入缓冲区和插补输出缓存区分别对应内存的首地址和长度；
(9)插补核完成设置后，将进入空闲循环；
第三步：插补任务处理：
(1)插补核接收到本地时钟所产生的中断信号，将转入本地时钟中断处理任务，插补任务开始执行，由于插补任务为本地时钟中断处理任务的一部分，因此插补任务也被处理；
(2)插补核从接收缓存区读取网络设备接收到的控制对象数据；
(3)插补核从控制信号缓存区读取控制状态；
(4)根据控制状态，决定执行插补计算任务或插补空闲任务，插补计算任务和插补空闲任务互斥，并不同时运行；
其中：
插补计算子任务执行流程如下：
①.插补核读取插补输入缓冲区数据；
②.根据插补输入缓存区的数据，产生所需插补计算的数据；
③.发送插补计算数据至浮点计算处理器；
④.从浮点计算处理器读取计算结果；
⑤.根据计算结果，产生插补结果；
插补空闲子任务为不执行插补计算子任务执行流程；
(5)转入插补计算任务和插补空闲任务的公共流程；
(6)产生发送缓存区数据，由网络设备将该数据发送至控制对象；
(7)将插补任务中所需传输至操作系统的数据放置在插补输出缓冲区；
(8)插补任务执行完成，本地时钟中断完成；
(9)插补核重新进入空闲循环，等待下一次的本地时钟中断信号。
所述空闲循环以C代码的形式可表示为：
while(1)
{
}
在该循环中，等待本地时钟按插补任务的循环周期所产生的中断信号。

Claims (10)

1.一种多核处理器下的数控系统，其特征是：包括操作系统、多核处理器、内存装置、时钟模块、浮点计算处理器、网络设备和控制对象，其中:
多核处理器包括插补核和至少一个通用核；
内存装置包括控制信号缓存区、插补输入缓存区、接收缓存区、发送缓存区和插补输出缓存区；
所述操作系统管理多核处理器，并通过多核处理器的通用核能够完成除插补任务外的其他任务，操作系统能够将插补控制数据写入到内存装置的控制信号缓存区控制插补任务的状态，操作系统能够将插补任务数据写入到内存装置的插补输入缓存区；
多核处理器的插补核能够读取内存装置的控制信号缓存区和内存装置的插补输入缓存区的数据；
多核处理器的插补核能够将插补所需计算的数据发送至浮点计算处理器，浮点计算处理器能够计算插补数据并将计算结果发送给多核处理器的插补核，插补核将计算完成的插补任务数据写入发送缓存区，发送缓存区的数据由网络设备发送至控制对象，控制对象的返回数据通过网络设备写入内存装置的接收缓存区，插补核能够读取内存装置的接收缓冲区数据；
时钟模块能够按照设置的循环周期产生周期性的中断信号，触发插补核运行插补任务。
2.如权利要求1所述的多核处理器下的数控系统，其特征是：所述网络设备通过其的发送FIFO发送数据至控制对象，网络设备通过其的接收FIFO接收控制对象返回数据。
3.如权利要求1所述的多核处理器下的数控系统，其特征是：所述网络设备为轮询工作模式。
4.如权利要求1所述的多核处理器下的数控系统，其特征是：所述内存装置为同一内存条或在操作系统可形成地址连续的多个内存条。
5.权利要求1所述的多核处理器下的数控系统，其特征是：所述插补核通过获取内存装置的控制信号缓冲区对应内存的首地址和长度读取该区域数据，插补核通过获取输入缓冲区对应内存的首地址和长度读取对应区域数据，插补核通过获取输出缓存区对应内存的首地址和长度对该区域写入数据。
6.权利要求1所述的多核处理器下的数控系统，其特征是：插补任务数据包括插补计算任务和插补空闲任务，插补计算任务和插补空闲任务互斥。
7.权利要求1所述的多核处理器下的数控系统，其特征是：所述多核处理器为处理器核数大于等于2的X86或X86-64架构处理器。
8.权利要求1所述的多核处理器下的数控系统，其特征是：所述控制对象为电机驱动器或端子模块。
9.一种多核处理器下的数控系统插补任务实现方法，其特征是：具体步骤如下：
第一步：操作系统设置开始：
(1)选定多核处理器的一个处理核为运行插补任务的插补核；
(2)操作系统将插补核中的所有任务迁移至通用核；
(3)操作系统使插补核进入停止运行状态，操作系统中的任何任务都不会被插补核执行；
(4)操作系统设置内存装置的一段区域为控制信号缓存区，并设置为除产生插补控制信号的任务外，其他任务不能对该缓存区进行操作；
(5)操作系统设置内存装置的一段区域为插补输入缓存区，并设置为除产生插补输入的任务外，其他任务不能对该缓存区进行操作；
(6)操作系统设置内存装置的一段区域为插补输出缓存区，并设置为除获取插补输出的任务外，其他任务不能对该缓存区进行操作；
第二步：插补核设置：
(1)时钟模块设置：设置本地时钟处于周期性产生时钟中断信号状态，设置时钟中断信号的产生周期为插补周期，设置本地时钟所产生的中断信号只能被插补核处理；
(2)浮点计算处理器设置：激活浮点计算处理器，使其处于工作状态；
(3)插补任务设置：将插补任务集成到本地时钟中断处理任务中，使得本地时钟中断处理任务被本地时钟中断处理信号触发，插补任务能够被执行，本地时钟中断处理任务除了插补任务和中断处理所需的堆栈和出栈操作外，无其他任何内容；
(4)网络设备设置：设置网络设备处于轮询工作模式，不产生中断信号，清空接收FIFO和发送FIFO；
(5)在内存装置上一段设置为接收缓存区，在内存装置上另一段设置为发送缓冲区，且操作系统不能对接收缓存区和发送缓冲区进行操作；
(6)网络设备在接收到控制对象的数据后，由接收FIFO放置在接收缓存区，插补任务将所需发送至控制对象的数据放置在发送缓冲区后，网络设备将由发送FIFO发送至控制对象；
(7)读取控制信号缓冲区的设置：获取控制信号缓冲区对应内存的首地址和长度；
(8)读取插补输入缓冲区和插补输出缓存区的设置：获取插补输入缓冲区和插补输出缓存区分别对应内存的首地址和长度；
(9)插补核完成设置后，将进入空闲循环；
第三步：插补任务处理：
(1)插补核接收到本地时钟所产生的中断信号，将转入本地时钟中断处理任务，插补任务开始执行；
(2)插补核从接收缓存区读取网络设备接收到的控制对象数据；
(3)插补核从控制信号缓存区读取控制状态；
(4)根据控制状态，决定执行插补计算任务或插补空闲任务；
其中：
插补计算子任务执行流程如下：
①.插补核读取插补输入缓冲区数据；
②.根据插补输入缓存区的数据，产生所需插补计算的数据；
③.发送插补计算数据至浮点计算处理器；
④.从浮点计算处理器读取计算结果；
⑤.根据计算结果，产生插补结果；
插补空闲子任务为不执行插补计算子任务执行流程；
(5)转入插补计算任务和插补空闲任务的公共流程；
(6)产生发送缓存区数据，由网络设备将该数据发送至控制对象；
(7)将插补任务中所需传输至操作系统的数据放置在插补输出缓冲区；
(8)插补任务执行完成，本地时钟中断完成；
(9)插补核重新进入空闲循环，等待下一次的本地时钟中断信号。
10.权利要求9所述的多核处理器下的数控系统插补任务实现方法，其特征是：所述空闲循环以C代码的形式可表示为：
while(1)
{
}
在该循环中，等待本地时钟按插补任务的循环周期所产生的中断信号。
CN201910265336.3A 2019-04-03 2019-04-03 多核处理器下的数控系统及其插补任务实现方法 Active CN111781895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910265336.3A CN111781895B (zh) 2019-04-03 2019-04-03 多核处理器下的数控系统及其插补任务实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910265336.3A CN111781895B (zh) 2019-04-03 2019-04-03 多核处理器下的数控系统及其插补任务实现方法

Publications (2)

Publication Number Publication Date
CN111781895A CN111781895A (zh) 2020-10-16
CN111781895B true CN111781895B (zh) 2021-11-12

Family

ID=72754840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910265336.3A Active CN111781895B (zh) 2019-04-03 2019-04-03 多核处理器下的数控系统及其插补任务实现方法

Country Status (1)

Country Link
CN (1) CN111781895B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752874A (zh) * 2005-08-22 2006-03-29 武汉理工大学 基于片上系统的嵌入式运动控制方法及装置
CN101013312A (zh) * 2007-01-15 2007-08-08 大连光洋科技工程有限公司 在环形总线数控系统中实现总线控制器功能的专用芯片
CN101620433A (zh) * 2009-07-28 2010-01-06 上海奈凯电子科技有限公司 一种基于单片机的插补器
CN102830658A (zh) * 2012-09-06 2012-12-19 中国人民解放军装甲兵工程学院 一种用于多轴数控机床的嵌入式数控系统
CN103744352A (zh) * 2013-12-23 2014-04-23 华中科技大学 一种基于fpga的三次b样条曲线的硬件插补器
CN104635625A (zh) * 2014-12-30 2015-05-20 浙江中控研究院有限公司 基于ip核的运动控制方法及装置
CN204462797U (zh) * 2015-01-21 2015-07-08 张万军 一种Newton-Rapson迭代的数控插补系统
CN105929796A (zh) * 2016-05-03 2016-09-07 天津大学 三轴数控系统高速高精度小线段插补协处理器
CN108549330A (zh) * 2018-05-10 2018-09-18 湖南工学院 一种多轴联动嵌入式数控系统及其开发方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228495A (en) * 1978-12-19 1980-10-14 Allen-Bradley Company Multiprocessor numerical control system
CN109344112A (zh) * 2014-07-08 2019-02-15 北京航空航天大学 一种基于多核处理器架构的机器人混合系统应用框架
JP6333796B2 (ja) * 2015-11-25 2018-05-30 ファナック株式会社 複数のｃｐｕコアで最適な負荷配分を行う数値制御装置
CN107783501A (zh) * 2017-10-25 2018-03-09 卢俊 一种PCIe控制的数控插补系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752874A (zh) * 2005-08-22 2006-03-29 武汉理工大学 基于片上系统的嵌入式运动控制方法及装置
CN101013312A (zh) * 2007-01-15 2007-08-08 大连光洋科技工程有限公司 在环形总线数控系统中实现总线控制器功能的专用芯片
CN101620433A (zh) * 2009-07-28 2010-01-06 上海奈凯电子科技有限公司 一种基于单片机的插补器
CN102830658A (zh) * 2012-09-06 2012-12-19 中国人民解放军装甲兵工程学院 一种用于多轴数控机床的嵌入式数控系统
CN103744352A (zh) * 2013-12-23 2014-04-23 华中科技大学 一种基于fpga的三次b样条曲线的硬件插补器
CN104635625A (zh) * 2014-12-30 2015-05-20 浙江中控研究院有限公司 基于ip核的运动控制方法及装置
CN204462797U (zh) * 2015-01-21 2015-07-08 张万军 一种Newton-Rapson迭代的数控插补系统
CN105929796A (zh) * 2016-05-03 2016-09-07 天津大学 三轴数控系统高速高精度小线段插补协处理器
CN108549330A (zh) * 2018-05-10 2018-09-18 湖南工学院 一种多轴联动嵌入式数控系统及其开发方法

Also Published As

Publication number Publication date
CN111781895A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US4394730A (en) Multi-processor system employing job-swapping between different priority processors
US4318174A (en) Multi-processor system employing job-swapping between different priority processors
KR20040071743A (ko) 낮은 오버헤드 프로세서 인터페이싱
CN111190854B (zh) 通信数据处理方法、装置、设备、系统和存储介质
CN115098412B (zh) 外设访问控制器、数据访问装置及对应方法、介质和芯片
US20220012194A1 (en) Apparatus and method for data transmission and readable storage medium
CN112749113A (zh) 一种数据交互的方法、系统、设备及介质
CN103106164A (zh) 一种高效dma控制器
CN111781895B (zh) 多核处理器下的数控系统及其插补任务实现方法
CN112799723A (zh) 一种数据读取方法、装置及电子设备
JP3289704B2 (ja) マイクロコンピュータ
CN111078618A (zh) 电子设备以及双处理器的通信方法
US20030212732A1 (en) Application parallel processing system and application parallel processing method
CN110856195B (zh) 射频组件的配置系统及方法
CN113721989A (zh) 一种多处理器并行操作系统及计算机架构
CN107807888B (zh) 一种用于soc架构的数据预取系统及其方法
CN111506530A (zh) 中断管理系统及其管理方法
CN108647178B (zh) 双通道通信的方法和设备
CN117149680B (zh) 用于贴片机子模块日志上传的主控板及上传方法
KR920004404B1 (ko) 스택(stack)시스템
CN114546496A (zh) 提高裸机系统并行处理效率的方法、装置、介质及设备
CN115941633A (zh) 一种控制系统的通信方法
CN101539849A (zh) 一种处理器以及一种寄存器选通方法
JP3132012B2 (ja) データバス制御回路
RU2444052C1 (ru) Система для передачи данных

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant