CN111770626A - 高速信号链路 - Google Patents

高速信号链路 Download PDF

Info

Publication number
CN111770626A
CN111770626A CN202010616552.0A CN202010616552A CN111770626A CN 111770626 A CN111770626 A CN 111770626A CN 202010616552 A CN202010616552 A CN 202010616552A CN 111770626 A CN111770626 A CN 111770626A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
value
line pair
differential line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010616552.0A
Other languages
English (en)
Other versions
CN111770626B (zh
Inventor
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010616552.0A priority Critical patent/CN111770626B/zh
Publication of CN111770626A publication Critical patent/CN111770626A/zh
Application granted granted Critical
Publication of CN111770626B publication Critical patent/CN111770626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种高速信号链路，包括设置多个叠层的印制电路板，印制电路板的信号近端相邻参考层的板层厚度值大于预设厚度阈值；预设厚度阈值不小于服务器芯片的平台设计指导书中的相应参考层的厚度值；每个需要设置信号差分线的叠层均包括满足特征阻抗值要求的第一差分线对和第二差分线对，第一差分线对的中心距大于第二差分线对的中心距，且第一差分线对的中心距与第二差分线对的中心距的差值不小于预设距离阈值。本申请的高速信号链路在满足高频信号长距离传输的现实需求基础上保证好的信号传输质量，同时还可解决现有技术中因更换电性能更好的板材、线缆或增加中途转接器件导致服务器生产制造成本大幅度增加且存在服务器产品性能隐患的弊端。

Description

高速信号链路
技术领域
本申请涉及信号完整性技术领域，特别是涉及一种高速信号链路。
背景技术
随着用户对服务器性能的要求越来越高，服务器的信号传输速率也越来越高。随着高速信号速率的提升，为支持长距离高速率信号的互连通信，且保证服务器主板上高速率信号在长距离互连时的信号传输质量，需要对服务器主板进行改进。
相关技术通常采用更换电性能更好的板材、或者在传输链路通道中间增加Redriver或Retimer器件、或是多板卡级联、或是采用电性更好的线缆如Cable线缆互连，在满足长距离高速率信号的互连通信的同时确保信号传输质量。
但是，尽管相关技术可满足高速率信号长距离传输的可行性，但因更换了电性更好的板材和线缆或采用了中途转接器件，一定程度上增加了产品设计开发成本，服务器制造成本大幅增加；同时，因性能更好的材料，开发初期阶段市场使用率会偏低，因而，材料本身设计品质稳定性及批量交付时间都存在潜在的隐患风险。此外，中途转接器件如Redriver和Retimer器件的使用也会增加服务器板卡的设计复杂度，且可能因这些信号改进器件的开发成熟度问题，给产品设计质量带来风险隐患。
鉴于此，如何在满足高频信号长距离传输的现实需求基础上保证好的信号传输质量，同时还可解决现有技术中因更换电性能更好的板材、线缆或增加中途转接器件导致服务器生产制造成本大幅度增加且存在服务器产品性能隐患的弊端，是所属领域技术人员需要解决的技术问题。
发明内容
本申请提供了一种高速信号链路，在满足高频信号长距离传输需求的基础上保证好的信号传输质量，同时还解决了现有技术中因更换电性能更好的板材、线缆或增加中途转接器件导致服务器生产制造成本大幅增加且存在产品性能隐患的弊端。
为解决上述技术问题，本发明实施例提供以下技术方案：
本发明实施例提供了一种高速信号链路，包括印制电路板，所述印制电路板包括多个叠层；
所述印制电路板的信号近端相邻参考层的板层厚度值大于预设厚度阈值；所述预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中相应参考层的标准厚度值；
各目标叠层均包括满足特征阻抗值要求的第一差分线对和第二差分线对，所述第一差分线对的中心距大于所述第二差分线对的中心距，且所述第一差分线对的中心距与所述第二差分线对的中心距的差值不小于预设距离阈值；所述目标叠层为设置有信号差分线的叠层。
可选的，所述印制电路板信号近端的内层叠构中的半固化片层厚度值基于第二预设厚度阈值和预设厚度缓冲值确定，所述第二预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中半固化片层的标准厚度值。
可选的，所述与所述印制电路板型号相同的印制电路板中半固化片层的标准厚度值为5mil，所述印制电路板信号近端的内层叠构的半固化片层厚度值为6.2mil。
可选的，所述印制电路板信号近端的内层叠构的芯板厚度大于第一预设厚度阈值，所述第一预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中芯板的标准厚度值。
可选的，所述与所述印制电路板型号相同的印制电路板中芯板的标准厚度值为4mil，所述印制电路板信号近端的内层叠构的芯板厚度值为5mil。
可选的，所述差分阻抗线对为85ohm，所述第一差分线对的线宽为6.2mil，间距为7.8mil；所述第二差分线对的线宽为5.2mil，间距为4.3mil。
可选的，所述印制电路板的信号走线长度为12inch。
可选的，所述印制电路板的板材为em528型号低损耗板材或s6gx型号低损耗板材。
本申请提供的技术方案的优点在于，适当增厚高速信号近端相邻参考层厚度，避免由于信号近端相邻参考层厚度提升增加差分对Pair to Pair串扰影响导致降低信号的传输质量的现象发生，在需要设置差分信号线的每层均采用满足特征阻抗值要求的宽中心距和窄中心距两种差分线对，利用宽中心距和窄中心距差分对特性进行相互补偿，即可实现在生产制造成本可控前提下满足高速信号长距离传输的可行性，从而实现了在满足高频信号长距离传输的现实需求基础上保证好的信号传输质量，同时还可解决现有技术中因更换电性能更好的板材、线缆或增加中途转接器件导致服务器生产制造成本大幅度增加且存在服务器产品性能隐患的弊端。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
为了更清楚的说明本发明实施例或相关技术的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种高速信号链路的一种实施方式下的结构框架示意图；
图2为本发明实施例提供的高速信号链路的PCB板的叠层设计参数示意图；
图3为本发明实施例提供的现有技术高速信号链路的PCB板的叠层设计参数示意图；
图4为本发明实施例提供的PCIE5.0 2Con to AIC互连拓扑及需求板材类型和可支持走线长度示意图；
图5为本发明实施例提供的基于图3高速信号互连拓扑时，所使用到的板材类型及Loss数值示意图；
图6为本发明实施例提供的基于图2可支持此高速互连拓扑的loss和走线长度参数示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。
在介绍了本发明实施例的技术方案后，下面详细的说明本申请的各种非限制性实施方式。
首先参见图1，图1为本发明实施例提供的高速信号链路的一种实施方式示意图，本发明实施例可包括以下内容：
一种高速信号链路可包括多层印制电路板，如6层PCB板、8层电路板等等。每层印制电路板均包括多个叠层，对于每层印制电路板的内部叠层结构来说，如图1所示，叠层结构例如可包括焊接层、位于首层TOP的信号层SIGNAL、半固化片层prepreg、位于第二层的接电层GND、芯板层core、位于第三层的信号层、半固化片层prepreg、位于第四层的接电层GND、芯板层、位于第五层的信号层、半固化片层prepreg、位于第六层的接地层等等。每个叠层之间由半固化片层或芯板层作为参考层隔开，本申请的每层PCB板的信号近端相邻参考层的板层厚度值大于预设厚度阈值，预设厚度阈值不小于与当前应用场景中印制电路板型号相同的常规印制电路板中相应参考层的标准厚度值，标准厚度值为厂商或制造商或专业人员提供的常规PCB板的参考层的厚度信息或称为行业指导值，也即是现有技术中与本申请PCB板同型号或同类型的PCB板的各层厚度值。需要说明的是，参考层类型为多类的，预设厚度阈值与参考层类型相匹配也有多个。对于设置差分信号线的叠层如信号层，为了便于阐述且不引起歧义，本申请称为目标叠层，由现有技术中的一对差分信号对改为设置满足特征阻抗值要求的第一差分线对和第二差分线对，且第一差分线对的中心距大于第二差分线对的中心距，且第一差分线对的中心距与第二差分线对的中心距的差值不小于预设距离阈值；预设距离阈值的设置要使第一差分线对和第二差分线对的中心距有明显的区别，所谓明显区别也即本申请的差分线对为相对而言的宽中心距和窄中心距的两种规格的差分线对，宽窄均是所属领域技术人员约定俗成的宽窄参数的边界，例如14mil为宽中心距，而9.5为窄中心距，所属领域技术人员可基于实际应用场景选择合适的预设距离阈值，只要保证这两种规格的差分线对的中心距与阻抗相匹配即可。
由于本申请要在满足高频信号在长距离传输可行性下控制设计开发成本，且服务器主板不采用高性能的板材如超低损耗板材、线缆，也不增加中途转换器件，而是通过适当增厚高速信号近端相邻参考层厚度。因信号近端相邻参考层厚度提升，必然会增加差分对Pair to Pair串扰影响，自然会降低信号的传输质量，这与本申请要保证信号传输质量相悖，故本申请采用满足特征阻抗值要求的两种差分线对规格实现。利用窄中心距NarrowPitch和宽中心距差分对Wide Pitch特性进行相互补偿，如Narrow Pitch差分对线宽距较小，信号传输IL(插入损耗)偏大，而Wide Pitch差分对线宽距较大些，但信号传输IL偏小些的特点，在产品开发时，可以将长距离传输信号线采用wide pitch差分对方案，而短距离传输信号线采用narrow pitch差分对方案，这样，通过适当提升信号近端相邻参考层厚度及采用Wide和Narrow Pitch差分对的方案进行相互补偿，即可实现设计成本可控前提下满足高速信号长距离传输的可行性。
在本发明实施例提供的技术方案中，适当增厚高速信号近端相邻参考层厚度，避免由于信号近端相邻参考层厚度提升增加差分对Pair to Pair串扰影响导致降低信号的传输质量的现象发生，在需要设置差分信号线的每层均采用满足特征阻抗值要求的宽中心距和窄中心距两种差分线对，利用宽中心距和窄中心距差分对特性进行相互补偿，即可实现在生产制造成本可控前提下满足高速信号长距离传输的可行性，从而实现了在满足高频信号长距离传输的现实需求基础上保证好的信号传输质量，同时还可解决现有技术中因更换电性能更好的板材、线缆或增加中途转接器件导致服务器生产制造成本大幅度增加且存在服务器产品性能隐患的弊端。
为了使所属领域技术人员更加清楚明白本申请技术方案，本申请还提供了示意性例子，印制电路板信号近端的内层叠构的参考层为半固化片层prepreg和芯板层core，请结合图2所示，可包括下述内容：
印制电路板信号近端的内层叠构中的半固化片层厚度值基于第二预设厚度阈值和预设厚度缓冲值确定，第二预设厚度阈值不小于不小于与印制电路板型号相同的印制电路板中半固化片层的标准厚度值。若与所述印制电路板型号相同的印制电路板中半固化片层的标准厚度值为5mil，那么第二预设厚度阈值可选择5+较小正数值mil，印制电路板信号近端的内层叠构的半固化片层厚度值可设置为6.2mil。其中，预设厚度缓冲值是为了保证PCB板在压缩后仍然可保证好的性能，如可取为0.2mil。
印制电路板信号近端的内层叠构的芯板厚度大于第一预设厚度阈值，第一预设厚度阈值与印制电路板型号相同的印制电路板中芯板的标准厚度值。若与印制电路板型号相同的印制电路板中芯板的标准厚度值为4mil，那么第一预设厚度阈值可选择4+较小正数值mil，印制电路板信号近端的内层叠构的芯板厚度值可设置为5mil。
对于差分阻抗线对为85ohm的PCB板，第一差分线对的线宽Trace Width可设置为6.2mil，间距Spacing可设置为7.8mil；第二差分线对的线宽Trace Width可设置为5.2mil，间距Spacing可设置为4.3mil，也即每个目标叠层的差分线对的Pitch＝14.0/9.5。可以理解的是，高速信号链路的叠层设计要与阻抗相匹配，上述参数是针对85ohm的PCB板，所属领域技术人员可基于当前PCB板的差分阻抗线对在满足特征阻抗值要求下选取相应规格的两个差分线对。需要解释的是，图2中差分线对的参数并不与厚度参数Thickness、铜箔厚度参数Cop对应同一层，本发明实施例的首层信号层不为内部叠层结构，为了不增加制造生产成本，故其仍设置一个差分线段，后续各信号层设置均同时第一差分线对和第二差分线对。基于上述叠层结构参数，本申请的印制电路板的信号走线长度可设置为12inch，印制电路板的板材为任何一种低损耗Low Loss板材，例如可为em528型号低损耗板材或s6gx型号低损耗板材。
此外，本申请为了验证本申请技术方案的有效性，且可有效解决现有技术，还针对基于图2所示的参数的高速信号链路和现有常规高速信号链路进行了对比分析，如下所述：
针对当前服务器主板的参数，通常CPU芯片厂商会提供相应的PDG(PlatformDesign Guide，平台设计指导书)规则给研发工程师去参考设计，如附图3所示，Intel下代平台针对PCIE 5.0(32Gbps)速率支持下的应用叠层信息，基于图3的叠层信息可知，信号内层是采用的4mil core/5mil Prepreg设计叠构，其85ohm差分阻抗线的线宽距是5/6.2/5mil，即采用normal pitch＝11.2mil设计模式。
针对上述Intel PDG设计指导文档来说，以PCIE5.0 2Connector、Riser to AIC拓扑举例来看，如附图4所示，为其高速信号链路拓扑及参考设计规则表格，通过此表格数据可知，其当前拓扑链路给出的参考设计指标是若支持max：10inch stripline内层走线互连长度下，必须使用到ultra low loss板材，且参考文档建议此板材的loss管控指标对内层信号走线在16GHz频点下不能超过0.96db/inch@16Ghz，如附图4所示。同时，此超低损耗ULL(ultra low loss)板材属于电性能较好的类型，因而，板材的采购成本费用也是很贵且采购交期也会较长些。
而本申请通过适当增厚高速信号近端相邻参考层厚度，并结合采用满足特征阻抗值要求的Wide和Narrow Pitch两种差分线对规格实现。如附图2所示，其内层叠构由原来方案的4mil core/5mil prepreg变更成5mil core/6.2mil prepreg结构，同时，对于85ohm差分阻抗线对，其采用Wide Pitch＝14mil(6.2/7.8/6.2mil差分对)和常规中心距NarrowPitch＝9.5mil(5.2/4.3/5.2mil差分对)来代替现有叠层方案对应的Normal Pitch＝11.2mil(5.2/6/5.2mil差分对)。
以现有技术PCIE5.0 2CON to AIC方案在4mil core/5mil PP，采用Normal Pitch＝11.2mil差分对(5/6.2/5.2mil)，0.96dB/inch@16GHz loss等指标为基准，对比本申请技术方案，当采用5mil core/6mil半固化p片层时，在Width Pitch＝14mil差分对下，同时，也采用和现有技术使用的ULL板材时，其loss损耗模拟为0.8dB/inch@16GHZ，可支持的走线长度可以达到12inch，而narrow pitch＝9.5mil差分对loss损耗模拟为1.0dB/inch@16Ghz，可支持的走线长度为9.6inch。由此可知，采用wide pitch的差分对会降低信号传输损耗，扩展信号走线长度，而narrow pitch差分对因插入损耗增加，会缩短信号走线长度。同时，考虑内层叠构由4mil core变更5mil core，会增大差分线对pair to pair之间的耦合串扰影响，当内层采用5mil core时，其Wide Pitch(耦合空间23mil)和Narrow Pitch(耦合空间22mil)差分对之间的耦合空间值都比现有技术的空间距20mil略大些，但参考附图5中的数据分析汇总表可知，Narrow Pitch间距下的Pitch2(差分线本身+Pair耦合空间)数值比现有技术的差分线宽距+Pair耦合空间距还小，因而，可以用narrow pitch差分线来支持短距离信号传输，预留出结构空间给Wide Pitch来满足高速信号长距离传输的拓扑。
此外，在采用相同电性能较好的ULL板材时，其损耗loss指标要明显比现有技术的数值好，因而，在满足可支持改进前信号传输10inch走线长度下，可改用Low Loss板材来代替ULL板材，这样，在满足当前互连方案可行的基础上，采用Low Loss板材话，可大幅降低产品设计开发成本，提升产品在市场上的竞争力。
由上可知，本发明实施例不仅能保证信号传输质量，也可大幅降低系统互连各板卡及部件的开发设计成本，可以有效提升降低信号整链路传输损耗，因而板卡设计可将原来采用的ULL板材降低为Low Loss板材，以此降低板材开发费用，提升了产品市场竞争力。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上对本申请所提供的一种高速信号链路进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (8)

1.一种高速信号链路，其特征在于，包括印制电路板，所述印制电路板包括多个叠层；
所述印制电路板的信号近端相邻参考层的板层厚度值大于预设厚度阈值；所述预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中相应参考层的标准厚度值；
各目标叠层均包括满足特征阻抗值要求的第一差分线对和第二差分线对，所述第一差分线对的中心距大于所述第二差分线对的中心距，且所述第一差分线对的中心距与所述第二差分线对的中心距的差值不小于预设距离阈值；所述目标叠层为设置有信号差分线的叠层。
2.根据权利要求1所述的高速信号链路，其特征在于，所述印制电路板信号近端的内层叠构中的半固化片层厚度值基于第二预设厚度阈值和预设厚度缓冲值确定，所述第二预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中半固化片层的标准厚度值。
3.根据权利要求2所述的高速信号链路，其特征在于，所述与所述印制电路板型号相同的印制电路板中半固化片层的标准厚度值为5mil，所述印制电路板信号近端的内层叠构的半固化片层厚度值为6.2mil。
4.根据权利要求1所述的高速信号链路，其特征在于，所述印制电路板信号近端的内层叠构的芯板厚度大于第一预设厚度阈值，所述第一预设厚度阈值不小于与所述印制电路板型号相同的印制电路板中芯板的标准厚度值。
5.根据权利要求4所述的高速信号链路，其特征在于，所述与所述印制电路板型号相同的印制电路板中芯板的标准厚度值为4mil，所述印制电路板信号近端的内层叠构的芯板厚度值为5mil。
6.根据权利要求1至5任意一项所述的高速信号链路，其特征在于，所述差分阻抗线对为85ohm，所述第一差分线对的线宽为6.2mil，间距为7.8mil；所述第二差分线对的线宽为5.2mil，间距为4.3mil。
7.根据权利要求1至5任意一项所述的高速信号链路，其特征在于，所述印制电路板的信号走线长度为12inch。
8.根据权利要求7所述的高速信号链路，其特征在于，所述印制电路板的板材为em528型号低损耗板材或s6gx型号低损耗板材。
CN202010616552.0A 2020-06-30 2020-06-30 高速信号链路 Active CN111770626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010616552.0A CN111770626B (zh) 2020-06-30 2020-06-30 高速信号链路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010616552.0A CN111770626B (zh) 2020-06-30 2020-06-30 高速信号链路

Publications (2)

Publication Number Publication Date
CN111770626A true CN111770626A (zh) 2020-10-13
CN111770626B CN111770626B (zh) 2021-06-29

Family

ID=72723531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010616552.0A Active CN111770626B (zh) 2020-06-30 2020-06-30 高速信号链路

Country Status (1)

Country Link
CN (1) CN111770626B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113064007A (zh) * 2021-03-24 2021-07-02 山东英信计算机技术有限公司 一种高速线缆治具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2527062Y (zh) * 2001-12-21 2002-12-18 神达电脑股份有限公司 电路板信号传输线的布线结构
CN102083277A (zh) * 2009-12-01 2011-06-01 鸿富锦精密工业（深圳）有限公司 印刷电路板及其布线方法
US20130049878A1 (en) * 2011-08-31 2013-02-28 Chung Yuan Christian University Differential mode transmission lines with weak coupling structure
EP2152049B1 (en) * 2008-08-08 2013-07-17 Alcatel Lucent System for transmitting a signal, in particular a differential signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2527062Y (zh) * 2001-12-21 2002-12-18 神达电脑股份有限公司 电路板信号传输线的布线结构
EP2152049B1 (en) * 2008-08-08 2013-07-17 Alcatel Lucent System for transmitting a signal, in particular a differential signal
CN102083277A (zh) * 2009-12-01 2011-06-01 鸿富锦精密工业（深圳）有限公司 印刷电路板及其布线方法
US20130049878A1 (en) * 2011-08-31 2013-02-28 Chung Yuan Christian University Differential mode transmission lines with weak coupling structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113064007A (zh) * 2021-03-24 2021-07-02 山东英信计算机技术有限公司 一种高速线缆治具
CN113064007B (zh) * 2021-03-24 2023-02-24 山东英信计算机技术有限公司 一种高速线缆治具

Also Published As

Publication number Publication date
CN111770626B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US5357051A (en) Printed circuit board for reducing radio frequency interferences
US7880094B2 (en) Differential signal layout printed circuit board
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
US8609996B2 (en) Printed circuit board and layout method thereof
US10903543B2 (en) PCB transmission lines having reduced loss
CN104427756A (zh) 多层混压印刷电路板
CN101562939A (zh) 软性电路板
CN111770626B (zh) 高速信号链路
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN101351923B (zh) 高速互连
CN106507580B (zh) 一种pcb及信号传输系统
CN108112162A (zh) 信号传输线及其设计方法、柔性印刷电路板
CN106535472B (zh) 一种pcb及信号传输系统
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
CN209218451U (zh) Fpc结构
CN218006601U (zh) 高速信号电路板、高速信号主板结构及电子设备
Chun et al. Package and printed circuit board design of a 19.2 Gb/s data link for high-performance computing
CN108093557A (zh) 一种电路板及pcie板卡
CN211481587U (zh) 一种服务器转接卡
EP3399848A1 (en) Flexible circuit board wiring structure and mobile terminal
CN2527062Y (zh) 电路板信号传输线的布线结构
CN203015270U (zh) 一种电路板
CN113873746B (zh) 一种印刷电路板和印刷电路板的设计方法
US20220201836A1 (en) Multi-dielectric printed circuit board
CN218634401U (zh) 一种印制电路板过孔结构和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant