CN111767584B - 内置随机数发生器的安全微处理器及安全芯片 - Google Patents

内置随机数发生器的安全微处理器及安全芯片 Download PDF

Info

Publication number
CN111767584B
CN111767584B CN202010517006.1A CN202010517006A CN111767584B CN 111767584 B CN111767584 B CN 111767584B CN 202010517006 A CN202010517006 A CN 202010517006A CN 111767584 B CN111767584 B CN 111767584B
Authority
CN
China
Prior art keywords
random number
number generator
microprocessor
seed
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010517006.1A
Other languages
English (en)
Other versions
CN111767584A (zh
Inventor
陈震
刘亮
李伟立
李雷
张海峰
原义栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN202010517006.1A priority Critical patent/CN111767584B/zh
Publication of CN111767584A publication Critical patent/CN111767584A/zh
Application granted granted Critical
Publication of CN111767584B publication Critical patent/CN111767584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明提供一种内置随机数发生器的安全微处理器，属于芯片设计领域。本发明的微处理器应用于安全芯片中，所述安全芯片中配置有用于产生随机数种子的真随机数发生器，所述微处理器包括：安全控制模块，用于对所述微处理器的侧信道攻击进行防护；伪随机数发生器，用于根据所述真随机数发生器产生的随机数种子生成所述安全控制模块所需的随机控制信号。本发明内置伪随机数发生器和安全控制模块，微处理器自身具有对抗侧信道攻击的能力。在进行安全芯片设计时，直接调用微处理器就可以实现微处理器和安全芯片的对抗侧信道攻击功能，降低安全芯片设计的难度，为芯片安全功能的成功率提供保障。

Description

内置随机数发生器的安全微处理器及安全芯片
技术领域
本发明涉及芯片设计领域，具体地涉及一种内置随机数发生器的安全微处理器以及一种安全芯片。
背景技术
安全芯片被广泛用于物联网、智能家居、移动互联、移动金融等领域。安全芯片分为智能卡、PSAM卡等形式，是一种能够提供密码学算法支持的SOC(System On a Chip)芯片，其基本结构由嵌入式微处理器、总线、存储器和外设组成。
随机数在信息安全和密码学上起着非常重要的作用，多数安全芯片都带有随机数功能。在嵌入式微处理器和安全芯片领域，随机数还有一个重要的功能，就是对侧信道攻击的防护。侧信道攻击(Side Channel Attack)又称侧信道密码分析，是一种针对密码实现(包括密码芯片、密码模块、密码系统等)的物理攻击方法。这种攻击方法的本质是利用密码实现在执行密码相关操作的过程中产生的侧信息来恢复出密码实现中所使用的密钥。其中，这里的侧信息是指除了攻击者通过除主通信信道以外的途径获取到的关于密码实现运行状态相关的信息，典型的侧信息包括密码实现运行过程中的能量消耗、电磁辐射、运行时间等信息。针对安全芯片的密码学算法，攻击者可以通过芯片的功耗、电磁辐射在时间轴上的分布，推算出密钥等关键数据，实现对安全芯片的攻击。
为了对抗侧信道攻击，安全芯片需要使用随机数，产生时间干扰以及功耗干扰。这里的随机数实时性要求很高，甚至每时钟周期要求产生一个随机数，其不可预测性和分布特性与通常使用的真随机数不同，不能直接使用通常的真随机数发生器实现抗侧信道攻击的功能。
用于安全芯片的嵌入式微处理器，也需要提供防侧信道攻击的功能。现有的嵌入式微处理器内部并不提供用于对抗侧信道攻击的随机数发生器，通常只是提供一些控制端口。现有的嵌入式微处理器通常由IP设计公司提供授权并提供接口说明，告诉安全芯片设计公司该怎样使用这些随机控制接口。安全芯片设计公司负责随机数和安全控制模块的设计，在安全芯片内单独实现一个随机数发生器，并用随机数控制一个安全控制单元，产生嵌入式微处理器所需的随机控制信号。但是，对于安全芯片设计公司来说，需要提供什么样的随机控制信号，控制信号需要什么样的变化速度、什么样的随机分布才能真正实现对侧信道攻击的防护，只有完成安全芯片流片后进行测试才能知道。一旦安全控制模块的设计与微处理器不匹配，就会导致安全漏洞。这为安全芯片设计公司提出了很高的要求，一方面要了解随机数的原理，产生高速度高质量的随机数；另一方面要对微处理器的安全机制有深刻理解，需要什么样的控制信号才能让微处理器有效对抗侧信道攻击。这成为了安全芯片设计的难点和门槛。
发明内容
本发明的目的是提供一种内置随机数发生器的安全微处理器，以降低安全芯片的设计难度，为芯片安全功能的成功率提供保障。
为了实现上述目的，本发明提供一种内置随机数发生器的安全微处理器，应用于安全芯片中，所述安全芯片中配置有用于产生随机数种子的真随机数发生器，所述微处理器包括：
安全控制模块，用于对所述微处理器进行侧信道攻击防护；
伪随机数发生器，用于根据所述真随机数发生器产生的随机数种子生成所述安全控制模块所需的随机控制信号。
进一步地，所述微处理器还包括随机数种子接口；
所述伪随机数发生器通过所述随机数种子接口获取所述真随机数发生器产生的随机数种子。
进一步地，所述随机数种子接口包括：
种子请求端口，用于向所述真随机数发生器发送获取随机数种子的请求；
种子接收端口，用于接收所述真随机数发生器产生的随机数种子；
种子有效信号端口，用于标识所述随机数种子的有效性。
进一步地，所述伪随机数发生器包括：
线性反馈移位寄存器，用于根据所述随机数种子产生随机数；
算术逻辑单元，用于对所述线性反馈移位寄存器产生的随机数进行抽头，对抽头的随机数进行运算，生成所述随机控制信号。
进一步地，所述算术逻辑单元还用于在对抽头的随机数进行运算生成所述随机控制信号的过程中产生功耗干扰信号。
进一步地，对所述随机数进行抽头的比特数不小于所述随机控制信号的比特数。
进一步地，所述线性反馈移位寄存器有多个，多个所述线性反馈移位寄存器组成线性反馈移位寄存器链，所述线性反馈移位寄存器链的总比特数大于所述随机控制信号的比特数。
进一步地，所述线性反馈移位寄存器链中的每个线性反馈移位寄存器的比特数互质。
进一步地，所述伪随机数发生器通过所述随机数种子接口定期获取所述真随机数发生器产生的随机数种子，并将所述随机数种子更新至所述线性反馈移位寄存器。
本发明还提供一种安全芯片，包括上述的内置随机数发生器的安全微处理器。
本发明提供的微处理器内置伪随机数发生器和安全控制模块，使得微处理器自身具有对抗侧信道攻击的能力。由于伪随机数发生器是由微处理器设计厂商设计并内置于微处理器中，因此可以保证与微处理器的匹配性。SOC设计厂商在进行安全芯片设计时，直接调用微处理器IP(将微处理器作为一个整体)，无需额外设计随机数安全模块，就可以实现微处理器和安全芯片的对抗侧信道攻击功能，降低了安全芯片设计的难度，为芯片安全功能的成功率提供保障。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的内置随机数发生器的安全微处理器的结构框图；
图2是本发明一种实施方式提供的内置随机数发生器的安全微处理器的伪随机数发生器的结构框图；
图3是本发明一种实施方式提供的内置随机数发生器的安全微处理器的伪随机数发生器的结构示意图；
图4是本发明一种实施方式提供的安全芯片的结构框图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1是本发明一种实施方式提供的内置随机数发生器的安全微处理器的结构框图。如图1所示，本发明实施方式提供一种内置随机数发生器的安全微处理器，应用于安全芯片中，所述安全芯片中配置有用于产生随机数种子的真随机数发生器，所述微处理器包括：安全控制模块和伪随机数发生器。所述安全控制模块用于对所述微处理器进行侧信道攻击防护。所述伪随机数发生器用于根据所述真随机数发生器产生的随机数种子生成所述安全控制模块所需的随机控制信号。随机控制信号例如数据掩码、极性信号等，安全控制模块通过对随机控制信号中的数据掩码进行运算，产生功耗干扰信号，实现侧信道攻击防护。安全芯片中的真随机数发生器为硬件随机数发生器，是模拟随机源，通过电路结构从物理过程生成随机数，其每秒产生有限数量的随机比特，仅用于为微处理器内部的伪随机数发生器提供随机数种子。微处理器内部的伪随机数发生器能够在每时钟周期产生随机数，高速输出随机序列，能够满足高级别加密安全对随机数的实时性要求。伪随机数发生器产生的随机数主要用于安全控制模块的信息安全功能，抵抗侧信道攻击，但是不能被程序读取使用。而且，伪随机数发生器内置于微处理器内部，能够影响微处理器自身的功耗和运行时间，从而实现微处理器自身对抗侧信道攻击的能力。
所述微处理器还包括随机数种子接口，所述伪随机数发生器通过所述随机数种子接口获取所述真随机数发生器产生的随机数种子。所述随机数种子接口包括：种子请求端口、种子接收端口以及种子有效信号端口。所述种子请求端口用于向所述真随机数发生器发送获取随机数种子的请求。所述种子接收端口用于接收所述真随机数发生器产生的随机数种子。所述种子有效信号端口用于标识所述随机数种子的有效性。
本实施方式的随机数种子接口如下：
端口 方向 功能
TRNGSEED_REQ 输出 随机数种子请求
TRNG_SEED 输入 随机数种子
TRNGSEED_READY 输入 随机数种子有效
当微处理器需要随机数种子时，发出TRNGSEED_REQ请求。微处理器外部的真随机数发生器产生随机数种子并通过TRNG_SEED端口发送到微处理器。真随机数发生器在产生随机数种子的过程中将READY信号拉低，随机数种子有效时将READY信号拉高，以此来标识随机数种子的有效性，当随机数种子有效时，通过TRNGSEED_READY端口通知微处理器可以取走随机数种子。
上述的随机数种子接口仅作为一种实施例，随机数种子接口的实施方式不限于上述实施例。
图2是本发明一种实施方式提供的内置随机数发生器的安全微处理器的伪随机数发生器的结构框图。如图2所示，所述伪随机数发生器包括：线性反馈移位寄存器(linearfeedback shift register,LFSR)和算术逻辑单元。所述线性反馈移位寄存器用于根据所述随机数种子产生随机数。所述算术逻辑单元用于对所述线性反馈移位寄存器产生的随机数进行抽头，对抽头的随机数进行运算，生成所述随机控制信号；以及在对抽头的随机数进行运算生成随机控制信号的过程中(参与假运算)产生功耗干扰信号。所述随机控制信号包括安全模块所需的数据掩码，通过对数据掩码进行运算可产生随机功耗干扰信号、随机时间干扰信号，用于对抗侧信道攻击，实现安全防护功能。例如，在功耗干扰信号的干扰下攻击者将无法通过芯片的功耗准确得到电磁辐射在时间轴上的分布，从而无法推算出密钥等关键数据。
作为优选的实施方式，算术逻辑单元在对随机数进行抽头时，抽头的比特数不小于随机控制信号的比特数。所述线性反馈移位寄存器有多个，多个线性反馈移位寄存器组成线性反馈移位寄存器链，线性反馈移位寄存器链的总比特数大于随机控制信号的比特数。线性反馈移位寄存器链中的每个线性反馈移位寄存器的比特数互质。这样可以使产生随机数的总循环长度更长，避免短期内出现重复数据。
所述伪随机数发生器通过所述随机数种子接口定期获取所述真随机数发生器产生的随机数种子，并将所述随机数种子更新至所述线性反馈移位寄存器，进而更新伪随机数发生器输出的随机数。如果随机数种子更新失败，则产生安全中断或停止微处理器运行。
图3是本发明一种实施方式提供的内置随机数发生器的安全微处理器的伪随机数发生器的结构示意图。本实施方式中，随机控制信号包括极性控制信号、流水线控制信号、数据掩码三种信号。极性控制信号为1bit(比特)，流水线控制信号为3bit、数据掩码为30bit，则随机控制信号的比特数为34。如图3所示，采用三个线性反馈移位寄存器(比特数分别为16、27、31，互质)组成线性反馈移位寄存器链，线性反馈移位寄存器链的总比特数为74，大于需产生的随机控制信号的比特数34。采用三个算术逻辑单元分别对应随机控制信号的极性控制信号、流水线控制信号、数据掩码。第一算术逻辑单元从三个线性反馈移位寄存器产生的随机数中抽头，对抽头的随机数进行运算生成极性控制信号。第二算术逻辑单元从三个线性反馈移位寄存器产生的随机数中抽头，对抽头的随机数进行运算生成流水线控制信号，同时进行假运算产生流水线干扰信号。第三算术逻辑单元从三个线性反馈移位寄存器产生的随机数中抽头，对抽头的随机数进行运算生成数据掩码。每个算术逻辑单元在抽头随机数时，将抽头位置与之前使用过的随机数据岔开。例如抽取连续10bit，下周期移位之后，还有9bit会被用到，这样会降低随机性。此时间隔1bit进行抽头，两个周期后就会有大量数据出现重复。因此，需要岔开抽头位置以保证安全控制信号的随机性，不同的随机控制信号不使用完全相同的抽头，以避免安全漏洞。
抽头和运算公式如下：
极性控制信号＝lfsr0[0]⊕lfsr1[0]⊕lfsr2[0]；
流水线控制信号＝{lfsr0[0],lfsr1[1],lfsr2[2]}；
数据掩码＝{lfsr0[1,3,4,6,9,11,14,15],lfsr1[1,4,7,12,13,15,18,20,25,26],lfsr2[1,3,6,8,11,14,17,19,24,26,29,30]}⊕lfsr2[0]。
现有技术中，SOC设计厂商在设计安全芯片时，需要根据微处理器的安全需求设计随机数安全模块，以生成微处理器安全所需的随机控制信号。如何设计安全控制信号是芯片安全性的关键，由于随机数安全模块与微处理器不匹配导致的安全漏洞是安全芯片设计失败的主要原因。
本发明实施方式提供的微处理器内置伪随机数发生器和安全控制模块，使得微处理器自身具有对抗侧信道攻击的能力。由于伪随机数发生器是由微处理器设计厂商设计并内置于微处理器中，因此可以保证与微处理器的匹配性。SOC设计厂商在进行安全芯片设计时，直接调用微处理器IP(将微处理器作为一个整体)，无需额外设计随机数安全模块，就可以实现微处理器和安全芯片的对抗侧信道攻击功能，降低了安全芯片设计的难度，为芯片安全功能的成功率提供保障。
图4是本发明一种实施方式提供的安全芯片的结构框图。如图4所示，本发明实施方式提供的安全芯片，包括上述的内置随机数发生器的安全微处理器、真随机数发生器、存储器以及外设。微处理器、存储器及外设均通过系统总线通信连接，真随机数发生器为微处理提供随机数种子，微处理器本身具有防侧信道攻击的功能，无需在安全芯片内再单独设计随机数安全模块来为微处理器提供防侧信道攻击的随机控制信号。因此，在安全芯片的设计过程中，避免了微处理器与安全芯片的匹配兼容问题，保障安全芯片的安全功能的同时降低安全芯片设计的难度。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。

Claims (8)

1.一种内置随机数发生器的安全微处理器，应用于安全芯片中，所述安全芯片中配置有用于产生随机数种子的真随机数发生器，其特征在于，所述微处理器包括：
安全控制模块，用于对所述微处理器进行侧信道攻击防护；
伪随机数发生器，用于根据所述真随机数发生器产生的随机数种子生成所述安全控制模块所需的随机控制信号；
所述伪随机数发生器包括：
线性反馈移位寄存器，用于根据所述随机数种子产生随机数；
算术逻辑单元，用于对所述线性反馈移位寄存器产生的随机数进行抽头，对抽头的随机数进行运算，生成所述随机控制信号，在对抽头的随机数进行运算生成所述随机控制信号的过程中产生功耗干扰信号。
2.根据权利要求1所述的内置随机数发生器的安全微处理器，其特征在于，所述微处理器还包括随机数种子接口；
所述伪随机数发生器通过所述随机数种子接口获取所述真随机数发生器产生的随机数种子。
3.根据权利要求2所述的内置随机数发生器的安全微处理器，其特征在于，所述随机数种子接口包括：
种子请求端口，用于向所述真随机数发生器发送获取随机数种子的请求；
种子接收端口，用于接收所述真随机数发生器产生的随机数种子；
种子有效信号端口，用于标识所述随机数种子的有效性。
4.根据权利要求2所述的内置随机数发生器的安全微处理器，其特征在于，对所述随机数进行抽头的比特数不小于所述随机控制信号的比特数。
5.根据权利要求2所述的内置随机数发生器的安全微处理器，其特征在于，所述线性反馈移位寄存器有多个，多个所述线性反馈移位寄存器组成线性反馈移位寄存器链，所述线性反馈移位寄存器链的总比特数大于所述随机控制信号的比特数。
6.根据权利要求5所述的内置随机数发生器的安全微处理器，其特征在于，所述线性反馈移位寄存器链中的每个线性反馈移位寄存器的比特数互质。
7.根据权利要求2所述的内置随机数发生器的安全微处理器，其特征在于，所述伪随机数发生器通过所述随机数种子接口定期获取所述真随机数发生器产生的随机数种子，并将所述随机数种子更新至所述线性反馈移位寄存器。
8.一种安全芯片，其特征在于，包括权利要求1-7中任一项所述的内置随机数发生器的安全微处理器。
CN202010517006.1A 2020-06-09 2020-06-09 内置随机数发生器的安全微处理器及安全芯片 Active CN111767584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010517006.1A CN111767584B (zh) 2020-06-09 2020-06-09 内置随机数发生器的安全微处理器及安全芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010517006.1A CN111767584B (zh) 2020-06-09 2020-06-09 内置随机数发生器的安全微处理器及安全芯片

Publications (2)

Publication Number Publication Date
CN111767584A CN111767584A (zh) 2020-10-13
CN111767584B true CN111767584B (zh) 2022-01-25

Family

ID=72720329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517006.1A Active CN111767584B (zh) 2020-06-09 2020-06-09 内置随机数发生器的安全微处理器及安全芯片

Country Status (1)

Country Link
CN (1) CN111767584B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564891B (zh) * 2020-12-11 2022-06-21 清华大学无锡应用技术研究院 一种基于反馈移位寄存器阵列的序列密码算法计算系统
CN112241556B (zh) * 2020-12-18 2021-04-09 鹏城实验室 控制电路的中断管理方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104783A (zh) * 2016-02-22 2017-08-29 埃沙尔公司 使电路免受侧信道分析的方法
CN107979457A (zh) * 2016-10-25 2018-05-01 航天信息股份有限公司 一种侧信道信号的处理系统、方法及装置
CN108702286A (zh) * 2016-04-01 2018-10-23 英特尔公司 抗功率侧信道攻击的高级加密标准加速器处理器
US10459690B1 (en) * 2017-01-16 2019-10-29 Securerf Corporation Side channel attack prevention

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104783A (zh) * 2016-02-22 2017-08-29 埃沙尔公司 使电路免受侧信道分析的方法
CN108702286A (zh) * 2016-04-01 2018-10-23 英特尔公司 抗功率侧信道攻击的高级加密标准加速器处理器
CN107979457A (zh) * 2016-10-25 2018-05-01 航天信息股份有限公司 一种侧信道信号的处理系统、方法及装置
US10459690B1 (en) * 2017-01-16 2019-10-29 Securerf Corporation Side channel attack prevention

Also Published As

Publication number Publication date
CN111767584A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
KR101680918B1 (ko) 특히 고차의 관측 공격에 대해 보호되는 암호화 회로
EP2721763B1 (en) Preventing data extraction by side-channel attack
Barenghi et al. Fault injection attacks on cryptographic devices: Theory, practice, and countermeasures
Shan et al. A secure reconfigurable crypto IC with countermeasures against SPA, DPA, and EMA
CN111767584B (zh) 内置随机数发生器的安全微处理器及安全芯片
US9871651B2 (en) Differential power analysis countermeasures
US20140351603A1 (en) Encryption process protected against side channel attacks
CN103067155A (zh) 一种防止基于功耗分析的des算法攻击的方法及测试电路
US11646867B2 (en) Systems and methods implementing countermeasures to phase tracking attacks on ring oscillator based entropy sources
US11456855B2 (en) Obfuscating data at-transit
Luo et al. A new countermeasure against scan-based side-channel attacks
CN111046381A (zh) 一种嵌入式cpu抗差分功耗分析装置及方法
GB2399904A (en) Side channel attack prevention in data processing by adding a random multiple of the modulus to the plaintext before encryption.
US11476872B2 (en) Protection against side-channel attacks
Cilio et al. Side-channel attack mitigation using dual-spacer Dual-rail Delay-insensitive Logic (D 3 L)
Igarashi et al. Concurrent faulty clock detection for crypto circuits against clock glitch based DFA
CN212391788U (zh) 内置随机数安全模块的微处理器及安全芯片
CN106656473B (zh) 一种安全的des算法的mac计算方法及系统
Gross et al. Fpganeedle: Precise remote fault attacks from fpga to cpu
JP5231079B2 (ja) 疑似乱数発生器及びデータ通信装置
Tang et al. MPFA: an efficient multiple faults-based persistent fault analysis method for low-cost FIA
CN116210198A (zh) 用于硬件操作隐藏的电磁和功率噪声注入
CN112511292B (zh) 安全芯片的工作性能检测及适应性引导方法及装置
KR20060068006A (ko) 전력분석에 의한 데이터 버스 공격을 막기 위한 랜덤 버스스크램블 장치
EP3230859B1 (en) Method to execute a sensitive computation using multiple different and independent branches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant