CN111742494A - 用于三角积分调制器的功率减少和性能增强技术 - Google Patents

用于三角积分调制器的功率减少和性能增强技术 Download PDF

Info

Publication number
CN111742494A
CN111742494A CN201880090486.9A CN201880090486A CN111742494A CN 111742494 A CN111742494 A CN 111742494A CN 201880090486 A CN201880090486 A CN 201880090486A CN 111742494 A CN111742494 A CN 111742494A
Authority
CN
China
Prior art keywords
signal
feedback
output
dac
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880090486.9A
Other languages
English (en)
Inventor
S·甘策
陈曼嘉
C·埃泽奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN111742494A publication Critical patent/CN111742494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/384—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/434—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one with multi-level feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

提供了用于模数转换器的三角积分调制器的参考缩放、运算放大器平衡和斩波器稳定技术。对于参考缩放，反馈数模（DAC）转换器中的单元元件由参考电压来驱动、或者与有源电路断开，以实现三个DAC电平。在断开时，单元元件不向设备递送电荷，这导致功率节省以及热噪声中的减少。运算放大器平衡涉及对量化器输出进行下采样，接着是在反馈路径上进行上采样，以及进行滤波以在采样时段的持续时间内保持该信号的DAC值，以生成反馈信号。通过以等于采样频率的斩波频率对积分器的运算跨导放大器进行斩波来执行斩波器稳定。

Description

用于三角积分调制器的功率减少和性能增强技术
相关申请的交叉引用
本申请要求Ganta等人于2017年12月29日提交的题为“POWER REDUCTION ANDPERFORMANCE ENHANCEMENT TECHNIQUES FOR DELTA SIGMA MODULATOR”的美国临时申请序列号No.62/611,586的优先权，其公开内容在此通过引用整体地并入本文中。
技术领域
本公开一般而言涉及数据转换器，诸如模数转换器（ADC）和数模（DAC）转换器，并且特别地涉及用于这种数据转换器的三角积分调制器（delta sigma modulator）。
背景技术
三角积分调制是用于实现高分辨率ADC和数模转换器（DAC）的流行技术。减少能量消耗并改进三角积分调制器（Δ∑M）的性能是有益的。
附图说明
图1示出了在离散时间（DT）三角积分调制器（DSM或Δ∑M）中的数模转换器（DAC）的一般实现方式。
图2是示出了常规DT DSM中的DAC切换方案的表格。
图3描绘了根据本公开的多位参考缩放（scaling）技术。
图4是示出了利用参考缩放的DT DSM中的DAC切换序列的表格。
图5示出了针对具有偶数个量化级的参考缩放系统的DAC输入代码对比输出电荷。
图6是示出了针对参考图5讨论的情况的仿真动态范围比较的曲线图。
图7描绘了根据本公开的针对奇数个量化级的多位参考缩放技术。
图8是示出了利用针对奇数个量化级的参考缩放的DT DSM中的DAC切换序列的表格。
图9是示出了针对具有奇数个量化级的参考缩放系统的DAC输入代码对比输出电荷的标绘图。
图10是示出了针对参考图9讨论的情况的仿真动态范围比较的曲线图。
图11描绘了参考缩放单位（single-bit）三角积分调制器的框图。
图12是图11的三角积分调制器的电路实现方式的示意性描绘。
图13描绘了用于单位三角积分调制器的通用参考缩放实现方式的框图。
图14是示出了针对具有三级量化的参考缩放系统的DAC输入代码对比输出电荷的标绘图。
图15是常规离散时间积分器的框图。
图16是双采样离散时间积分器的框图。
图17描绘了使用运算放大器（Op-Amp）平衡环路滤波器设计的DSM的示例。
图18示出了使用运算放大器平衡环路滤波器的DSM（图17）的频谱分析。
图19是使用运算放大器平衡环路滤波器的DSM（图17）的时域图示。
图20是经斩波器稳定的差分DT积分器的简化示例。
图21示出了针对正和负失调（offset）的DAC映射函数。
图22是运算放大器平衡环路滤波器设计中的DAC失调的模型。
图23示出了使用运算放大器平衡环路滤波器的DSM的频谱分析。
图24示出了结合所提出的技术的针对多位ADC的仿真动态范围比较。
图25示出了在利用参考缩放、运算放大器平衡和斩波的情况下的单位DSM。
图26是示出了针对延迟和非延迟积分器的补偿的表格。
图27示出了利用H1（z）中的非延迟积分器的基于图22的信号转变的示例。
具体实施方式
出于促进对本公开原理的理解的目的，现在将参考附图中所图示、并且在以下书面说明书中描述的实施例。要理解的是，由此不意图对本公开的范围进行限制。要进一步理解的是，本公开包括对所说明的实施例的任何更改和修改，并且包括本公开所属领域的普通技术人员将通常想到的对本公开原理的进一步应用。
本公开提出了用于减少能量消耗并改进三角积分调制器和三角积分ADC的性能的技术。如下面更详细讨论的，这些技术包括参考缩放、运算放大器平衡和以采样频率进行的斩波器稳定。
本公开呈现了一种使用参考缩放技术的低功率三角积分ADC，该参考缩放技术减少了热噪声并且使功率耗散降低了近似50％。参考图1，先前已知的多位过采样三角积分ADC经常使用具有2级（+1，-1）单元元件12（例如，电容器）的开关电容器反馈DAC 10。如图1中描绘的，单元元件12由参考电压Vref-或Vref+驱动。DAC的输出是所致动的单元元件12的电压之和，其形成了基本上表示数字输出信号的反馈模拟信号。
开关14被用来将单元元件连接到Vref-或Vref+。开关14是根据DAC代码来控制的。DAC代码通常由ADC的量化器的输出来提供。图2总结了用于诸如图1中描绘的DAC的典型切换序列。在图1的实施例中，DAC具有由+5、+3、+1、-1、-3和-5表示的六个代码。
如在图2中可以看到的，对于+5的DAC代码，用于五个单元元件12（对）的开关具有控制状态“1”，使得每个单元元件由Vref+驱动。对于+3的DAC，五个开关中的四个开关具有控制状态“1”，使得四个单元元件由Vref+驱动，而用于第五个单元元件的开关具有控制状态“0”，使得与该开关相关联的单元元件由Vref-驱动。对于+1的DAC代码，三个开关具有控制状态“1”，而两个开关具有控制状态“0”。对于DAC代码-1、-3和-5，开关的控制状态分别关于DAC代码+1、+3和+5而反转。
如在图2的表格的最后一列中可以看到的，针对每个DAC代码的失调误差电荷是相同的，例如-5VosCu。这是因为不管开关的控制状态如何，每一个参考电容器都始终连接到有源电路。作为结果，参考电容器的热噪声和能量消耗始终是设备操作中的因素。
本公开提出了一种参考缩放技术，该参考缩放技术使得能够显著减少三角积分调制器的热噪声和能量消耗。特别地，根据本公开的三角积分ADC被配置成具有3级（+1，0，-1）开关电容器反馈DAC架构，其中每个参考电容器具有要么由Vref-、要么由Vref+驱动的能力，或者不连接到有源电路。
在图3中示出了所提出的参考缩放技术的示例实现方式，而在图4中描绘的表格中总结了针对不同DAC控制代码的切换序列。如在图3中可以看到的，DAC 30包括具有多个单元元件（参考电容器）对34的开关电容器网络32。在图3的实施例中，存在五个单元元件对34。
开关网络32包括与每个单元元件相关联的多个开关，该多个开关被配置成将单元元件电连接，以便向输出电路提供参考电压Vref-或Vref+。例如，第一单元元件包括用于将该单元元件分别连接到Vref-和Vref+的开关d1n和d1p；第二单元元件包括用于将该单元元件分别连接到Vref-和Vref+的开关d2n和d2p；等等。
每个单元元件还包括用于将该单元元件与输出电路电气地断开的开关dxz。例如，第一单元元件包括用于将单元元件Cu1与输出电路断开的开关d1z和
Figure 268688DEST_PATH_IMAGE001
；第二单元元件包括用于将该单元元件与输出电路断开的开关d2z和
Figure 185829DEST_PATH_IMAGE002
；等等。在图3的实施例中，开关dxz被配置成将对应的单元元件连接到共模电压Vcm。
图3的单元元件具有由“1/0”、“0/1”和“0/0”给出的控制状态，它们是与单元元件相关联的开关dxn、dxp的控制状态。具有控制状态“1/0”的单元元件连接到Vref+，并且产生信号电平+1。类似地，具有控制状态“0/1”的单元元件连接到Vref-，并且产生信号电平-1。在另一方面，当元件处于“0/0”状态下时，该元件不连接到有源电路，并且因此不向该电路递送信号电荷和热噪声电荷。这导致显著减少了来自该元件的热噪声贡献。
图4是示出了与DAC代码+5、+3、+1、-1、-3和-5相对应的单元元件开关的控制状态的表格。失调误差电荷取决于连接到有源电路的单元元件的数量。因此，对于较低的DAC代码值，减小了失调误差电荷，如在图4的表格的最后一列中可以看到的。对于小信号，仅少量单元元件附接到虚地（virtual ground），从而导致有效的热噪声减少。该技术可以使ADC的功率耗散降低近似50％。
三级单元元件反馈DAC的关键副作用是损失了该两级系统享有的固有线性。这种非线性引起了不同程度的性能劣化，并且针对两种不同情况（即，偶数个量化级和奇数个量化级）对这种非线性进行了讨论。
如果反馈DAC输入具有偶数个量化级，诸如图3中描绘的那样，则对于其中仅使用DAC代码+1和-1的小信号而言，该系统具有良好的信噪比（SNR）以及信号噪声失真比（SNDR）。随着信号变得更大从而触发对更多DAC代码的使用，SNDR劣化会由于DAC非线性而发生，但是对于其中SNDR要求随着增加的信号功率而放宽的应用而言（诸如，在MEMS麦克风中），该SNDR劣化是可接受的。
图5通过图示了使用针对偶数个量化级的参考缩放的反馈DAC的输入和输出映射来示出这种劣化的原因。图6中示出了针对每种情况，作为输入电平的函数的对应SNDR。在图6中，以虚线示出了理想曲线，其中针对DAC代码n的有效电荷由（nCuΔVref）来给出，其中ΔVref= Vref+ －Vref-。在积分器中存在失调（图3中的Vos）的情况下，由反馈DAC递送的有效电荷变为（nCuΔVref－|n|CuVos），如用图5的实线曲线所示出的非线性映射。对于没有参考缩放的常规DAC而言，失调与信号无关，从而仅仅将DC失调引入到该映射，并且因此不会引起对SNDR的损害。
如从图5可以看到的，对于在偶数个量化级的情况下进行参考缩放的这种特定设计而言，针对小输入信号，DAC以及因此ADC表现得像单位ADC。单位DAC的固有线性在低信号电平下给予了良好的性能。随着DAC输入增长到单位电平之外，斜率改变会引起非线性并且使SNDR恶化，如图6中所示的那样。对于其中SNDR要求随着增加的信号功率而放宽的某些应用（例如，音频系统）而言，由于具有偶数个量化级的反馈DAC输入中的参考缩放所致的非线性是可接受的。
图7示出了针对奇数个反馈DAC量化级的参考缩放的示例实现方式。在该实施例中，在DAC 70的开关电容器网络72中使用了四个单元元件对74。开关网络72以其他方式类似于图3的实施例的开关网络。开关dxn、dxp用于将单元元件分别连接到Vref+和Vref，并且开关dxz被配置成通过将单元元件连接到共模电压Vcm来将单元元件与有源电路断开。
针对不同的DAC代码，在图8中所示的表格中总结了对应的切换序列。为了实现奇数个量化级，单元元件是根据DAC代码+4、+2、0、-2和-4的。单元元件具有控制状态“1/0”以向输出提供+1信号电平，并且具有控制状态“0/1”以向输出提供-1信号电平。
图9示出了使用针对奇数个量化级的参考缩放的诸如图7中描绘的反馈DAC的输入和输出映射。针对DAC代码0，所有单元元件具有控制状态“0/0”，并且因此与有源电路断开。这导致了在DAC代码0下没有失调误差电压。作为结果，参考缩放连同失调一起在零交点处引起了非线性。作为结果，SNDR在小信号和大信号两者下都受到影响，在图10中图示了这一点。
总之，放大器失调的存在引起了参考缩放多位DAC中的非线性。下面提出了一种运算放大器平衡技术，以解决与参考缩放相关联的非线性问题。但是首先，将讨论用于单位三角积分调制器的参考缩放技术。
在常规上，单位三角积分ADC仅具有一个量化器，该量化器的输出要么是+1，要么是-1。换句话说，DAC要么传输与+Vref成比例的电荷，要么传输与-Vref成比例的电荷。为了应用参考缩放，需要三级反馈，即[+1，0，-1]。
为了生成第三级，提出了以下方案。当输入信号较小时，DSM的输出流具有大密度的交替+1和-1对，这在概念上使反馈信号为空（null），并且等同于三级设计中的“0”状态。因此，该想法是设计一种有限脉冲响应（FIR）滤波器，以从输出中检测交替+1和-1对。在检测到这种事件时，1位DAC被禁用（即，不连接到ADC输入求和节点），从而有效地实现了参考缩放。
图11示出了该想法的示例实现方式。图11的三角积分调制器100包括：求和节点102、环路滤波器104、单位量化器106以及具有FIR滤波器110的反馈路径108。求和节点102从FIR滤波器110接收模拟输入信号和反馈信号，并且将经求和的信号输出到环路滤波器104。环路滤波器104根据噪声整形函数对经求和的模拟信号进行滤波，并且将经滤波的模拟信号输出到单位量化器106。量化器106对该模拟信号进行量化，并且输出具有值+1或-1的位流。
在量化器输出被发送到DAC之前，FIR滤波器110根据传递函数
Figure 965566DEST_PATH_IMAGE003
对该量化器输出进行处理。在小输入信号的情况下，其中量化器输出具有大密度的交替+1和-1对，滤波器输出会生成大密度的零，因此将0值插入到DAC代码中。
参考图12，三级参考缩放反馈[+1，0，-1]的电路实现与图7类似，该电路实现具有单对单元元件，并且具有DAC代码+1、0和-1，该DAC代码+1、0和-1是在来自FIR滤波器的输出中提供的。例如，DAC代码+1将导致控制状态“1/0”以用于利用Vref+来驱动单元元件，并且DAC代码-1将导致控制状态“0/1”以用于利用Vref-来驱动单元元件。DAC代码0将导致单元元件的控制状态“0/0”，其中该单元元件与有源电路断开。
在反馈路径108中添加滤波器110更改了原始设计的噪声传递函数。因此，在三角积分调制器100中引入了在该环路的不同点处接入的补偿反馈路径112。这在图11中被图示为补偿反馈路径112和补偿滤波器114。环路滤波器104被划分成第一积分器116和第二积分器118。求和节点120接收第一积分器116的输出和来自补偿滤波器114的补偿反馈信号。第二积分器118接收求和节点120的输出，并且单位量化器106接收第二积分器118的输出。
补偿反馈路径112在第一积分器116与第二积分器118之间的求和节点120处接入到环路滤波器104中。补偿滤波器114的传递函数取决于环路滤波器104的传递函数。当第一积分器是具有传递函数
Figure 547726DEST_PATH_IMAGE004
的延迟积分器时，补偿滤波器114的传递函数由
Figure 362098DEST_PATH_IMAGE005
给出。当第一积分器116是具有传递函数
Figure 184561DEST_PATH_IMAGE006
的非延迟积分器时，补偿滤波器114的传递函数由1/2给出。通过使用补偿滤波器114，恢复了原始噪声传递函数。图13中示出了用于单位DSM的FIR反馈的通用框图。
类似于具有奇数个量化级的多位三角积分调制器，单位三角积分调制器中的三级反馈DAC通过针对图11的反馈DAC的输入和输出映射而引起了如图14中所示的非线性。
提出了一种运算放大器平衡技术来解决由于参考缩放所致的非线性。图15示出了离散时间（DT）三角积分调制器中的常规积分器，该常规积分器是根据两个非重叠的时钟相位
Figure 451594DEST_PATH_IMAGE007
和
Figure 588177DEST_PATH_IMAGE008
来驱动的。在一个时钟相位（图15中的
Figure 257056DEST_PATH_IMAGE007
）中对输入电荷进行采样，并且在下一个时钟相位（图15中的
Figure 250420DEST_PATH_IMAGE008
）中对输入电荷进行积分。这意味着在运算放大器空闲且不实行任何任务时，积分器的功率在信号采样阶段被浪费了。
为了避免运算放大器的这种空闲状态，采样电容被拆分成两个部分——上部路径160和下部路径162，如图16中所图示的。在
Figure 4749DEST_PATH_IMAGE007
处，当上部电容器路径160对输入进行采样时，下部电容器路径162对电荷进行积分，并且在
Figure 952149DEST_PATH_IMAGE009
处反之亦然。与类似数据速率常规架构相比，这种系统在功率上给出了3dB的优势。而且，与常规积分器相比，以两倍的频率对该信号进行积分。这种技术当被用在三角积分调制器中时被称为“双采样”。
双采样三角积分调制器的主要缺点是：由于
Figure 413217DEST_PATH_IMAGE007
和
Figure 843062DEST_PATH_IMAGE009
中的DAC电容的不匹配所致的高频成形（shaped）噪声的折叠。
Figure 84687DEST_PATH_IMAGE007
和
Figure 359811DEST_PATH_IMAGE009
中的DAC电容中的不匹配通过离散余弦信号来对输入进行调制，该离散余弦信号以2fs来计时（clock），并且具有等于fs的频率（参考图16）。因此，积分器输出是输入和输入的调制版本之和。
双采样三角积分调制器的采样频率由2fs给出。被注入第一积分器中的信号由两个部分组成——输入信号和来自DAC的反馈。输入信号通常是由抗混叠滤波器进行频带限制的低频内容。因此，它的调制分量在频率fs附近的频带处，并且被之后的数字低通滤波器大大衰减，因此对性能几乎没有造成影响。在另一方面，来自DAC的反馈信号在频率fs（即，有效采样频率的一半，对于双采样DSM而言，该有效采样频率为2fs）处具有较大的高频量化噪声功率。作为结果，量化噪声被向下混频到基带，并且增加了带内噪声功率，因此极大地减少了SNR。
为了解决这个问题，提出了一种“运算放大器平衡”技术。该技术中的主要差异在于：在一采样时段内，DAC值在
Figure 190232DEST_PATH_IMAGE007
和
Figure 525399DEST_PATH_IMAGE009
中保持在相同的电平处。图17图示了使用运算放大器平衡积分器的三角积分调制器170，其中在量化器的输出YQ被馈送回到输入节点之前，对量化器的输出YQ进行下采样172（由YOUT、YFB表示）。虚构的中间节点YIMG被插入以帮助分析YOUT与YFB之间的频域转换。
图18示出了在不同节点处的频域响应。为了在不同的时钟域之间进行转换，首先对具有噪声成形频谱（其在p处具有峰值）的YOUT进行上采样（174，图17），例如使用零的插入按因子2进行上采样。在频域中，这等同于压缩YOUT的频谱，如由YIMG处的频谱所示。上采样174之后是具有保持滤波器函数1+z-1的保持滤波器（176，图17），用以针对
Figure 254320DEST_PATH_IMAGE007
和
Figure 270818DEST_PATH_IMAGE010
来重复（或保持）相同的DAC信号。该滤波器有效地使fs处的反馈信号的频率内容为空，从而使该系统免疫于上述电容不匹配问题所致的劣化的影响。
图19给出了这种免疫性的时域视角。由于
Figure 768795DEST_PATH_IMAGE007
和
Figure 540442DEST_PATH_IMAGE010
中的电容器不匹配，输出步长是不同的。由于仅考虑了
Figure 491081DEST_PATH_IMAGE010
处的量化器的样本（图17中的YQ）以用于生成反馈信号，因此步长中的这种差异不会引起频带内的任何噪声劣化。
所提出的运算放大器平衡可以使三角积分ADC的功率消耗减少50％。另外，它解决了常规双采样三角积分ADC中由于电容不匹配所致的DAC噪声折叠的问题。
低频DC失调和1/f噪声不能由低通滤波器过滤掉，并且由此该噪声将与信号信息一起传递通过滤波器。如图20中所示，一种用以在利用三角积分调制器的ADC中使低频噪声最小化的方法是对运算跨导放大器（OTA）进行斩波，并且将其闪烁噪声调制到信号频带之外。如图20中描绘的，三角积分调制器的积分器200可以包括OTA 202、输入斩波器204和输出斩波器206。
斩波器的斩波频率需要远离信号带宽至少一个数量级，以避免残留的闪烁噪声破坏信号带宽。不幸的是，DSM的量化噪声已经在远离信号带宽一个数量级的频率处急剧增加，尤其是对于高阶环路滤波器设计而言。因此，尽管斩波器稳定本身起着使低频噪声最小化的作用，但是仍存在着高频量化噪声被向下调制到调制器的基带中的可能性，从而导致SQNR方面的严重劣化、以及转换器的动态范围方面的减少。
如果OTA可以被斩波器稳定在等于采样频率fs的斩波频率处，这将避免量化噪声从高频被向下调制到基带中，这是由于DAC噪声传递函数在采样频率处具有空值（参见图18中的YOUT）。常规的离散时间三角积分调制器只能以fs/2的“最大”速率被斩波。对于本领域普通技术人员而言，很显然的是，根据本公开的运算放大器平衡允许以采样频率fs进行斩波。因此，我们可以享受斩波的益处，而无需担心量化噪声折叠。
通过使用所提出的运算放大器平衡和上面讨论的fs斩波，有效地解决了在存在失调电压的情况下由于参考缩放系统中的DAC非线性所致的性能劣化。以下段落中将解释这两种技术的组合如何消除失调引起的DAC误差的机制。
从概念上讲，运算放大器平衡针对
Figure 560537DEST_PATH_IMAGE007
和
Figure 913021DEST_PATH_IMAGE011
施加相同的代码，并且以采样频率fs进行斩波意味着，DAC针对
Figure 855569DEST_PATH_IMAGE007
和
Figure 293504DEST_PATH_IMAGE012
经历了相反极性和相同量值的失调误差。图21中示出了针对每种情况的对应DAC映射函数。所得的效果是经平均的波形（虚线），该波形是线性的。
提出了基于频率分析对该去除机制的解释以用于更深的理解。DAC非线性引起的误差由下式给出：
Figure 651804DEST_PATH_IMAGE013
该误差被建模为去往输入的附加反馈路径，如图22中所示。要注意的是，该示例基于多位三角积分调制器，其组合了参考缩放、运算放大器平衡和采样频率fs斩波。下面讨论了单位实现方式。所描述的针对多位实现方式的分析可以被容易地扩展到单位实现方式。
基于图22中的模型，图23图示了该误差项Eos的频率响应，该频率响应示出了失真的噪声成形频谱，其在低频处具有增加的本底噪声（noise floor），该本底噪声会破坏我们感兴趣的频带。运算放大器平衡方案中的固有滤波器（1+z-1）对该噪声进行重新成形，并且在fs处创建空值（参见EOS，FB）。随后的fs斩波（由斩波序列SCH表示）使该空值偏移到基带（参见EOS，CH）。作为结果，由于DAC非线性所致的误差在基带处被衰减，并且变得可忽略。
上面已经讨论了当使用具有偶数个和奇数个量化器级的独立参考缩放DAC时的SNDR劣化。图24将这些性能与我们组合了参考缩放、运算放大器平衡和fs斩波的实现方式进行比较。很显然的是，SNR劣化在所提出的技术的情况下完全恢复。
图25示出了使用参考缩放、运算放大器平衡和fs斩波的单位DS ADC的框图。在反馈路径中应用一阶FIR滤波器0.5（1+z-1）以使得能够实现参考缩放（在1.3节中描述的），同时添加补偿路径以确保环路滤波器设计的恢复。图26中描绘的表格总结了针对延迟积分器和非延迟积分器设计的补偿器。重要的是要注意，虽然FIR滤波器以fs来计时，但是补偿器需要以2fs来计时。
在表格6中给出了图25的YOUT、YFB和YCMP处的信号转换的示例，这假设是H1(z)中的非延迟积分器的情况。在该示例中，可以从反馈信号YFB中观察到若干个特性，并且这些特性是我们技术的结果，这些技术被扼要复述如下。
FIR反馈产生DAC代码0和控制状态“0/0”，这导致了没有参考电容器附接到有源电路，从而有效地减少了反馈路径上的热噪声贡献。
运算放大器平衡方案从
Figure 124373DEST_PATH_IMAGE007
到
Figure 237823DEST_PATH_IMAGE008
施加相同的反馈代码，以使得三角积分调制器免疫于采样电容器之间的电容器不匹配的影响，并且使得能够进行fs斩波。
运算放大器平衡和fs斩波的组合进一步消除了与参考缩放DAC相关联的失调引起的DAC非线性问题。
与YFB不同，YCMP由于补偿器而不能被保证从
Figure 163054DEST_PATH_IMAGE007
到
Figure 574312DEST_PATH_IMAGE009
具有相同的代码。对运算放大器平衡方案的这种违反使YCMP遭受失调引起的DAC非线性的影响。为了避免来自该问题的任何性能劣化，在模拟域中实现补偿器函数，以使得补偿路径的DAC由YOUT直接控制，该YOUT是两级信号+1和-1。因此，没有参考缩放意味着没有DAC非线性问题。由于来自补偿的噪声是通过第一积分器进行噪声成形的，因此即使没有来自参考缩放的帮助，该噪声的贡献在DSM中也固有地很小。
虽然已经在附图和前述描述中详细图示和描述了本公开，但是应当认为本公开在性质上是说明性的而不是限制性的。要理解的是，仅呈现了优选实施例，并且期望保护落入本公开的精神内的所有改变、修改和进一步应用。

Claims (20)

1.一种三角积分模数转换器（ADC），包括：
三角积分调制器，其包括：
第一求和节点，用于对模拟输入信号和反馈信号进行求和，并且输出第一求和模拟信号；
环路滤波器，其根据噪声成形函数对第一求和模拟信号进行滤波，并且输出经滤波的模拟信号；
量化器，其对经滤波的模拟信号进行量化，并且输出量化输出信号；
反馈路径，其将量化器的输出与求和节点的输入进行连接；以及
反馈路径上的反馈DAC，其接收量化输出信号，并且将量化输出信号转换成反馈信号，所述反馈信号被提供给第一求和节点；以及
其中反馈DAC包括开关电容器电路，开关电容器电路包括多个单元元件，开关电容器电路被配置成取决于量化输出信号的DAC代码来将每一个相应单元元件选择性地连接到不同的连接状态中，所述不同的连接状态包括：
第一连接状态，其中相应单元元件被连接以将第一信号提供给反馈DAC的输出，所述第一连接状态对应于第一信号电平；
第二连接状态，其中相应单元元件被连接以将第二信号提供给反馈DAC的输出，所述第二连接状态对应于第二信号电平；以及
第三连接状态，其中相应单元元件与反馈DAC的输出断开，所述第三连接状态对应于第三信号电平。
2.根据权利要求1所述的三角积分ADC，其中开关网络被配置成在所述第三连接状态中将单元元件连接到共模电压。
3.根据权利要求1所述的三角积分ADC，其中反馈DAC是单位DAC，并且量化器是单位量化器。
4.根据权利要求3所述的三角积分ADC，进一步包括：
有限脉冲响应（FIR）滤波器，其在量化输出信号到达反馈DAC之前对其进行滤波，FIR滤波器被配置成输出经滤波的量化输出信号，其中量化输出信号中以预定速率在第一值与第二值之间交替的部分被具有第三量化值的信号部分所代替。
5.根据权利要求4所述的三角积分ADC，进一步包括：
补偿反馈路径，其将量化器的输出连接到环路滤波器；以及
补偿反馈路径上的补偿滤波器，
其中环路滤波器具有噪声传递函数，
其中FIR滤波器更改噪声传递函数，以及
其中补偿滤波器对FIR滤波器进行补偿，使得噪声传递函数被恢复。
6.根据权利要求5所述的三角积分ADC，其中环路滤波器包括：第一积分器，其接收第一求和模拟信号；第二积分器，其输出经滤波的模拟信号；以及第二求和节点，
其中第二求和节点具有接收第一积分器的输出的第一输入、连接到补偿反馈路径的第二输入、以及连接到第二积分器的输入的输出，
其中第一积分器接收第一求和模拟信号，并且将第一积分模拟信号输出到第二求和节点的第一输入，
其中补偿滤波器将补偿信号输出到第二求和节点的第二输入；
其中第二求和节点输出第二求和模拟信号，第二求和模拟信号是第一积分模拟信号和补偿信号之和，以及
其中第二积分器对第二求和信号进行积分以形成经滤波的模拟信号。
7.根据权利要求4所述的三角积分ADC，其中FIR滤波器具有传递函数
Figure 247189DEST_PATH_IMAGE001
。
8.一种三角积分调制器，其包括：
关于彼此非重叠的第一时钟相位信号和第二时钟相位信号；
求和节点，其对模拟输入信号和反馈信号进行求和；
环路滤波器，其根据噪声成形函数对第一求和模拟信号进行滤波，并且输出经滤波的模拟信号，环路滤波器包括：
双采样积分器，其包括第一电容器路径和第二电容器路径，其中在第一时钟相位信号期间，第一电容器路径对模拟输入信号进行采样并且第二电容器路径对样本进行积分，并且其中在第二时钟相位信号期间，第二电容器路径对样本进行积分并且第二电容器路径对模拟输入信号进行采样；
量化器，其对双采样积分器的输出进行量化；
反馈路径，其将量化器的输出连接到求和节点；以及
反馈路径上的保持滤波器，
其中第一电容器路径和第二电容器路径具有第一采样频率，
其中双采样积分器具有第二采样频率，第二采样频率是第一采样频率的两倍，
其中按预定因子对量化器的输出进行下采样以形成下采样信号，下采样信号被输出到反馈路径，
其中在下采样信号被馈送到保持滤波器之前，在反馈路径上按所述预定因子对下采样信号进行上采样，
其中上采样信号包括DAC代码，以及
其中保持滤波器在第一时钟相位信号和第二时钟相位信号的每个时段期间将上采样信号的DAC代码的值保持在恒定电平处，以生成反馈信号。
9.根据权利要求8所述的三角积分调制器，其中保持滤波器函数是1+z-1。
10.根据权利要求9所述的三角积分调制器，其中保持滤波器函数使反馈信号在第一采样频率处的频率内容为空。
11.根据权利要求8所述的三角积分调制器，其中在第一时钟相位信号和第二时钟相位信号中的仅一个的时段期间由上采样信号指示的DAC代码被用来生成反馈信号。
12.根据权利要求8所述的三角积分调制器，其中所述预定因子是二。
13.根据权利要求8所述的三角积分调制器，其中双采样积分器包括：运算跨导放大器（OTA）、用于对去往OTA的输入进行斩波的输入斩波器电路、以及用于对OTA的输出进行斩波的输出斩波器电路，
其中输入斩波器电路和输出斩波器电路具有斩波频率，以及
其中斩波频率对应于第一采样频率。
14.一种三角积分ADC，其包括：
关于彼此非重叠的第一时钟相位信号和第二时钟相位信号；
三角积分调制器，其包括：
第一求和节点，用于对模拟输入信号和反馈信号进行求和，并且输出第一求和模拟信号；
环路滤波器，其根据噪声成形函数对第一求和模拟信号进行滤波，并且输出经滤波的模拟信号；
量化器，其对经滤波的模拟信号进行量化，并且输出量化输出信号；
反馈路径，其将量化器的输出与求和节点的输入进行连接；以及
反馈路径上的反馈DAC，其接收量化输出信号，并且将量化输出信号转换成反馈信号，反馈信号被提供给第一求和节点；以及
其中反馈DAC包括开关电容器电路，开关电容器电路包括多个单元元件，开关电容器电路被配置成取决于量化输出信号的DAC代码来将每一个相应单元元件选择性地连接到不同的连接状态中，所述不同的连接状态包括：
第一连接状态，其中相应单元元件被连接以将第一信号提供给反馈DAC的输出，所述第一连接状态对应于第一信号电平；
第二连接状态，其中相应单元元件被连接以将第二信号提供给反馈DAC的输出，所述第二连接状态对应于第二信号电平；以及
第三连接状态，其中相应单元元件与反馈DAC的输出断开，所述第三连接状态对应于第三信号电平，以及
其中环路滤波器包括具有第一电容器路径和第二电容器路径的双采样积分器，其中在第一时钟相位信号期间，第一电容器路径对模拟输入信号进行采样并且第二电容器路径对样本进行积分，并且其中在第二时钟相位信号期间，第二电容器路径对样本进行积分并且第二电容器路径对模拟输入信号进行采样，
其中量化器对双采样积分器的输出进行量化，
其中反馈路径包括保持滤波器，
其中第一电容器路径和第二电容器路径具有第一采样频率，
其中双采样积分器具有第二采样频率，第二采样频率是第一采样频率的两倍，
其中按预定因子对量化器的输出进行下采样以形成下采样信号，下采样信号被输出到反馈路径，
其中在下采样信号被馈送到保持滤波器之前，在反馈路径上按所述预定因子对下采样信号进行上采样，
其中上采样信号包括DAC代码，以及
其中保持滤波器在第一时钟相位信号和第二时钟相位信号的每个时段期间将上采样信号的DAC代码的值保持在恒定电平处，以生成反馈信号。
15.根据权利要求14所述的三角积分ADC，其中开关网络被配置成在所述第三连接状态中将单元元件连接到共模电压。
16.根据权利要求14所述的三角积分ADC，其中双采样积分器包括：运算跨导放大器（OTA）、用于对去往OTA的输入进行斩波的输入斩波器电路、以及用于对OTA的输出进行斩波的输出斩波器电路，
其中输入斩波器电路和输出斩波器电路具有斩波频率，以及
其中斩波频率对应于第一采样频率。
17.根据权利要求14所述的三角积分ADC，其中保持滤波器函数是1+z-1。
18.根据权利要求15所述的三角积分ADC，其中保持滤波器函数使反馈信号在第一采样频率处的频率内容为空。
19.根据权利要求14所述的三角积分ADC，其中反馈DAC是单位DAC，并且量化器是单位量化器，并且，
进一步包括：
有限脉冲响应（FIR）滤波器，其在量化输出信号到达反馈DAC之前对其进行滤波，FIR滤波器被配置成输出经滤波的量化输出信号，其中量化输出信号中以预定速率在第一值与第二值之间交替的部分被具有第三量化值的信号部分所代替。
20.根据权利要求19所述的三角积分ADC，进一步包括：
补偿反馈路径，其将量化器的输出连接到环路滤波器；以及
补偿反馈路径上的补偿滤波器，
其中环路滤波器具有噪声传递函数，
其中FIR滤波器更改噪声传递函数，以及
其中补偿滤波器对FIR滤波器进行补偿，使得噪声传递函数被恢复。
CN201880090486.9A 2017-12-29 2018-12-27 用于三角积分调制器的功率减少和性能增强技术 Pending CN111742494A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762611586P 2017-12-29 2017-12-29
US62/611586 2017-12-29
PCT/US2018/067635 WO2019133685A1 (en) 2017-12-29 2018-12-27 Power reduction and performance enhancement techniques for delta sigma modulator

Publications (1)

Publication Number Publication Date
CN111742494A true CN111742494A (zh) 2020-10-02

Family

ID=67068138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880090486.9A Pending CN111742494A (zh) 2017-12-29 2018-12-27 用于三角积分调制器的功率减少和性能增强技术

Country Status (4)

Country Link
US (1) US11451239B2 (zh)
CN (1) CN111742494A (zh)
DE (1) DE112018006099T5 (zh)
WO (1) WO2019133685A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015426B2 (en) 2022-08-04 2024-06-18 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508330B1 (en) * 2007-10-11 2009-03-24 Texas Instruments Incorporated Apparatus and method for improving performance of sigma-delta modulators having non-ideal components
US7679540B2 (en) 2007-11-30 2010-03-16 Infineon Technologies Ag Double sampling DAC and integrator
US7928886B2 (en) 2009-07-01 2011-04-19 Infineon Technologies Ag Emulation of analog-to-digital converter characteristics
EP2658131A1 (en) * 2012-04-24 2013-10-30 Texas Instruments Deutschland Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling
US8633843B2 (en) * 2012-06-19 2014-01-21 Infineon Technologies Ag System and method for chopping oversampled data converters
EP3413468A1 (en) * 2017-06-08 2018-12-12 Nxp B.V. A sigma delta modulator, integrated circuit and method therefor

Also Published As

Publication number Publication date
US20200343904A1 (en) 2020-10-29
WO2019133685A1 (en) 2019-07-04
DE112018006099T5 (de) 2020-08-20
US11451239B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US6040793A (en) Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
US8325074B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US6614374B1 (en) High performance switched-capacitor filter for oversampling Sigma-Delta digital to analog converters
US7375666B2 (en) Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7102557B1 (en) Switched capacitor DAC
US5990819A (en) D/A converter and delta-sigma D/A converter
US6873276B2 (en) Delta-sigma modulators with improved noise performance
EP1590888B1 (en) Signal processing system with baseband noise modulation and noise filtering
JP2892549B2 (ja) スイッチトキャパシタ積分器
WO2000008765A2 (en) Delta-sigma a/d converter
US8384573B2 (en) Low-power digital-to-analog converter
JP2002543656A (ja) シグマ−デルタａｄ変換器
US7952506B2 (en) ΔΣ-type A/D converter
WO2017037744A2 (en) A delta sigma modulator with noise attenuating feedback filters
Kumar et al. Reset-free memoryless delta–sigma analog-to-digital conversion
US20140028483A1 (en) Low-power sigma-delta converter
CN111742494A (zh) 用于三角积分调制器的功率减少和性能增强技术
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
EP4113847A1 (en) A sigma delta modulator and method therefor
Singh et al. A 14 bit dual channel incremental continuous-time delta sigma modulator for multiplexed data acquisition
Gong et al. A 120 dB multi-bit SC audio DAC with second-order noise shaping
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
Basak et al. Gm-cell nonlinearity compensation technique using single-bit quantiser and FIR DAC in Gm-C based delta-sigma modulators
US10892770B2 (en) Noise shaping in a digital-to-analog convertor
Jain et al. Effective filtering of requantization error in dual quantized CTDSM using FIR DAC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination