CN111739795B - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN111739795B CN111739795B CN202010588990.0A CN202010588990A CN111739795B CN 111739795 B CN111739795 B CN 111739795B CN 202010588990 A CN202010588990 A CN 202010588990A CN 111739795 B CN111739795 B CN 111739795B
- Authority
- CN
- China
- Prior art keywords
- etching
- polysilicon gate
- power supply
- process gas
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 113
- 229920005591 polysilicon Polymers 0.000 claims abstract description 104
- 230000008569 process Effects 0.000 claims abstract description 67
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 70
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 20
- 229910018503 SF6 Inorganic materials 0.000 claims description 15
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 15
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 15
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 46
- 230000002829 reductive effect Effects 0.000 abstract description 12
- 210000002381 plasma Anatomy 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 230000001105 regulatory effect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000036632 reaction speed Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3343—Problems associated with etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请提供一种刻蚀方法，包括：预刻蚀步骤，向刻蚀腔室内通入第一工艺气体，并开启电源，对多晶硅栅极顶部表面进行刻蚀；上射频电源和下射频电源皆输出连续波；掺杂刻蚀步骤，通入第二工艺气体，对多晶硅栅极进行刻蚀；上射频电源输出连续波，下射频电源输出脉冲波；主刻蚀步骤，通入第三工艺气体，对多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在多晶硅栅极的顶部沉积形成保护层，以获得指定图案；过刻蚀步骤，通入第四工艺气体，对具有指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。应用本申请，在现有技术之上大幅度缩小甚至消除微观负载效应，且没有“缩脖”或“内陷”效应。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种刻蚀方法。
背景技术
MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)集成电路因其具有低功耗、大噪声容限、易于设计等优点，而被广泛应用于消费电子、移动互联网、智能通信、汽车电子、工业控制、医疗电子等领域。随着电路集成度的不断提高，对半导体器件的加工线宽要求也越来越小。例如，由于多晶硅栅极的形貌(Profile)及关键尺寸CD(CriticalDimension)对MOS器件的驱动电流、等效电阻等器件性能有较大影响，所以多晶硅栅极的刻蚀精度则对MOS器件的稳定性具有较大影响。
双掺杂(N型掺杂和P型掺杂)多晶硅栅极是指顶部被掺入N型或P型的原子或元素的多晶硅栅极。在等离子体刻蚀过程中，由于两种掺杂的多晶硅栅极对反应腔室中的离子或电子的洛伦兹力不同，会使反应物或生成物在栅极表面的反应或吸附程度不同，从而造成N、P两种掺杂的多晶硅栅极形貌不同，最终导致CD不同。随着半导体制造工艺向下节点推进，器件的关键尺寸缩小，图形化刻蚀过程中的微观负载效应(图形密集度不同则刻蚀速率不同，导致多晶硅栅极不同位置的刻蚀尺寸不一致)欲见明显。
现有技术中，针对这种微观负载效应的改善方案大多是通过光刻工艺补偿来改善，但这些方式只能在一定程度上缩小这种微负载效应的影响，且缩小影响后获得的CD尺寸仍无法满足器件的电性能要求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种的刻蚀方法，其可在现有技术之上大幅度缩小甚至消除微观负载效应。
为实现本发明的目的而提供一种刻蚀方法，包括：
预刻蚀步骤，向刻蚀腔室内通入第一工艺气体，并开启上射频电源和下射频电源，对多晶硅栅极顶部表面进行刻蚀；所述上射频电源和所述下射频电源皆输出连续波；
掺杂刻蚀步骤，停止向所述刻蚀腔室内通入所述第一工艺气体，并通入第二工艺气体，对所述多晶硅栅极进行刻蚀；所述上射频电源输出连续波，所述下射频电源输出脉冲波；
主刻蚀步骤，通入第三工艺气体，对所述多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在所述多晶硅栅极的顶部沉积形成保护层，以获得指定图案；
过刻蚀步骤，停止向所述刻蚀腔室内通入所述第三工艺气体，并通入第四工艺气体，以对具有所述指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。
可选地，所述第一工艺气体包括四氟甲烷。
可选地，所述掺杂刻蚀步骤中，所述下射频电源的占空比的取值范围为10％～25％。
可选地，所述第二工艺气体包括六氟化硫和二氟甲烷。
可选地，所述掺杂刻蚀步骤中，自所述多晶硅栅极顶部向下刻蚀至所述多晶硅栅极总厚度的三分之一位置处。
可选地，所述掺杂刻蚀步骤中，所述上射频电源的功率与所述下射频电源的功率的比值的取值范围为0.8～1.2。
可选地，所述指定刻蚀深度为所述多晶硅栅总厚度的70％～80％。
可选地，所述第三工艺气体包括六氟化硫和二氟甲烷，其中，所述六氟化硫用作刻蚀气体，所述二氟甲烷用作沉积气体。
可选地，所述主刻蚀步骤中，通过调节所述六氟化硫和所述二氟甲烷的比例来控制所述多晶硅栅极侧壁的陡直程度。
可选地，所述第四工艺气体包括溴化氢和/或氧气。
本发明具有以下有益效果：
本发明提供的刻蚀方法，在进行主刻蚀步骤之前先进行掺杂刻蚀步骤，且掺杂刻蚀步骤中下射频电源输出脉冲波，使得工艺气体被电离的等离子体形成脉冲等离子体，可通过调节下射频电源输出脉冲波的频率和占空比，调节脉冲等离子体的运动及反应速度，使得脉冲等离子体刻蚀多晶硅栅极顶部掺杂区域时，在N型掺杂部分和P型掺杂部分的刻蚀速率的差异非常小，从而在去除多晶硅栅极顶部的N型掺杂部分和P型掺杂部分的同时，确保刻蚀后N型多晶硅栅极与P型多晶硅栅极形貌的一致性，不具有“缩脖”或“内陷”效应，在现有技术之上大幅度缩小甚至消除微观负载效应，将微观负载值调至1nm，为14nm(关键尺寸)及以下节点制程中的微负载效应提供有效的解决方案。
附图说明
图1a为刻蚀后出现“缩脖”效应的N型多晶硅栅极的形貌示意图；
图1b为刻蚀后出现“缩脖”效应的P型多晶硅栅极的形貌示意图；
图2a为采用刻蚀气体与沉积气体混合的方式进行刻蚀后的N型多晶硅栅极的形貌示意图；
图2b为采用刻蚀气体与沉积气体混合的方式进行刻蚀后的P型多晶硅栅极的形貌示意图；
图3为本申请实施例提供的刻蚀方法的流程示意图；
图4a为采用本申请实施例提供的刻蚀方法刻蚀后的N型多晶硅栅极的形貌示意图；
图4b为采用本申请实施例提供的刻蚀方法刻蚀后的P型多晶硅栅极的形貌示意图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例为了改善N型和P型双掺杂多晶硅栅极在图形化刻蚀过程中的微观负载效应，对该双掺杂多晶硅栅极的刻蚀工艺进行深刻研究，并作了诸多改进，比如选择副产物较少的刻蚀气体(可以但不限于四氟甲烷)，则N型与P型掺杂的多晶硅栅极对副产物吸附的差异较小，两种掺杂的多晶硅栅极的微观负载效应也较小。但该改进工艺中会在多晶硅栅极顶部刻蚀硬掩膜层(一般为氧化硅或氮化硅)，使得顶部出现如图1a和图1b所示的“缩脖”效应(顶部边缘向内收缩，如图a和图1b中圆圈部分所示)而影响器件性能，且这种“缩脖”效应无法通过调节气体比例、压力或电源功率等方式进行改善，故而，无法保证N型和P型的多晶硅栅极形貌的良好和一致性。为了进一步改善上述“缩脖”效应，本申请在通入刻蚀气体时还通入了沉积气体，该沉积气体对上述硬掩膜层的刻蚀速率较低，且可以在多晶硅栅极顶部沉积形成保护层，有效保护栅极的顶部形貌，继而减弱甚至消除顶部“缩脖”效应。但是该采用刻蚀气体与沉积气体混合的方式，由于沉积与刻蚀作用对N型多晶硅栅极和P型多晶硅栅极的影响不一致，对N型多晶硅栅极的沉积作用比对P型多晶硅的沉积作用略强，使刻蚀后的N型多晶硅栅极和P型多晶硅栅极的形貌如图2a和图2b所示，即N型多晶硅栅极的形貌较倾斜，而CD尺寸(Critical Dimension)与P型多晶硅栅极相比较大。鉴于这两种改善双掺杂多晶硅栅极形貌的微观负载效应的方式均不是很理想，本实施例提供了一种新的刻蚀方法，以在现有技术之上大幅度缩小甚至消除微观负载效应，且尽可能避免出现上述两种改善工艺中的缺陷。可以理解的是，本申请中的N型和P型分别指两种多晶硅类型。
请参阅图3，为本申请实施例提供的刻蚀方法的流程图，该刻蚀方法可以包括以下步骤：
预刻蚀步骤S1，向刻蚀腔室内通入第一工艺气体，并开启上射频电源和下射频电源，对多晶硅栅极顶部表面进行刻蚀；上射频电源和下射频电源皆输出连续波。
在本实施例中，由于多晶硅表面通常会发生自然氧化，形成自然氧化层，为便于实施后续刻蚀工艺，可在向刻蚀腔室内通入第一工艺气体，并开启上射频电源和下射频电源后，先执行预刻蚀步骤S1，对多晶硅栅极表面的氧化层进行刻蚀。其中，第一工艺气体可以包括刻蚀后副产物较少的四氟甲烷，以进一步降低多晶硅栅极形貌的微观负载效应。
掺杂刻蚀步骤S2，停止向刻蚀腔室内通入第一工艺气体，并通入第二工艺气体，对多晶硅栅极进行刻蚀；其中，上射频电源输出连续波，下射频电源输出脉冲波。
在本实施例中，进行主刻蚀步骤S3之前可以先进行掺杂刻蚀步骤S2，以专门去除多晶硅栅极顶部的N型掺杂部分和P型掺杂部分。且掺杂刻蚀步骤S2中的上射频电源输出连续波，下射频电源输出脉冲波，使第二工艺气体被电离(第二工艺气体在上射频电源的作用下被电离)出的等离子体形成脉冲等离子体，由于脉冲等离子体的脉冲特性(间歇性)，使得参与刻蚀的等离子的能量降低，其对掺杂部分进行刻蚀时(相对连续等离子体)刻蚀速率显著减小，使得其对N型掺杂部分和P型掺杂部分的刻蚀速率的差值也会变小，可以缩小刻蚀后的形貌差异，即降低微观负载效应。且可通过调节下射频电源输出的脉冲波的频率和占空比，调节脉冲等离子体的运动及反应速度，使得脉冲等离子体刻蚀多晶硅栅极顶部掺杂区域时，在N型掺杂部分和P型掺杂部分的刻蚀速率的差异非常小，从而确保刻蚀后N型多晶硅栅极与P型多晶硅栅极形貌的一致性，在现有技术之上大幅度缩小甚至消除微观负载效应。且可通过选择合适的第二工艺气体以避免刻蚀多晶硅栅极顶部的硬掩膜层，从而避免出现上述的“缩脖”效应。
于本申请的一具体实施方式中，经本申请研究发现，当等效下射频电源功率(即下射频电源功率与占空比的乘积)不变时，下射频电源功率越大占空比越小，则双掺杂型多晶硅栅极形貌的微观负载效应越小。但若占空比过小则脉冲等离子体的运动速度和对N型掺杂部分和P型掺杂部分的刻蚀速度也较小，使得工作效率太低。所以，综合上述两方面因素，本实施例中下射频电源的占空比的取值范围可以为10％～25％。需要说明的是，该占空比的取值范围只是本申请的一较佳实施例，本申请并不以此为限，只要该下射频电源作用下形成的脉冲等离子体能确保刻蚀后N型多晶硅栅极与P型多晶硅栅极形貌的一致性，在现有技术之上大幅度缩小甚至消除微观负载效应即可，比如下射频电源的占空比的取值范围也可以为小于等于70％。
于本申请的另一具体实施方式中，经本申请研究发现，采用六氟化硫和和二氟甲烷形成的脉冲等离子体进行刻蚀工艺时，其减弱双掺杂多晶硅栅极形貌的微观负载效应的作用较为突出，所以，本实施例中第二工艺气体优选包括六氟化硫和二氟甲烷。且二氟甲烷对上述硬掩膜层的刻蚀速率较低，还可以在多晶硅栅极顶部沉积形成保护层，有效保护栅极的顶部形貌，进一步避免出现顶部“缩脖”效应。其中，六氟化硫和二氟甲烷的流量的取值范围均可以为5sccm～100sccm(standard cubic centimeter per minute，标况毫升每分)。
可以理解的是，第二工艺气体还可以包括氮气和氦气，以在腔室压力一定的情况下调节六氟化硫和二氟甲烷的气体流量。其中，氮气和氦气的流量均可以为5sccm-500sccm。需要说明的是，本实施例对工艺气体的流量均不作具体限定，只要其能实现本申请的刻蚀过程即可。
于本申请的另一具体实施方式中，在上述掺杂刻蚀步骤S2中，上射频电源的功率与下射频电源的功率的比值的取值范围可以为0.8～1.2。通常情况下，上射频电源的作用是使工艺气体辉光放电形成等离子体；而下射频电源的作用是在上下电极之间形成偏压，吸引等离子体向下运动进行刻蚀。而本申请经研究发现，对于双掺杂多晶硅形貌微观负载效应的控制具有以下趋势：当上射频电源的功率不变和下射频电源的占空比不变时，增大下射频电源的功率可以有效降低微观负载效应，所以本实施例中可以适当提高下射频电源的提供的偏压功率，以进一步降低微观负载效应，例如上射频电源的射频功率与下射频电源的偏压功率的比值的取值范围可以为0.8～1.2。
具体地，当上射频电源的射频功率与下射频电源的偏压功率的比值约等于1时，在下射频电源的偏压功率作用下形成的脉冲等离子体对双掺杂的多晶硅栅极的刻蚀速率差最小，使得双掺杂多晶硅形貌微观负载效应也相对最小。若继续增大下射频电源的偏压功率(上述比值小于1)，则会增大脉冲等离子体的运动速率和反应速率，继而增大刻蚀速率及对双掺杂的多晶硅栅极的刻蚀速率差，则会增大双掺杂多晶硅形貌微观负载效应。而若减小下射频电源的偏压功率(上述比值大于1)，则偏压功率吸引的等离子体不足，致使刻蚀N型多晶硅栅极与P型多晶硅栅极的等离子体分布不均，则会使得选择比较大的一方刻蚀速率较大、选择比较小的一方刻蚀速率较小，继而增大N型多晶硅栅极与P型多晶硅栅极的刻蚀速率差，则也会增大双掺杂多晶硅形貌微观负载效应。所以，上射频电源的射频功率与下射频电源的偏压功率的比值的取值优选为1。
于本申请的另一具体实施方式中，掺杂刻蚀步骤S2中，可以自多晶硅栅极顶部向下刻蚀至多晶硅栅极总厚度的三分之一位置处，以保证将掺杂部分完全刻蚀。
主刻蚀步骤S3，通入第三工艺气体，对多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在多晶硅栅极的顶部沉积形成保护层，以获得指定图案。
其中，指定图案通常是一与下述目标图案较为接近的值，比如目标图案是具有目标尺寸的圆锥形，则指定图案可以具有指定尺寸(通常小于目标尺寸)是圆锥形(也可以是圆台)。指定刻蚀深度通常(但不限于是)指一与目标刻蚀深度较为接近的值，比如可以为多晶硅栅总厚度的70％～80％，以能够获得指定图案。
在本实施例中，执行上述掺杂刻蚀步骤S2刻蚀掉多晶硅栅极顶部的N型掺杂部分和P型掺杂部分之后，可以先停止通入上述第二工艺气体，并通入第三工艺气体，且上射频电源输出连续波，下射频电源输出脉冲波，对进行了掺杂刻蚀步骤S2的多晶硅栅极继续刻蚀，直至达到指定刻蚀深度。且本实施例的主刻蚀过程中还在多晶硅栅极的顶部沉积形成保护层，有效保护栅极的顶部形貌，防止出现上述“缩脖”效应，以获得顶部形貌较为一致的指定图案。
具体地，第三工艺气体可以包括但不限于六氟化硫和二氟甲烷，其中，六氟化硫用作刻蚀气体，二氟甲烷用作沉积气体。采用六氟化硫用作刻蚀气体，对多晶硅的刻蚀速率较高，刻蚀效果较好。采用二氟甲烷用作沉积气体，使得沉积与刻蚀作用对N型多晶硅栅极和P型多晶硅栅极的影响较为一致，可以进一步保证在多晶硅栅极的顶部沉积形成有效的保护层，以进一步保护多晶硅栅极的顶部形貌，防止出现上述“缩脖”效应。需要说明的是，本实施例对第三工艺气体不作具体限定，只要能实现本实施例的图形刻蚀即可，例如，也可以用氮气作为沉积气体。
进一步地，在主刻蚀步骤S3中，由于沉积气体较多则多晶硅栅极(尤其是N型多晶硅栅极)容易倾斜，所以，可以通过调节六氟化硫和二氟甲烷的比例来控制多晶硅栅极侧壁的陡直程度。
另外，第三工艺气体还可以包括氮气和氦气，其中，氮气也可作为沉积气体，用以调节沉积气体的含量。氦气可作为稀释气体，用以平衡腔室内的压力和反应气体的含量。
过刻蚀步骤S4，停止向刻蚀腔室内通入第三工艺气体，并通入第四工艺气体，以对具有指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。其中，目标图案可以理解为通过刻蚀进行图形化想要得到的任意图案。
优选地，鉴于刻蚀多晶硅栅极多是停止在栅氧化硅上，第四工艺气体可以包括溴化氢和氧气，或者单独的溴化氢，或者单独的氧气，以实现多晶硅刻蚀对栅氧化硅的高选择比。
另外，对于本实施例进行刻蚀所采用的等离子体刻蚀机台，其上射频电源的频率可以为13.56MHz，上射频电源的功率(连续波)可以为500W-2500W；下射频电源的功率(脉冲波)可以为30W-800W,下射频电源的频率可以为100Hz～1000Hz，其脉冲占空比可以为10％～70％。刻蚀腔室的工艺压力的范围为3mT～50mT(毫托)。静电吸盘的温度范围可以为-30～100℃，优选20～80℃，以便于工艺的实施，及得到更好的工艺效果。
本实施例为便于对多晶硅栅极形貌的微观负载效应进行量化，定义形貌的微观负载值，微负载值越趋近于0，两者形貌越接近，因刻蚀造成的器件电性能差异也越小。该微观负载值可以为：N掺杂多晶硅栅极底部CD尺寸减去顶部CD尺寸的差，与P型掺杂多晶硅栅极底部CD尺寸减去顶部CD尺寸的差，两者相减的差值。如上述采用刻蚀气体与沉积气体混合的方式获得的双掺杂多晶硅栅极，其形貌的微观负载值为10nm。而采用本实施例提供的刻蚀方法刻蚀后的双掺杂多晶硅栅极的形貌如图4a和图4b所示，该刻蚀后的双掺杂型多晶硅栅极形貌良好，不具有“缩脖”或“内陷”效应，也没有其它微观负载效应，可以将微观负载值调至1nm，从而为14nm(关键尺寸)及以下节点制程中的微负载效应提供有效的解决方案。
本实施例提供的刻蚀方法，在进行主刻蚀步骤S3之前先进行掺杂刻蚀步骤S2，且掺杂刻蚀步骤S2中下射频电源输出脉冲波，使得工艺气体被电离出的等离子体形成脉冲等离子体，且可通过调节下射频电源输出脉冲波的频率和占空比，调节脉冲等离子体的运动及反应速度，使得脉冲等离子体刻蚀多晶硅栅极顶部掺杂区域时，在N型掺杂部分和P型掺杂部分的刻蚀速率的差异非常小，从而在去除多晶硅栅极顶部的N型掺杂部分和P型掺杂部分的同时，确保刻蚀后N型多晶硅栅极与P型多晶硅栅极形貌的一致性，不具有“缩脖”或“内陷”效应，在现有技术之上大幅度缩小甚至消除微观负载效应，将微观负载值调至1nm，为14nm(关键尺寸)及以下节点制程中的微负载效应提供有效的解决方案。
可以理解的是，以上实施方式仅仅是为了说明本申请的原理而采用的示例性实施方式，然而本申请并不局限于此。对于本领域内的普通技术人员而言，在不脱离本申请的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本申请的保护范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种刻蚀方法，其特征在于，包括：
预刻蚀步骤，向刻蚀腔室内通入第一工艺气体，并开启上射频电源和下射频电源，对多晶硅栅极顶部表面进行刻蚀；所述上射频电源和所述下射频电源皆输出连续波；其中，所述多晶硅栅极为双掺杂的多晶硅栅极；
掺杂刻蚀步骤，停止向所述刻蚀腔室内通入所述第一工艺气体，并通入第二工艺气体，对所述多晶硅栅极进行刻蚀；所述上射频电源输出连续波，所述下射频电源输出脉冲波；
主刻蚀步骤，通入第三工艺气体，对所述多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在所述多晶硅栅极的顶部沉积形成保护层，以获得指定图案；
过刻蚀步骤，停止向所述刻蚀腔室内通入所述第三工艺气体，并通入第四工艺气体，以对具有所述指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述第一工艺气体包括四氟甲烷。
3.根据权利要求1所述的刻蚀方法，其特征在于，所述掺杂刻蚀步骤中，所述下射频电源的占空比的取值范围为10％～25％。
4.根据权利要求1所述的刻蚀方法，其特征在于，所述第二工艺气体包括六氟化硫和二氟甲烷。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述掺杂刻蚀步骤中，自所述多晶硅栅极顶部向下刻蚀至所述多晶硅栅极总厚度的三分之一位置处。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述掺杂刻蚀步骤中，所述上射频电源的功率与所述下射频电源的功率的比值的取值范围为0.8～1.2。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述指定刻蚀深度为所述多晶硅栅极总厚度的70％～80％。
8.根据权利要求4所述的刻蚀方法，其特征在于，所述第三工艺气体包括六氟化硫和二氟甲烷，其中，所述六氟化硫用作刻蚀气体，所述二氟甲烷用作沉积气体。
9.根据权利要求4所述的刻蚀方法，其特征在于，所述主刻蚀步骤中，通过调节所述六氟化硫和所述二氟甲烷的比例来控制所述多晶硅栅极侧壁的陡直程度。
10.根据权利要求1所述的刻蚀方法，其特征在于，所述第四工艺气体包括溴化氢和/或氧气。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010588990.0A CN111739795B (zh) | 2020-06-24 | 2020-06-24 | 刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010588990.0A CN111739795B (zh) | 2020-06-24 | 2020-06-24 | 刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111739795A CN111739795A (zh) | 2020-10-02 |
| CN111739795B true CN111739795B (zh) | 2023-08-18 |
Family
ID=72650960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010588990.0A Active CN111739795B (zh) | 2020-06-24 | 2020-06-24 | 刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111739795B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124212A (en) * | 1997-10-08 | 2000-09-26 | Taiwan Semiconductor Manufacturing Co. | High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers |
| CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN102983099A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 半导体集成电路制造方法 |
| CN106711005A (zh) * | 2015-11-13 | 2017-05-24 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体加工设备及等离子体产生方法 |
| CN107305836A (zh) * | 2016-04-19 | 2017-10-31 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀工艺和深硅刻蚀设备 |
| CN108766882A (zh) * | 2018-05-23 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 等离子体硅刻蚀方法以及半导体器件 |
| CN109755123A (zh) * | 2017-11-07 | 2019-05-14 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| CN110739197A (zh) * | 2018-07-18 | 2020-01-31 | 北京北方华创微电子装备有限公司 | 脉冲信号控制方法和装置、等离子体刻蚀方法和设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9922806B2 (en) * | 2015-06-23 | 2018-03-20 | Tokyo Electron Limited | Etching method and plasma processing apparatus |
| JP6945388B2 (ja) * | 2017-08-23 | 2021-10-06 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
-
2020
- 2020-06-24 CN CN202010588990.0A patent/CN111739795B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124212A (en) * | 1997-10-08 | 2000-09-26 | Taiwan Semiconductor Manufacturing Co. | High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers |
| CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN102983099A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 半导体集成电路制造方法 |
| CN106711005A (zh) * | 2015-11-13 | 2017-05-24 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体加工设备及等离子体产生方法 |
| CN107305836A (zh) * | 2016-04-19 | 2017-10-31 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀工艺和深硅刻蚀设备 |
| CN109755123A (zh) * | 2017-11-07 | 2019-05-14 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| CN108766882A (zh) * | 2018-05-23 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 等离子体硅刻蚀方法以及半导体器件 |
| CN110739197A (zh) * | 2018-07-18 | 2020-01-31 | 北京北方华创微电子装备有限公司 | 脉冲信号控制方法和装置、等离子体刻蚀方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111739795A (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018014B2 (en) | Dry etching method | |
| US7718538B2 (en) | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates | |
| CN101153396B (zh) | 等离子刻蚀方法 | |
| US7737042B2 (en) | Pulsed-plasma system for etching semiconductor structures | |
| US7771606B2 (en) | Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| US20080286978A1 (en) | Etching and passivating for high aspect ratio features | |
| US20070134922A1 (en) | Plasma etching method | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| KR20010042106A (ko) | 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술 | |
| US9793127B2 (en) | Plasma generation and pulsed plasma etching | |
| CN102983099A (zh) | 半导体集成电路制造方法 | |
| US20130082030A1 (en) | Plasma Tuning Rods in Microwave Resonator Plasma Sources | |
| CN110911344B (zh) | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 | |
| US5651858A (en) | Method for forming a tapered opening in silicon | |
| CN111739795B (zh) | 刻蚀方法 | |
| US6921723B1 (en) | Etching method having high silicon-to-photoresist selectivity | |
| US20040152331A1 (en) | Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness | |
| US20080003791A1 (en) | Method for fabricating recess gate in semiconductor device | |
| WO2008103453A1 (en) | Pulsed plasma system with pulsed reaction gas replenish for etching semiconductor structures | |
| CN110890277B (zh) | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 | |
| JP2006080355A (ja) | 半導体装置の製造方法 | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| US10229838B2 (en) | Plasma etching method | |
| JP2001257198A (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |