CN111737191B - 共享缓存方法、基带处理单元及其芯片 - Google Patents

共享缓存方法、基带处理单元及其芯片 Download PDF

Info

Publication number
CN111737191B
CN111737191B CN202010695897.XA CN202010695897A CN111737191B CN 111737191 B CN111737191 B CN 111737191B CN 202010695897 A CN202010695897 A CN 202010695897A CN 111737191 B CN111737191 B CN 111737191B
Authority
CN
China
Prior art keywords
cache
subsystem
shared
tracking
capture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010695897.XA
Other languages
English (en)
Other versions
CN111737191A (zh
Inventor
朱佳
沈家瑞
丁杰
文承淦
刘勇
黄维
陈宇
蒋云翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Original Assignee
CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD filed Critical CHANGSHA HAIGE BEIDOU INFORMATION TECHNOLOGY CO LTD
Priority to CN202010695897.XA priority Critical patent/CN111737191B/zh
Publication of CN111737191A publication Critical patent/CN111737191A/zh
Application granted granted Critical
Publication of CN111737191B publication Critical patent/CN111737191B/zh
Priority to PCT/CN2021/090998 priority patent/WO2022016946A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种共享缓存方法，包括设置捕获子系统和若干个跟踪子系统共有的共享缓存区；根据访问请求数量对共享缓存区进行设计；进行跟踪访问控制、捕获访问控制和缓存时钟控制。本发明还公开了包括了所述共享缓存方法的基带处理单元，以及包括了所述共享缓存方法和基带处理单元的芯片。本发明通过共享缓存单元，并对共享的缓存单元进行控制的方式，有效提高了采样点缓存的利用率，并有效减少了缓存容量；同时，本发明能够有效降低芯片的缓存面积，有利于芯片的小型化设计；同时，本发明提高了缓存设计的利用率和统一性，而且降低了缓存功耗，可靠性高且实用性好。

Description

共享缓存方法、基带处理单元及其芯片
技术领域
本发明属于芯片设计领域，具体涉及一种共享缓存方法、基带处理单元及其芯片。
背景技术
随着经济技术的发展和人们生活水平的提高，导航已经成为了人们生产和生活中必不可少的辅助功能，给人们的生产和生活带来了无尽的便利。
在高精度导航芯片中，基带处理单元主要包含捕获子系统和跟踪子系统两个部分。为支持多系统多频点的应用场景，尤其是针对定位定向的高端需求，高精度导航芯片需要支持多频点同时跟踪的特性，引入多个跟踪子系统。在每个跟踪子系统中为支持多通道特性，需要引入大的跟踪采样点缓存。在捕获模块设计中为提升捕获的灵敏度，需要引入大的捕获采样点缓存。在传统的基带处理方法中，将捕获和跟踪的采样点缓存单独设计，会带来很大的面积和功耗消耗，其典型方案框图如图1所示。
基带处理单元主要包括捕获和跟踪两部分：
跟踪模块的典型设计中，引入8个跟踪子系统，可支持8个频点的同时跟踪。每个跟踪子系统内设计4个物理相关通道，通过复用最多支持16个逻辑通道同时跟踪。采样点在经过预处理后，写入跟踪采样点缓存。为获得好的跟踪灵敏度特性，采样速率最高为80MHz。为了支持高采样率和通道的相关复用，跟踪采样点缓存设计容量为64KB。因此全部跟踪子系统的采样点缓存容量为64K*8=512KB；
捕获模块的典型设计中，多路采样点根据配置选择特定一路，经过捕获的预处理写入捕获采样点缓存。捕获算法处理单元，反复读取捕获采样点缓存的数据进行相干累计积分和匹配选择等处理。而相干累加积分的时间会影响捕获灵敏度，更长的积分时间会获得更高的捕获灵敏度。典型捕获采样点缓存的容量配置为512KB。
因此，在现有技术中，全部采样点缓存的容量总需求为1MB，导致芯片设计的面积和功耗急剧增加。在实际应用中，跟踪高采样率，跟踪子系统全部并发，跟踪全通道复用；因此传统的缓存独立设计中，采样点缓存的利用效率较低。
发明内容
本发明的目的之一在于提供一种能够有效减少缓存容量、提高缓存利用率、可靠性高且实用性好的共享缓存方法。
本发明的目的之二在于提供一种包括了所述共享缓存方法的基带处理单元。
本发明的目的之三在于提供一种包括了所述共享缓存方法和基带处理单元的芯片。
本发明提供的这种共享缓存方法，包括如下步骤：
S1. 设置捕获子系统和若干个跟踪子系统共有的共享缓存区；
S2. 根据访问请求数量，对步骤S1得到的共享缓存区进行设计；具体为共有A路跟踪子系统和B路捕获子系统；每一路跟踪子系统有a1个写入请求，a2个读取请求，且每一路跟踪子系统的a1+a2个请求同时访问同一片缓存区；每一路捕获子系统有b1个写入请求，b2个读取请求，且每一路捕获子系统的b1+b2个请求分时访问同一批缓存区间；共享缓存区间共设计C KB，并划分为D个缓存单元，每个缓存单元为E KB ；A、B、a1、a2、b1、b2、C、D和E均为正整数，且E=C/D；
S3. 根据步骤S2设计的共享缓存区，进行跟踪访问控制、捕获访问控制和缓存时钟控制。
步骤S2所述的根据访问请求数量，对步骤S1得到的共享缓存区进行设计，具体为共有8路跟踪子系统和1路捕获子系统；每一路跟踪子系统有1个写入请求，4个读取请求，且每一路跟踪子系统的5个请求同时访问同一片缓存区间；捕获子系统有1个写入请求，1个读取请求，且捕获子系统的2个请求分时访问同一批缓存区间；共享缓存区间共设计640KB，并划分为40个缓存单元，每个缓存单元为16KB。
步骤S3所述的跟踪访问控制，具体为采用如下步骤进行控制：
将跟踪访问控制分为控制流程控制、写流程控制和读流程控制；
对于控制流程控制：进行缓存空间地址的控制，并将系统时间窗分为若干个控制片段；
对于写流程控制：控制采样点数据的拼接，并在最后一个控制片段的时隙将拼接的采样点数据写入缓存单元；
对于读流程控制：分为4个并行通道，4个并行通道相互独立工作，并满足4个相关器同时工作的采样点带宽；当某通道相关器发起读请求时，在对应的控制时隙内控制定时读缓存单元，对数据进行拆分后按顺序返回相关器。
步骤S3所述的捕获访问控制，具体为采用如下步骤进行控制：
配置捕获子系统使用的缓存起始地址和空间容量，且保证不与跟踪子系统的缓存空间重叠；
捕获采样点预处理后将数据写入捕获缓存，等待采集设定的采样点后，反复从捕获缓存读取数据进行计算，最终输出捕获结果并释放捕获缓存。
步骤S3所述的缓存时钟控制，具体为采用如下步骤进行控制：
单独配置每个缓存单元的时钟；
根据缓存单元的配置，动态切换每个缓存单元的时钟使能；
当某个缓存单元分配给某个子系统时，自动将该缓存单元的时钟打开；当该缓存单元释放后，自动关闭该缓存单元的时钟。
本发明还提供了一种基带处理单元，该基带处理单元包括了上述的共享缓存方法。
本发明还提供了一种芯片，该芯片包括了上述的共享缓存方法和基带处理单元。
本发明提供的这种共享缓存方法、基带处理单元及其芯片，通过共享缓存单元，并对共享的缓存单元进行控制的方式，有效提高了采样点缓存的利用率，并有效减少了缓存容量；同时，本发明能够有效降低芯片的缓存面积，有利于芯片的小型化设计；同时，本发明提高了缓存设计的利用率和统一性，而且降低了缓存功耗，可靠性高且实用性好。
附图说明
图1为现有的高精度导航芯片中基带处理单元的功能模块示意图。
图2为本发明方法的方法流程示意图。
图3为本发明方法的硬件实现功能框图。
图4为本发明方法的共享缓存单元的功能模块示意图。
图5为本发明方法的跟踪访问控制的方法流程示意图。
图6为本发明方法的实施例的缓存阵列配置示意图。
具体实施方式
如图2所示为本发明方法的方法流程示意图：本发明提供的这种共享缓存方法，包括如下步骤：
S1. 设置捕获子系统和若干个跟踪子系统共有的共享缓存区（如图3所示）；
S2. 根据访问请求数量，对步骤S1得到的共享缓存区进行设计；具体为共有A路跟踪子系统和B路捕获子系统；每一路跟踪子系统有a1个写入请求，a2个读取请求，且每一路跟踪子系统的a1+a2个请求同时访问同一片缓存区；每一路捕获子系统有b1个写入请求，b2个读取请求，且每一路捕获子系统的b1+b2个请求分时访问同一批缓存区间；共享缓存区间共设计C KB，并划分为D个缓存单元，每个缓存单元为E KB ；A、B、a1、a2、b1、b2、C、D和E均为正整数，且E=C/D；
在具体实施时，可以采用如图4所示的技术方案：共有8路跟踪子系统和1路捕获子系统；每一路跟踪子系统有1个写入请求，4个读取请求，且每一路跟踪子系统的5个请求（1个写入请求和4个读取请求）同时访问同一片缓存区间；捕获子系统有1个写入请求，1个读取请求，且捕获子系统的2个请求（1个写入请求和1个读取请求）分时访问同一批缓存区间；共享缓存区间共设计640KB，并划分为40个缓存单元，每个缓存单元为16KB；
S3. 根据步骤S2设计的共享缓存区，进行跟踪访问控制（如图5所示）、捕获访问控制和缓存时钟控制；
跟踪访问控制：最多8个跟踪子系统同时工作，需要为每个子系统分配独立的缓存空间，每个子系统有不同的采样点速率需求，因此缓存空间的大小可能不同，且缓存空间不能相互重叠；每个子系统内有1个写入请求和4个读取请求，会同时访问同一个缓存单元，因此需要进行分时控制；
在具体实施时，将跟踪访问控制分为控制流程控制、写流程控制和读流程控制；
对于控制流程控制：进行缓存空间地址的控制，并将系统时间窗分为若干个控制片段；
对于写流程控制：控制采样点数据的拼接，并在最后一个控制片段的时隙将拼接的采样点数据写入缓存单元；
对于读流程控制：分为4个并行通道，4个并行通道相互独立工作，并满足4个相关器同时工作的采样点带宽；当某通道相关器发起读请求时，在对应的控制时隙内控制定时读缓存单元，对数据进行拆分后按顺序返回相关器；
在图中：
base addr表示分配基地址；buf size表示分配缓存容量；slice_cnt表示时间窗计数；
sample_vld表示采样点有效标志；sample_cnt表示采样点有效标志的计数；sample data joint表示采样点数据拼接值；write buffer表示写入缓存单元；
read_req[n] 表示第n路发起读请求；read_flag[n] 表示第n路当前正在读数据；slice_cnt表示时间窗计数；read buffer表示读取缓存单元；send samples表示发送采样点数据；
捕获访问控制为采用如下步骤进行控制：
配置捕获子系统使用的缓存起始地址和空间容量，且保证不与跟踪子系统的缓存空间重叠；
捕获采样点预处理后将数据写入捕获缓存，等待采集设定的采样点后，反复从捕获缓存读取数据进行计算，最终输出捕获结果并释放捕获缓存；
在具体实施时，为满足捕获时间的要求，捕获算法处理访问捕获缓存的操作位宽为256bit，因此捕获操作分配共享缓存的单位为4个缓存单元，需要用户软件分配空间时按次要求处理；
缓存时钟控制为采用如下步骤进行控制：
单独配置每个缓存单元的时钟；
根据缓存单元的配置，动态切换每个缓存单元的时钟使能；
当某个缓存单元分配给某个子系统时，自动将该缓存单元的时钟打开；当该缓存单元释放后，自动关闭该缓存单元的时钟；从而降低功耗。
以下通过一个典型应用，来说明本发明的优点。
用户配置跟踪子系统一工作分配4个缓存单元，跟踪子系统二工作分配6个缓存单元，捕获子系统工作分配16个缓存单元，缓存阵列的配置如图6所示。
该应用中缓存单元总计40个缓存单元，分配使用的缓存单元26个，利用率为65%，未分配的缓存单元处于时钟关闭状态。
本发明方法将跟踪系统和捕获系统的采样点缓存统一设计划分，由用户软件动态分配给每个系统缓存空间，由逻辑自动管理每个缓存单元的时钟开关，可以减少缓存的整体面积，提高缓存的利用率，降低芯片的功耗，有很高的推广价值；其价值主要体现在以下几个方面：（1）有效降低芯片的缓存面积，缓存总容量降至62.5%，同时满足绝大多数场景对缓存的需求，降低了芯片的整体面积，有利于芯片的小型化设计，进一步为产品的便携性提供了基础；（2）提高了缓存设计的利用率和统一性，针对不同的子系统分配不同的缓存尺寸和带宽，有效提高了利用率，每个缓存单元尺寸统一，也提高了设计的简洁性，降低了后端设计的难度；（3）降低了缓存功耗，通过逻辑自动监测每个缓存单元是否分配使用，自动打开或关闭每个缓存单元的时钟，实现功耗的精细化管理，有效降低芯片的功耗。

Claims (7)

1.一种共享缓存方法，其特征在于包括如下步骤：
S1. 设置捕获子系统和若干个跟踪子系统共有的共享缓存区；
S2. 根据访问请求数量，对步骤S1得到的共享缓存区进行设计；具体为共有A路跟踪子系统和B路捕获子系统；每一路跟踪子系统有a1个写入请求，a2个读取请求，且每一路跟踪子系统的a1+a2个请求同时访问同一片缓存区；每一路捕获子系统有b1个写入请求，b2个读取请求，且每一路捕获子系统的b1+b2个请求分时访问同一片缓存区；共享缓存区间共设计C KB，并划分为D个缓存单元，每个缓存单元为E KB；A、B、a1、a2、b1、b2、C、D和E均为正整数，且E=C/D；
S3. 根据步骤S2设计的共享缓存区，进行跟踪访问控制、捕获访问控制和缓存时钟控制。
2.根据权利要求1所述共享缓存方法，其特征在于步骤S2所述的根据访问请求数量，对步骤S1得到的共享缓存区进行设计，具体为共有8路跟踪子系统和1路捕获子系统；每一路跟踪子系统有1个写入请求，4个读取请求，且每一路跟踪子系统的5个请求同时访问同一片缓存区间；捕获子系统有1个写入请求，1个读取请求，且捕获子系统的2个请求分时访问同一片缓存区；共享缓存区间共设计640KB，并划分为40个缓存单元，每个缓存单元为16KB。
3.根据权利要求2所述的共享缓存方法，其特征在于步骤S3所述的跟踪访问控制，具体为采用如下步骤进行控制：
将跟踪访问控制分为控制流程控制、写流程控制和读流程控制；
对于控制流程控制：进行缓存空间地址的控制，并将系统时间窗分为若干个控制片段；
对于写流程控制：控制采样点数据的拼接，并在最后一个控制片段的时隙将拼接的采样点数据写入缓存单元；
对于读流程控制：分为4个并行通道，4个并行通道相互独立工作，并满足4个相关器同时工作的采样点带宽；当某通道相关器发起读请求时，在对应的控制时隙内控制定时读缓存单元，对数据进行拆分后按顺序返回相关器。
4.根据权利要求2所述的共享缓存方法，其特征在于步骤S3所述的捕获访问控制，具体为采用如下步骤进行控制：
配置捕获子系统使用的缓存起始地址和空间容量，且保证不与跟踪子系统的缓存空间重叠；
捕获采样点预处理后将数据写入捕获缓存，等待采集设定的采样点后，反复从捕获缓存读取数据进行计算，最终输出捕获结果并释放捕获缓存。
5.根据权利要求2所述的共享缓存方法，其特征在于步骤S3所述的缓存时钟控制，具体为采用如下步骤进行控制：
单独配置每个缓存单元的时钟；
根据缓存单元的配置，动态切换每个缓存单元的时钟使能；
当某个缓存单元分配给某个子系统时，自动将该缓存单元的时钟打开；当该缓存单元释放后，自动关闭该缓存单元的时钟。
6.一种基带处理单元，其特征在于包括了权利要求1~5之一所述的共享缓存方法。
7.一种芯片，其特征在于包括了权利要求6所述的基带处理单元。
CN202010695897.XA 2020-07-20 2020-07-20 共享缓存方法、基带处理单元及其芯片 Active CN111737191B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010695897.XA CN111737191B (zh) 2020-07-20 2020-07-20 共享缓存方法、基带处理单元及其芯片
PCT/CN2021/090998 WO2022016946A1 (zh) 2020-07-20 2021-04-29 共享缓存方法、基带处理单元及其芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010695897.XA CN111737191B (zh) 2020-07-20 2020-07-20 共享缓存方法、基带处理单元及其芯片

Publications (2)

Publication Number Publication Date
CN111737191A CN111737191A (zh) 2020-10-02
CN111737191B true CN111737191B (zh) 2021-01-15

Family

ID=72655030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010695897.XA Active CN111737191B (zh) 2020-07-20 2020-07-20 共享缓存方法、基带处理单元及其芯片

Country Status (2)

Country Link
CN (1) CN111737191B (zh)
WO (1) WO2022016946A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111737191B (zh) * 2020-07-20 2021-01-15 长沙海格北斗信息技术有限公司 共享缓存方法、基带处理单元及其芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023302A (zh) * 2010-12-17 2011-04-20 浙江大学 卫星导航接收机中的多通道协同控制方法和装置
CN102053947A (zh) * 2011-01-04 2011-05-11 东南大学 全球定位系统基带算法可重构实现的方法
US7999821B1 (en) * 2006-12-19 2011-08-16 Nvidia Corporation Reconfigurable dual texture pipeline with shared texture cache
CN102725656A (zh) * 2010-01-25 2012-10-10 高通创锐讯有限公司 用于同时接收gps和glonass信号的系统的模拟前端
CN102844678A (zh) * 2010-04-14 2012-12-26 波音公司 用于高空航天器应用的软件全球导航卫星系统接收器
US9009541B2 (en) * 2012-08-20 2015-04-14 Apple Inc. Efficient trace capture buffer management
CN105527631A (zh) * 2014-11-26 2016-04-27 航天恒星科技有限公司 基于gnss接收机的弱信号处理方法
CN105866803A (zh) * 2016-03-23 2016-08-17 沈阳航空航天大学 基于fpga北斗二代卫星导航接收机基带信号快捕算法
CN111272169A (zh) * 2020-02-04 2020-06-12 中国科学院新疆天文台 一种脉冲星信号消干扰装置、系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8489669B2 (en) * 2000-06-07 2013-07-16 Apple Inc. Mobile data processing system moving interest radius
US9041600B2 (en) * 2011-02-08 2015-05-26 Cambridge Silicon Radio Limited Use of GPS to detect repetitive motion
CN105182377B (zh) * 2015-08-21 2018-06-19 上海海积信息科技股份有限公司 一种接收机板卡及接收机
CN105137460A (zh) * 2015-08-27 2015-12-09 武汉梦芯科技有限公司 一种卫星导航系统基带信号处理系统和方法
CN105807293B (zh) * 2016-05-27 2019-04-16 重庆卓观科技有限公司 基于soc的单板多天线定姿接收机
CN108761503A (zh) * 2018-03-21 2018-11-06 青岛杰瑞自动化有限公司 一种多模卫星信号捕获方法及soc芯片
CN111737191B (zh) * 2020-07-20 2021-01-15 长沙海格北斗信息技术有限公司 共享缓存方法、基带处理单元及其芯片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999821B1 (en) * 2006-12-19 2011-08-16 Nvidia Corporation Reconfigurable dual texture pipeline with shared texture cache
CN102725656A (zh) * 2010-01-25 2012-10-10 高通创锐讯有限公司 用于同时接收gps和glonass信号的系统的模拟前端
CN102844678A (zh) * 2010-04-14 2012-12-26 波音公司 用于高空航天器应用的软件全球导航卫星系统接收器
CN102023302A (zh) * 2010-12-17 2011-04-20 浙江大学 卫星导航接收机中的多通道协同控制方法和装置
CN102053947A (zh) * 2011-01-04 2011-05-11 东南大学 全球定位系统基带算法可重构实现的方法
US9009541B2 (en) * 2012-08-20 2015-04-14 Apple Inc. Efficient trace capture buffer management
CN105527631A (zh) * 2014-11-26 2016-04-27 航天恒星科技有限公司 基于gnss接收机的弱信号处理方法
CN105866803A (zh) * 2016-03-23 2016-08-17 沈阳航空航天大学 基于fpga北斗二代卫星导航接收机基带信号快捕算法
CN111272169A (zh) * 2020-02-04 2020-06-12 中国科学院新疆天文台 一种脉冲星信号消干扰装置、系统和方法

Also Published As

Publication number Publication date
WO2022016946A1 (zh) 2022-01-27
CN111737191A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US11307769B2 (en) Data storage method, apparatus and storage medium
US20240152274A1 (en) Apparatus and Method to Provide Cache Move with Non-Volatile Mass Memory System
US6529416B2 (en) Parallel erase operations in memory systems
US8838879B2 (en) Memory system
US20060112232A1 (en) Method and apparatus for managing a cache memory in a mass-storage system
EP1849081B1 (en) Methods and apparatus for dynamically managing banked memory
US20180267890A1 (en) Method And Apparatus For Controlling Data Migration In Multi-Channel Memory Device
US20080215828A1 (en) System for Reading and Writing Data
CN109388590B (zh) 提升多通道dma访问性能的动态缓存块管理方法和装置
CN114356223B (zh) 存储器的访问方法及装置、芯片、电子设备
WO2009134561A2 (en) Multi-processor flash memory storage device and management system
CN111737191B (zh) 共享缓存方法、基带处理单元及其芯片
CN109857702B (zh) 一种基于机器人的激光雷达数据读写控制系统及芯片
CN112035381A (zh) 一种存储系统及存储数据处理方法
US10162522B1 (en) Architecture of single channel memory controller to support high bandwidth memory of pseudo channel mode or legacy mode
CN103902475A (zh) 一种基于队列管理机制的固态硬盘并行访问方法及装置
US20020144066A1 (en) Status register architecture for flexible read-while-write device
CN109189347A (zh) 一种共享存储模块、服务器及系统
US20040199823A1 (en) Method and apparatus for performing imprecise bus tracing in a data processing system having a distributed memory
CN116795735B (zh) 固态硬盘空间分配方法、装置、介质及系统
WO2022095439A1 (zh) 一种用于数据处理的硬件加速系统及芯片
CN116257191B (zh) 存储器的控制器、组件、电子设备及命令调度方法
CN105260328B (zh) 一种设备掉电时的数据保存方法及装置
CN115480708B (zh) 一种分时复用局部存储器访问的方法
US20040199722A1 (en) Method and apparatus for performing bus tracing in a data processing system having a distributed memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant