CN111726626B - 集成电路及用于视频解码的概率表存储方法 - Google Patents

集成电路及用于视频解码的概率表存储方法 Download PDF

Info

Publication number
CN111726626B
CN111726626B CN202010558002.8A CN202010558002A CN111726626B CN 111726626 B CN111726626 B CN 111726626B CN 202010558002 A CN202010558002 A CN 202010558002A CN 111726626 B CN111726626 B CN 111726626B
Authority
CN
China
Prior art keywords
probability table
volatile memory
video decoder
decoding
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010558002.8A
Other languages
English (en)
Other versions
CN111726626A (zh
Inventor
刘硕硕
王伟
陈瑞阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Glenfly Tech Co Ltd
Original Assignee
Glenfly Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glenfly Tech Co Ltd filed Critical Glenfly Tech Co Ltd
Priority to CN202010558002.8A priority Critical patent/CN111726626B/zh
Publication of CN111726626A publication Critical patent/CN111726626A/zh
Priority to US17/078,379 priority patent/US11272190B2/en
Application granted granted Critical
Publication of CN111726626B publication Critical patent/CN111726626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Abstract

一种集成电路及用于视频解码的概率表存储方法。该集成电路包括：一第一易失性存储器、一第二易失性存储器及一视频解码器。响应于视频解码器对一视频流中的一当前帧开始进行视频解码，该视频解码器从集成电路外部的一存储器单元读取用于当前帧的一初始概率表，并将初始概率表存储在第一易失性存储器，其中该当前帧划分为多个图砖。响应于进入该当前帧的目前图砖的解码阶段，视频解码器将多个控制标志初始化为0，依据相应于特定行的该控制标志以决定从第一易失性存储器或第二易失性存储器的特定行读取所需的概率表数据。视频解码器更新该概率表数据，并将其写入第二易失性存储器的特定行，以及设定特定行相应的控制标志为1。

Description

集成电路及用于视频解码的概率表存储方法
技术领域
本发明涉及视频解码，特别涉及一种集成电路及用于视频解码的概率表存储方法。
背景技术
在现今较先进的视频编解码标准(例如AV1)中，一张图像帧可划分为若干个图砖(tile)。同一张图像帧中的所有图砖的解码过程均使用相同的初始概率表，但是在解码过程中，概率表会被更新。因此，在对一张图像帧进行解码时，在此图像帧的每个图砖要开始解码前，传统的视频解码器都需要从外部缓存器(例如DRAM)取得初始概率表。
若一张图像帧划分为许多图砖，则对此张图像帧进行解码时，传统的视频解码器均需要从缓存器中重复读取相同的概率表相当多次。因为一张完整的概率表大约有20M字节(bytes)的数据量，传统的视频解码器在解码当前帧的每个图砖时均要从外部缓存器读取20M字节的数据，会大幅消耗掉视频解码器与外部缓存器之间的数据带宽，并且会严重影响视频解码器对AV1视频流解码的解码速度。
发明内容
本发明提供一种集成电路，包括：一第一易失性存储器；一第二易失性存储器；以及一视频解码器，用以对一视频流进行视频解码。响应于该视频解码器对该视频流中的一当前帧开始进行视频解码，该视频解码器从该集成电路外部的一存储器单元读取用于该当前帧的一初始概率表，并将该初始概率表存储在该第一易失性存储器，其中该当前帧划分为多个图砖，其中，响应于进入该当前帧的目前图砖的解码阶段，该视频解码器将对应于该第一易失性存储器及一第二易失性存储器的多行的多个控制标志初始化为0，依据在该第一易失性存储器及该第二易失性存储器的一特定行相应的该控制标志以决定从该第一易失性存储器或该第二易失性存储器的该特定行读取该解码处理的所需的概率表数据，其中该视频解码器更新该概率表数据，并将更新后的概率表数据写入该第二易失性存储器的该特定行，以及设定该特定行相应的该控制标志为1；其中，当该目前图砖的该解码阶段已完成，该视频解码器是依据该第一易失性存储器及一第二易失性存储器的该等行的该等控制标志以将补齐在该第二易失性存储器的每一行相应的概率表数据以得到一完整概率表，并将该完整概率表写入该存储器单元
在一些实施例中，该视频流支持开放媒体联盟(AOMedia)Video 1(AV1)的视频编解码标准。在该当前帧中的解码阶段中，该视频解码器对该当前帧的各图砖使用相同的该初始概率表进行解码。
在一些实施例中，在该当前帧的解码阶段，该视频解码器判断该目前图砖所需的概率表数据所在的一特定行相应的该控制标志的数值，其中，当该视频解码器判断该特定行相应的该控制标志的数值为0，该视频解码器从该第一易失性存储器的该特定行读取所需的该概率表数据，其中，当该视频解码器判断该特定行相应的该控制标志的数值为1，该视频解码器从该第二易失性存储器的该特定行读取所需的该概率表数据。
在一些实施例中，当该目前图砖的该解码阶段已完成，该视频解码器更判断在该第一易失性存储器及该第二易失性存储器的各行相应的该控制标志的数值，并将该控制标志为0在该第一易失性存储器中的各行所存储的初始概率表数据复制至该第二易失性存储器的对应行以得到该完整概率表。
在一些实施例中，当该视频解码器开启概率跨帧参考的功能，该视频解码器写入至该存储器单元的该完整概率表用于该当前帧的后续帧的解码过程。
本发明更提供一种用于视频解码的概率表存储方法，用于一集成电路，该集成电路包括一第一易失性存储器及一第二易失性存储器，该方法包括：响应于一视频流中的一当前帧开始进行视频解码，从该集成电路外部的一存储器单元读取用于该当前帧的一初始概率表，并将该初始概率表存储在该第一易失性存储器，其中该当前帧划分为多个图砖；响应于进入该当前帧的目前图砖的解码阶段，将对应于该第一易失性存储器及一第二易失性存储器的多行的多个控制标志初始化为0；依据在该第一易失性存储器及该第二易失性存储器的一特定行相应的该控制标志以决定从该第一易失性存储器或该第二易失性存储器的该特定行读取该解码处理的所需的概率表数据；更新该概率表数据，并将更新后的概率表数据写入该第二易失性存储器的该特定行，以及设定该特定行相应的该控制标志为1；以及当该目前图砖的该解码阶段已完成，该视频解码器是依据该第一易失性存储器及一第二易失性存储器的该等行的该等控制标志以将补齐在该第二易失性存储器的每一行相应的概率表数据以得到一完整概率表，并将该完整概率表写入该存储器单元。
附图说明
图1为依据本发明一实施例中的视频解码装置的方块图。
图2为依据本发明一实施例中的图像帧及其分割方式的示意图。
图3A-3E为依据本发明一实施例中的寄存器组及易失性存储器的示意图。
图4为依据本发明一实施例中的用于视频解码的概率表存储方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
图1为依据本发明一实施例中的视频解码装置的方块图。
如图1所示，视频解码装置100包括视频解码器110、易失性存储器121及122、以及存储器单元130。视频解码器110用以解码一视频流以得到多张图像帧。在一些实施例中，视频解码器110支持开放媒体联盟(AOMedia)Video1(AV1)或高效率视频编码(HighEfficiency Video Coding，HEVC)等视频编解码标准，但本发明并不限于此。在一实施例中，视频解码器110可用硬件电路所实现，例如为一应用导向集成电路(application-specific integrated circuit，ASIC)、现场可编程逻辑门阵列(field-programmablegate array，FPGA)、或其他具有相同功能的逻辑电路，但本发明并不限于此。在另一实施例中，视频解码器110可用一中央处理器或数字信号处理器以执行相应的程序代码所实现。
易失性存储器121及122例如为静态随机存取存储器(static random accessmemory)，其用以暂存视频解码器110在视频解码过程中所需使用的概率表。在一些实施例中，易失性存储器122例如可称为静态只读存储器(SROM)。在一些实施例中，视频解码器110及易失性存储器121及122可整合至一集成电路(integrated circuit)140之中。
此外，视频解码器110包括一寄存器组(register file)111，其包括多个寄存器112，且各寄存器112用以存储易失性存储器121及122的相应行(row)的控制标志(controlflag)。在进行各图砖的解码处理时，视频解码器110是依据各控制标志以决定需要从易失性存储器121或122中读取所需的概率表。在一些实施例中，寄存器组111可设置在视频解码器110的外部。
存储器单元130例如为一动态随机存取存储器(dynamic random access memory，DRAM)，用以存储在视频解码过程中所有的概率表以及更新后的概率表，例如统称为概率表131。
图2为依据本发明一实施例中的图像帧及其分割方式的示意图。
如图2所示，图像帧200例如可分割为多个超级区块(superblock)201或编码树单元(coding tree unit，CTU)，其中各超级区块的大小例如可为128x128或64x64像素。此外，多个超级区块可组成一图砖(tile)，例如图砖210及211均分别包括6个超级区块201。多个图砖可再组成一图砖群组(tile group)，例如图砖210及211组成图砖群组220。
在AV1标准中，一张图像帧最多划分为128个图砖，且视频解码器110在进行AV1视频流的解码过程中需要频繁地使用概率表。在此实施例中，每个完整的概率表的大小约为20M字节，若使用易失性存储器121或122存储一个概率表，则易失性存储器121及122可用640行且每行为256位(bit)的静态随机存取存储器所实现。
此外，在AV1标准的解码过程中，允许使用先前解码帧(previously decodedframe)更新过的概率表，意即视频解码器110可将目前帧中指定的一或多个图砖解码后更新的概率表存储至存储器单元130以供后续帧的解码过程使用。
图3A-3E为依据本发明一实施例中的寄存器组及易失性存储器的示意图。
在一实施例中，每当视频解码器110开始解码当前帧之前，视频解码器110从存储器单元130读取目前帧的解码过程所需的完整的初始概率表并将所读取的初始概率表载入至易失性存储器122。在目前帧的解码过程中，易失性存储器122处于只读状态，意即存储在易失性存储器122中的初始概率表的数据只能被读取但不能被写入。此外，在目前帧的解码过程中，易失性存储器121则用于存储在目前帧的图砖在解码过程中更新的概率表数据，且视频解码器110可读取易失性存储器121中的概率表数据，也可写入概率表数据至易失性存储器121。为了便于说明，在此实施例中，易失性存储器121及122例如包括640行，例如N＝0～639分别代表行0～行639。
接着，视频解码器110是依据一预定顺序对目前帧中的各个图砖进行解码。举例来说，当视频解码器110开始解码目前帧中的目前图砖时，视频解码器110将寄存器组111中的所有寄存器112所存储的数值初始化为0(意即对寄存器组111进行重置)，如图3A所示。
在目前图砖的解码过程中，视频解码器110则依据对应于易失性存储器121及122的特定行的控制标志以决定要从易失性存储器121或122的特定行读取解码所需的概率表数据。举例来说，若视频解码器110判断所需的概率表数据位于特定行(例如N＝2，即第2行)，且特定行的控制标志为0，则视频解码器110从易失性存储器122读取所需的概率表数据。相对于完整的初始概率表，读取的概率表数据例如可称为部分概率表。
因为在目前图砖的解码过程中，视频解码器110会即时更新目前图砖所使用的概率表数据的内容，故视频解码器110会将从易失性存储器122读取所需的概率表数据进行更新，并将更新的概率表数据写入至易失性存储器121中的特定行，并且将特定行相应的控制标志设定为1，如图3B所示。
需注意的是，此时，在易失性存储器121中的特定行已存储更新后的概率表数据，且在目前图砖的解码过程中，视频解码器110仍然可能会再度使用位于特定行的更新后的概率表数据。因为特定行的控制标志已被设定为1，所以在上述情况下，当视频解码器110欲使用在特定行的概率表数据，则视频解码器110会判断该特定行的控制标志的数值为1，故此时视频解码器110则是从易失性存储器121中的特定行读取更新后的概率表数据。类似地，在目前图砖的解码过程中，视频解码器110会即时更新目前图砖所使用的概率表数据的内容，故视频解码器110会将从易失性存储器122读取在特定行的的概率表数据再度进行更新，并将更新的概率表数据写入至易失性存储器121中的特定行，并且将特定行相应的控制标志维持在1(即再度设定为1)，如图3C所示。
在一些实施例中，视频解码器110可开启概率跨帧参考的功能，意即视频解码器110允许目前帧(例如t＝N)的解码过程可参考先前帧(例如t＝N-1)的解码过程更新后的概率表。在开启概率跨帧参考的功能的情况下，当视频解码器110完成目前帧的目前图砖的解码后，视频解码器110是依据在寄存器组111中的各寄存器112所存储的控制标志的数值将易失性存储器121中的每一行的概率表数据补齐，以得到一张完整的更新后的概率表(简称：完整概率表)，并将其写入至存储器单元130以供后续帧的解码过程使用。
举例来说，如图3D所示，当视频解码器110完成目前帧的特定图砖的解码后，第1、2及638行的控制标志被设定为1，且其他行的控制标志均维持在0。因此，视频解码器110会将存储在易失性存储器122的第0、3～637及639行的初始概率表数据写入至易失性存储器121中的第0、3～637及639行以得到完整的更新后的概率表，如第3E图所示。视频解码器110并将在易失性存储器121的完整的更新后的概率表写入至存储器单元130以供目前帧(t＝N)的后续帧(t＝N+1)的解码过程使用。
在此实施例中，视频解码器110每次存取(包括读取及写入)易失性存储器121及122均是以行(row)为单位。若在每次解码操作所使用的概率表均位于易失性存储器121或122的同一行，则视频解码器110读取易失性存储器121或122的一行数据即可进行解码操作。在AV1标准中的熵解码(entropy decoding)，一个语法(syntax)所使用的概率表最多具有16个项目(entry)，每个项目的大小为2字节。意即视频解码器110执行一个语法的解码操作最多使用易失性存储器121或122之一行数据。若某些语法所使用的项目数量较少，则可以让多个语法相应的多个概率表配置在易失性存储器121或122的同一行。
此外，视频解码器110在开始进行视频流中的每一帧的解码过程时，从存储器单元130读取至易失性存储器122的数据是一张完整的概率表，其包括AV1标准的熵解码的所有语法的概率表。然而，并非在当前帧中的每个图砖的解码过程均会使用到概率表中的所有数据。在大部分的情况下，在易失性存储器122中的完整概率表只有部分数据会被使用。此外，利用控制标志来控制从易失性存储器122至易失性存储器121的数据复制动作(即补齐在易失性存储器122的每一行的概率表数据)，可减少在易失性存储器121及122之间不必要的数据传输，进而提高视频解码器110的解码速度。
图4为依据本发明一实施例中的用于视频解码的概率表存储方法的流程图。请同时参考图1及图4。
在步骤S410，响应于对一视频流中的一当前帧开始进行视频解码，从集成电路140外部的存储器单元读取用于该当前帧的一初始概率表，并将该初始概率表存储在一第一易失性存储器(例如易失性存储器122)，其中该当前帧划分为多个图砖。此外，视频解码器110是依据一预定顺序对该当前帧中的各图砖进行解码。
方块430表示目前图砖的解码阶段。目前图砖的解码阶段包括步骤S432至S438。
在步骤S432，响应于进入该目前图砖的解码阶段，将对应于该第一易失性存储器及一第二易失性存储器的多行的多个控制标志初始化为0。
在步骤S434，依据在该第一易失性存储器及该第二易失性存储器的一特定行相应的该控制标志以决定从该第一易失性存储器或该第二易失性存储器的该特定行读取该解码处理的所需的概率表数据。举例来说，若视频解码器110判断所需的概率表数据位于特定行(例如N＝2，即第2行)，且特定行的控制标志为0，则视频解码器110从易失性存储器122的特定行读取所需的概率表数据。若特定行的控制标志为1，则视频解码器110从易失性存储器121的特定行读取所需的概率表数据。
在步骤S436，更新概率表数据，并将更新后的概率表数据写入该第二易失性存储器的该特定行，以及设定该特定行相应的该控制标志为1。举例来说，因为在目前图砖的解码过程中，视频解码器110会即时更新目前图砖所使用的概率表数据的内容，故视频解码器110会将从易失性存储器122读取所需的概率表数据进行更新，并将更新的概率表数据写入至易失性存储器121中的特定行，并且将特定行相应的控制标志设定为1。当视频解码器110欲使用在特定行的概率表数据，则视频解码器110会判断该特定行的控制标志的数值为1，故此时视频解码器110则是从易失性存储器121中的特定行读取更新后的概率表数据。类似地，在目前图砖的解码过程中，视频解码器110会即时更新目前图砖所使用的概率表数据的内容，故视频解码器110会将从易失性存储器122读取在特定行的的概率表数据再度进行更新，并将更新的概率表数据写入至易失性存储器121中的特定行，并且将特定行相应的控制标志维持在1(即再度设定为1)。
在步骤S438，判断目前图砖的解码处理是否完成。若判断目前图砖的解码阶段已完成，则执行步骤S440。若判断目前图砖的解码阶段尚未完成，则回到步骤S434以依据下一个特定行的控制标志以决定从该第一易失性存储器或该第二易失性存储器的下一个特定行读取该解码阶段所需的概率表数据。
在步骤S440，依据该第一易失性存储器及一第二易失性存储器的该等行的该等控制标志以将补齐在该第二易失性存储器的每一行相应的概率表数据以得到一完整概率表。
在步骤S442，将该完整概率表写入一存储器单元以供在该目前帧的后续帧的解码处理使用。举例来说，如图3D所示，当视频解码器110完成目前帧的特定图砖的解码后，第1、2及638行的控制标志被设定为1，且其他行的控制标志均维持在0。因此，视频解码器110会将存储在易失性存储器122的第0、3～637及639行的初始概率表数据写入至易失性存储器121中的第0、3～637及639行以得到完整的更新后的概率表，并且将在易失性存储器121的完整的更新后的概率表写入至存储器单元130以供后续帧的解码过程使用。在开启概率跨帧参考的功能的情况下，当视频解码器110完成目前帧的目前图砖的解码后，视频解码器110是依据在寄存器组111中的各寄存器112所存储的控制标志的数值将易失性存储器121中的每一行的概率表数据补齐，以得到一张完整的更新后的概率表(简称：完整概率表)，并将其写入至存储器单元130以供后续帧的解码过程使用。
综上所述，本发明提供一种集成电路及用于视频解码的概率表存储方法，其可设置一静态只读存储器(例如易失性存储器122)及一静态随机存取存储器(例如易失性存储器121)以分别存储初始概率表以及更新后的概率表数据，使得视频解码器对目前帧中的每个图砖进行解码时不必重复从外部的存储器单元读取初始概率表，进而减低外部的存储器单元至视频解码器之间所需的读取带宽，并可加速视频解码的速度。此外，利用控制标志来控制从易失性存储器122至易失性存储器121的数据复制动作(即补齐在易失性存储器122的每一行的概率表数据)，可减少在易失性存储器121及122之间不必要的数据传输，进而提高视频解码器110的解码速度。
在权利要求中使用如“第一”、"第二"、"第三"等词用来修饰权利要求中的元件，并非用来表示之间具有优先权顺序，先行关系，或者是一个元件先于另一个元件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的元件。
本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (12)

1.一种集成电路，接收视频流，包括：
第一易失性存储器；
第二易失性存储器；以及
视频解码器，用以对该视频流进行视频解码；
其中，当该视频解码器对该视频流中的当前帧开始进行视频解码，该视频解码器从该集成电路外部的存储器单元读取用于该当前帧的初始概率表，将该初始概率表存储在该第一易失性存储器，其中该当前帧划分为多个图砖，
当该视频解码器进入该当前帧的目前图砖的解码阶段，该视频解码器将对应于该第一易失性存储器及第二易失性存储器的多行的多个控制标志初始化为0，依据在该第一易失性存储器及该第二易失性存储器的特定行相应的该控制标志以决定从该第一易失性存储器或该第二易失性存储器的该特定行读取该解码处理的所需的概率表数据，
该视频解码器更新该概率表数据，将更新后的概率表数据写入该第二易失性存储器的该特定行，以及设定该特定行相应的该控制标志为1，
其中，当该目前图砖的该解码阶段完成，该视频解码器依据该第一易失性存储器及第二易失性存储器的所述行的所述控制标志补齐在该第二易失性存储器的每一行相应的概率表数据以得到完整概率表，并将该完整概率表写入该存储器单元。
2.如权利要求1所述的集成电路，其中该视频流支持开放媒体联盟的视频编解码标准。
3.如权利要求1所述的集成电路，其中在该当前帧中的解码阶段中，该视频解码器对该当前帧的各个图砖使用相同的该初始概率表进行解码。
4.如权利要求1所述的集成电路，其中在该当前帧的解码阶段，该视频解码器判断该目前图砖所需的概率表数据所在的特定行相应的该控制标志的数值，
其中，当该视频解码器判断该特定行相应的该控制标志的数值为0，该视频解码器从该第一易失性存储器的该特定行读取所需的该概率表数据，
当该视频解码器判断该特定行相应的该控制标志的数值为1，该视频解码器从该第二易失性存储器的该特定行读取所需的该概率表数据。
5.如权利要求1所述的集成电路，其中当该目前图砖的该解码阶段完成，该视频解码器还判断在该第一易失性存储器及该第二易失性存储器的各行相应的该控制标志的数值，将该控制标志为0在该第一易失性存储器中的各行所存储的初始概率表数据复制至该第二易失性存储器的对应行以得到该完整概率表。
6.如权利要求1所述的集成电路，当该视频解码器开启概率跨帧参考的功能，该视频解码器写入至该存储器单元的该完整概率表用于该当前帧的后续帧的解码过程。
7.一种用于视频解码的概率表存储方法，用于集成电路，该集成电路包括第一易失性存储器及第二易失性存储器，该方法包括：
当视频流中的当前帧开始进行视频解码，从该集成电路外部的存储器单元读取用于该当前帧的初始概率表，将该初始概率表存储在该第一易失性存储器，其中该当前帧划分为多个图砖；
当进入该当前帧的目前图砖的解码阶段，将对应于该第一易失性存储器及第二易失性存储器的多行的多个控制标志初始化为0；
依据在该第一易失性存储器及该第二易失性存储器的特定行相应的该控制标志以决定从该第一易失性存储器或该第二易失性存储器的该特定行读取该解码处理的所需的概率表数据；
更新该概率表数据，将更新后的概率表数据写入该第二易失性存储器的该特定行，以及设定该特定行相应的该控制标志为1；以及
当该目前图砖的该解码阶段完成，视频解码器是依据该第一易失性存储器及第二易失性存储器的所述行的所述控制标志以将补齐在该第二易失性存储器的每一行相应的概率表数据以得到完整概率表，并将该完整概率表写入该存储器单元。
8.如权利要求7所述的用于视频解码的概率表存储方法，其中该视频流支持开放媒体联盟的视频编解码标准。
9.如权利要求7所述的用于视频解码的概率表存储方法，还包括：
在该当前帧中的解码阶段中，对该当前帧的各个图砖使用相同的该初始概率表进行解码。
10.如权利要求7所述的用于视频解码的概率表存储方法，还包括：
在该当前帧的解码阶段，判断该目前图砖所需的概率表数据所在的特定行相应的该控制标志的数值；
当该特定行相应的该控制标志的数值为0，从该第一易失性存储器的该特定行读取所需的该概率表数据；以及
当该特定行相应的该控制标志的数值为1，从该第二易失性存储器的该特定行读取所需的该概率表数据。
11.如权利要求7所述的用于视频解码的概率表存储方法，还包括：
当该目前图砖的该解码阶段完成，判断在该第一易失性存储器及该第二易失性存储器的各行相应的该控制标志的数值；以及
将该控制标志为0在该第一易失性存储器中的各行所存储的初始概率表数据复制至该第二易失性存储器的对应行以得到该完整概率表。
12.如权利要求7所述的用于视频解码的概率表存储方法，其中当开启概率跨帧参考的功能，写入至该存储器单元的该完整概率表用于该当前帧的后续帧的解码过程。
CN202010558002.8A 2020-06-18 2020-06-18 集成电路及用于视频解码的概率表存储方法 Active CN111726626B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010558002.8A CN111726626B (zh) 2020-06-18 2020-06-18 集成电路及用于视频解码的概率表存储方法
US17/078,379 US11272190B2 (en) 2020-06-18 2020-10-23 Integrated circuit and method of storing probability tables for video decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010558002.8A CN111726626B (zh) 2020-06-18 2020-06-18 集成电路及用于视频解码的概率表存储方法

Publications (2)

Publication Number Publication Date
CN111726626A CN111726626A (zh) 2020-09-29
CN111726626B true CN111726626B (zh) 2022-05-03

Family

ID=72567343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010558002.8A Active CN111726626B (zh) 2020-06-18 2020-06-18 集成电路及用于视频解码的概率表存储方法

Country Status (2)

Country Link
US (1) US11272190B2 (zh)
CN (1) CN111726626B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025162B (zh) * 2021-11-12 2024-04-09 安谋科技（中国）有限公司 熵解码方法、介质、程序产品和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791220A (zh) * 2004-12-16 2006-06-21 三星电子株式会社 视频解码器、以及相关联的操作方法
CN101268698A (zh) * 2005-05-19 2008-09-17 Lg电子株式会社 用于视频数据编码/解码的方法
CN104394409A (zh) * 2014-11-21 2015-03-04 西安电子科技大学 基于空域相关性的hevc预测模式快速选择方法
CN104994391A (zh) * 2015-06-26 2015-10-21 福州瑞芯微电子有限公司 一种高效的VP9熵解码prob数据获取方法及设备
CN107645665A (zh) * 2017-10-09 2018-01-30 郑州云海信息技术有限公司 一种WebP熵编码的方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594792B1 (en) * 1999-04-30 2003-07-15 General Electric Company Modular turbo decoder for expanded code word length
JP4090862B2 (ja) * 2002-04-26 2008-05-28 松下電器産業株式会社 可変長符号化方法および可変長復号化方法
KR20060119736A (ko) * 2005-05-19 2006-11-24 엘지전자 주식회사 영상 신호의 인코딩 방법
US7810018B2 (en) * 2006-10-27 2010-10-05 Telefonaktiebolaget Lm Ericsson (Publ) Sliding window method and apparatus for soft input/soft output processing
JP2010103969A (ja) * 2008-09-25 2010-05-06 Renesas Technology Corp 画像復号方法、画像復号装置、画像符号化方法及び画像符号化装置
CN101527849B (zh) * 2009-03-30 2011-11-09 清华大学 集成视频解码器的存储系统
JP6080375B2 (ja) * 2011-11-07 2017-02-15 キヤノン株式会社 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
RU2679551C2 (ru) * 2012-01-20 2019-02-11 ДжиИ Видео Компрешн, ЭлЭлСи Принцип кодирования, делающий возможной параллельную обработку, транспортный демультиплексор и битовый поток видео
SG11201501400QA (en) * 2012-09-26 2015-04-29 Panasonic Ip Corp America Image decoding method, image coding method, image decoding apparatus, image coding apparatus, and image coding and decoding apparatus
US20150182688A1 (en) * 2013-12-31 2015-07-02 Abbvie Inc. Devices and methods for delivering a beneficial agent to a user
JP2021010046A (ja) * 2017-10-06 2021-01-28 シャープ株式会社 画像符号化装置及び画像復号装置
US10602178B1 (en) * 2017-12-21 2020-03-24 Mozilla Corporation Systems and methods for frame context selection
US10922026B2 (en) * 2018-11-01 2021-02-16 Fungible, Inc. Data processing unit having hardware-based range encoding and decoding
US10567807B1 (en) * 2019-02-04 2020-02-18 Google Llc Adjustable per-symbol entropy coding probability updating for image and video coding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791220A (zh) * 2004-12-16 2006-06-21 三星电子株式会社 视频解码器、以及相关联的操作方法
CN101268698A (zh) * 2005-05-19 2008-09-17 Lg电子株式会社 用于视频数据编码/解码的方法
CN104394409A (zh) * 2014-11-21 2015-03-04 西安电子科技大学 基于空域相关性的hevc预测模式快速选择方法
CN104994391A (zh) * 2015-06-26 2015-10-21 福州瑞芯微电子有限公司 一种高效的VP9熵解码prob数据获取方法及设备
CN107645665A (zh) * 2017-10-09 2018-01-30 郑州云海信息技术有限公司 一种WebP熵编码的方法及装置

Also Published As

Publication number Publication date
CN111726626A (zh) 2020-09-29
US11272190B2 (en) 2022-03-08
US20210400282A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US7039241B1 (en) Method and apparatus for compression and decompression of color data
US9742437B2 (en) Method for lossless data compression/decompression and device thereof
CN109218822B (zh) 一种视频处理系统
CN108377394B (zh) 视频编码器的图像数据读取方法、计算机装置及计算机可读存储介质
CN103828370A (zh) 用以缓冲被参考来对多影像块编码画面执行熵解码的内容阵列的装置与方法以及熵解码器
CN111726626B (zh) 集成电路及用于视频解码的概率表存储方法
CN101212680B (zh) 图像数据的存储器存取方法及系统
US20170287384A1 (en) Device and method of using slice update map
TWI666930B (zh) 一種使用環形緩衝器和競賽模式環形緩衝器訪問控制方案的視訊處理系統
US6820087B1 (en) Method and apparatus for initializing data structures to accelerate variable length decode
US20050047510A1 (en) Data processing device for MPEG
US6205255B1 (en) Method and apparatus for run-length encoding of multi-colored images
US20230236979A1 (en) Priority-based cache-line fitting in compressed memory systems of processor-based systems
US7342590B1 (en) Screen compression
US7492370B2 (en) Management method and display method of on-screen display thereof and related display controlling device
EP1354472A2 (en) Graphic image coding
CN111757108B (zh) 集成电路及递归划分解码区块的方法
US7583732B2 (en) Managing bursts of data
US8378861B2 (en) Storage of probability values for contexts used in arithmetic coding
US11669281B1 (en) Count circuit for symbol statistics
US20230236961A1 (en) Priority-Based Cache-Line Fitting in Compressed Memory Systems of Processor-Based Systems
JP2889479B2 (ja) ヒストグラム構築回路
JP2005157530A (ja) データ変換システム
US20050132152A1 (en) Method and apparatus for writing data in a medium, and method and apparatus for reading out data from a medium
US20050151748A1 (en) Dynamic memory managing device and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210311

Address after: 201203 3rd floor, building 2, No. 200, zhangheng Road, Pudong New Area pilot Free Trade Zone, Shanghai

Applicant after: Gryfield Intelligent Technology Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: Shanghai Zhaoxin Integrated Circuit Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant