CN111682876A - 一种环形压控振荡器、一种压控振荡器以及一种集成电路 - Google Patents

Abstract

本申请公开了一种环形压控振荡器，在该环形压控振荡器中由于可以同时使用IO器件和Core器件，并且，可以使得环形压控振荡器能够工作在安全电压之下，这样就可以使得环形压控振荡器具有较小的Rm或者是较大的VDD‑Vin，由此就能够进一步拓宽环形压控振荡器输出信号频率的范围。相应的，本申请所公开的一种压控振荡器、一种集成电路同样具有上述有益效果。

Description

一种环形压控振荡器、一种压控振荡器以及一种集成电路

技术领域

本发明涉及电力电子技术领域，特别涉及一种环形压控振荡器、一种压控振荡器以及一种集成电路。

背景技术

压控振荡器是一种输出信号频率受输入电压控制的电路，其中，理想压控振荡器的输出频率Fout可以表示为Fout＝K*Vi+F0，式中，K为压控振荡器的增益，为一常量，F0为输入电压为零时，压控振荡器的自由振荡频率。

请参见图1，图1为现有技术中环形压控振荡器的结构图，其中，Mp1和Mn1、Mp2和Mn2、Mp3和Mn3分别构成三个反相器，由于环形振荡器的振荡机制是来自于反相器级间的周期性充放电过程，所以，环形振荡器中间级充放电的周期长短决定了环形振荡器的输出频率。假设环形振荡器中级间充放电的周期为T，则T可以表示为

式中，C为级间的寄生电容，它由PMOS管和NMOS管的制造工艺和尺寸决定，Vm是M1的漏极电压，I1为流经M1的静态偏置电流。假设环形振荡器的输出频率为Fout，则Fout的表达式为：

式中，K为常数，Rm为Vm节点到地的等效电阻，它由M1的制造工艺和尺寸所决定，M为常量，Vthp1为M1的阈值电压。由环形振荡器输出频率Fout的表达式可以看出，Fout的输出频率与VDD-Vin和Rm有关，在此情况下，如果想要拓宽Fout的输出频率范围，一种方法是增加VDD-Vin的值，此时就需要将环形压控振荡器中的NMOS管和PMOS管设置为耐高压的IO器件；另一种方法是减小Rm的值，此时就需要将环形压控振荡器中的NMOS管和PMOS管设置为低导通电阻的Core器件，但是，如果将环形压控振荡器中的NMOS管和PMOS管同时设置为IO器件或Core器件，那么，环形压控振荡器就无法同时实现较大的VDD-Vin和较小的Rm；如果是将M1设置为IO器件，将其它NMOS管和PMOS管设置为Core器件，那么，Vm的值又可能会出现大于NMOS管或PMOS管能够承受最大电压值，并会出现严重影响环形压控振荡器使用寿命的问题。目前，针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何进一步拓宽环形压控振荡器输出信号频率的范围，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种环形压控振荡器、一种压控振荡器以及一种集成电路，以进一步拓宽环形压控振荡器输出信号频率的范围。

其具体方案如下：

一种环形压控振荡器，包括：比较器，反相器，分压模块，属性特征为IO器件的第一PMOS管、第二PMOS管和第三PMOS管，属性特征为Core器件的第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，以及由属性特征均为Core器件的NMOS管和PMOS管所组成的第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块；

其中，所述第一PMOS管的源极连接VDD，所述第一PMOS管的漏极与所述第二PMOS管的源极相连，所述第二PMOS管的漏极与所述第三PMOS管的漏极相连，所述第三PMOS管的源极与所述第二PMOS管的源极相连，所述第一PMOS管的栅极和所述第二PMOS管的栅极相连，并共同作为输入端，所述第三PMOS管的栅极用于接收所述反相器的输出信号；所述第二PMOS管的漏极分别与所述第一反相器模块的第一端、所述第二反相器模块的第一端、所述第三反相器模块的第一端、所述第四PMOS管的源极、所述第五PMOS管的源极和所述第六PMOS管的源极相连，所述第一反相器模块的第二端、所述第二反相器模块的第二端和所述第三反相器模块的第二端均接地，所述第四PMOS管的栅极、所述第五PMOS管的栅极和所述第六PMOS管的栅极均用于接收所述反相器的输出信号，所述第四PMOS管的漏极、所述第五PMOS管的漏极和所述第六PMOS管的漏极分别与所述第四反相器模块的第一端、所述第五反相器模块的第一端和所述第六反相器模块的第一端相连，所述第四反相器模块的第二端、所述第五反相器模块的第二端和所述第六反相器模块的第二端分别与所述第一NMOS管的漏极、所述第二NMOS管的漏极和所述第三NMOS管的漏极相连，所述第一NMOS管的源极、所述第二NMOS管的源极和所述第三NMOS管的源极均接地，所述第一NMOS管的栅极、所述第二NMOS管的栅极、所述第三NMOS管的栅极均用于接收所述反相器的输入信号；所述比较器的正向输入端与所述第六PMOS管的源极相连，所述比较器的负向输入端与所述分压模块相连，所述比较器的输出端与所述反相器的输入端相连；并且，所述第一反相器模块与所述第四反相器模块并联，所述第二反相器模块与所述第五反相器模块并联，所述第三反相器模块与所述第六反相器模块并联。

优选的，所述分压模块具体为电阻分压模块。

优选的，所述电阻分压模块包括第一电阻和第二电阻；

其中，所述第一电阻的第一端连接VDD，所述第一电阻的第二端分别与所述比较器的反向输入端和所述第二电阻的第一端相连，所述第二电阻的第二端接地。

优选的，所述第一反相器模块、所述第二反相器模块、所述第三反相器模块、所述第四反相器模块、所述第五反相器模块和所述第六反相器模块的设置方式均相同。

优选的，所述第一反相器模块包括PMOS管M11和NMOS管M12；

其中，所述PMOS管M11的栅极与所述NMOS管M12的栅极相连，所述PMOS管M11的漏极与所述NMOS管M12的漏极相连；

相应的，所述PMOS管M11的源极为所述第一反相器模块的第一端，所述NMOS管M12的源极为所述第一反相器模块的第二端。

相应的，本发明还公开了一种压控振荡器，包括如前述所公开的一种环形压控振荡器。

相应的，本发明还公开了一种集成电路，包括如前述所公开的一种压控振荡器。

可见，在本发明中，通过对分压模块的输出电压进行调整，就可以使得分压模块的输出电压小于Core的最大耐压值，当第二PMOS管的漏极电压小于分压模块的输出电压时，环形压控振荡器中的所有Core器件均能工作在安全电压之内，此时，比较器输出低电平，反相器输出高电平，第三PMOS管导通，第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管均关断，第二PMOS管被第三PMOS管短路，在此情况下，第二PMOS管的漏极和地之间就相当于连接了三个反相器模块，也即，第一反相器模块、第二反相器模块和第三反相器模块，此时环形压控振荡器就可以工作在安全电压之下；当第二PMOS管的漏极电压大于分压模块的输出电压时，比较器输出高电平，反相器会输出低电平，此时，第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管均处于导通状态，在此情况下，第一反相器模块、第二反相器模块和第三反相器模块相当于分别并联了一个反相器模块，那么，第二PMOS管漏极到地的等效电阻就会变小，从而使得第二PMOS管的漏极电压也会减小，并由此导致第二PMOS管的漏极电压会小于比较器的负向输入电压，这样环形压控振荡器中的所有Core器件就均能够工作在安全电压之下。显然，在本发明所提供的环形压控振荡器中，由于可以同时使用IO器件和Core器件，所以，就可以使得环形压控振荡器具有较小的Rm或者是较大的VDD-Vin，这样就能够进一步拓宽环形压控振荡器输出信号频率的范围。相应的，本发明所公开的一种压控振荡器、一种集成电路同样具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中环形压控振荡器的结构图；

图2为本发明实施例所提供的一种环形压控振荡器的结构图；

图3为本发明实施例所提供的另一种环形压控振荡器的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图2，图2为本发明实施例所提供的一种环形压控振荡器的结构图，该环形压控振荡器包括：比较器，反相器，分压模块，属性特征为IO器件的第一PMOS管P1、第二PMOS管P2和第三PMOS管P3，属性特征为Core器件的第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N1和第三NMOS管N3，以及由属性特征均为Core器件的NMOS管和PMOS管所组成的第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块；

其中，第一PMOS管P1的源极连接VDD，第一PMOS管P1的漏极与第二PMOS管P2的源极相连，第二PMOS管P2的漏极与第三PMOS管P3的漏极相连，第三PMOS管P3的源极与第二PMOS管P2的源极相连，第一PMOS管P1的栅极和第二PMOS管P2的栅极相连，并共同作为输入端，第三PMOS管P3的栅极用于接收反相器的输出信号；第二PMOS管P2的漏极分别与第一反相器模块的第一端、第二反相器模块的第一端、第三反相器模块的第一端、第四PMOS管P4的源极、第五PMOS管P5的源极和第六PMOS管P6的源极相连，第一反相器模块的第二端、第二反相器模块的第二端和第三反相器模块的第二端均接地，第四PMOS管P4的栅极、第五PMOS管P5的栅极和第六PMOS管P6的栅极均用于接收反相器的输出信号，第四PMOS管P4的漏极、第五PMOS管P5的漏极和第六PMOS管P6的漏极分别与第四反相器模块的第一端、第五反相器模块的第一端和第六反相器模块的第一端相连，第四反相器模块的第二端、第五反相器模块的第二端和第六反相器模块的第二端分别与第一NMOS管N1的漏极、第二NMOS管N2的漏极和第三NMOS管N3的漏极相连，第一NMOS管N1的源极、第二NMOS管N2的源极和第三NMOS管N3的源极均接地，第一NMOS管N1的栅极、第二NMOS管N2的栅极、第三NMOS管N3的栅极均用于接收反相器的输入信号；比较器的正向输入端与第六PMOS管P6的源极相连，比较器的负向输入端与分压模块相连，比较器的输出端与反相器的输入端相连；并且，第一反相器模块与第四反相器模块并联，第二反相器模块与第五反相器模块并联，第三反相器模块与第六反相器模块并联。

在本实施例中，是提供了一种新型的环形压控振荡器，通过该环形压控振荡器可以进一步拓宽环形压控振荡器输出信号频率的范围。具体的，在本实施例所提供的环形压控振荡器中，是将第一PMOS管P1、第二PMOS管P2、第三PMOS管P3设置为IO器件，将第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3设置为Core器件，并且，还将第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块中的NMOS管和PMOS管均设置为Core器件。

结合图2所示的环形压控振荡器的结构图，此处对环形压控振荡器的工作原理进行具体说明。在本实施例中，比较器的正输入端连接第六PMOS管P6的源极，也即，节点Vm，比较器的负输入端连接节点Vx，通过调节分压模块的输出电压大小，可以使得分压模块的输出电压Vx小于使用Core器件的最大耐压值，比如：在实际应用中如果是使用180nm工艺的第六PMOS管or第三PMOS管器件，那么，Core器件的最大耐压值为1.8V，在此情况下，就可以将Vx设置为1.8V。

当Vm的电压小于Vx时，环形压控振荡器中的所有Core器件均会工作在安全电压之下，此时，比较器输出节点TD为低电平，反相器输出节点TN为高电平，第三PMOS管P3导通、第四PMOS管P4、第一NMOS管N1、第五PMOS管P5、第二NMOS管N2、第六PMOS管P6和第三NMOS管N3均处于关断状态，而且，第二PMOS管P2被第三PMOS管P3短路，Vm节点和地之间相当于是三个反相器首尾相连，假设流经第一PMOS管P1的电流大小为I1，那么，在此情况下，该环形压控振荡器就与现有技术中所提供的环形压控振荡器的工作原理相一致，也即，此时环形压控振荡器的输出信号频率同样可以表示为：

显然，因为IO器件具有较高的耐高压特性、Core器件具有低导通电阻特性，而在Vm小于Vx的情况下，该环形压控振荡器可以正常进行工作，与现有技术中环形压控振荡器的输出信号频率相比，利用本实施例所提供的环形压控振荡器可以在VDD-Vin取得较大值同时，也可以使得Rm取得较小值，这样就可以使得环形压控振荡器具有较大范围的频率输出。

当Vm大于Vx时，比较器输出节点TD输出高电平，反相器输出节点TN输出低电平，此时，第四PMOS管P4、第一NMOS管N1、第五PMOS管P5、第二NMOS管N2、第六PMOS管P6和第三NMOS管N3均处于导通状态，第四PMOS管P4、第一NMOS管N1、第五PMOS管P5、第二NMOS管N2、第六PMOS管P6和第三NMOS管N3就等效于导线，在此情况下，就相当于是分别在第一反相器模块、第二反相器模块和第三反相器模块上并联了一个反相器模块，此时，Vm节点到地的等效电阻Rm就会变小，从而使得Vm小于Vx，显然，这样就可以使得Core器件均能工作在安全电压之下。

可以理解的是，在Vm大于Vx的情况下，由于本实施例所提供的环形压控振荡器既可以使得VDD-Vin取得较大值，也可以使得Rm取得较小值，由此就可以使得环形压控振荡器具有较大范围的频率输出。

需要注意的是，由于Rm在比较器的作用下，环形压控振荡器的输出信号频率会突然变大，并会造成环形压控振荡器输出信号频率出现不稳定的情况。因此，在本实施例中，为了避免这一情况的发生，在当Vm大于Vx时，比较器的输出节点TD为高电平，此时，需要将第三PMOS管P3断开，这样第一PMOS管P1和第二PMOS管P2就会形成串联结构，并将第一PMOS管P1的宽长比减小，由此就可以达到将环形压控振荡器输出信号频率Fout中的K值进行减小的目的。显然，通过这样的设置方式，还可以避免环形压控振荡器输出信号频率出现抖动、不稳定的现象。

可见，在本实施例中，通过对分压模块的输出电压进行调整，就可以使得分压模块的输出电压小于IO器件的最大耐压值，当第二PMOS管的漏极电压小于分压模块的输出电压时，环形压控振荡器中的所有Core器件均能工作在安全电压之内，此时，比较器输出低电平，反相器输出高电平，第三PMOS管导通，第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管均关断，第二PMOS管被第三PMOS管短路，在此情况下，第二PMOS管的漏极和地之间就相当于连接了三个反相器模块，也即，第一反相器模块、第二反相器模块和第三反相器模块，此时环形压控振荡器就可以工作在安全电压之下；当第二PMOS管的漏极电压大于分压模块的输出电压时，比较器输出高电平，反相器会输出低电平，此时，第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管均处于导通状态，在此情况下，第一反相器模块、第二反相器模块和第三反相器模块相当于分别并联了一个反相器模块，那么，第二PMOS管漏极到地的等效电阻就会变小，从而使得第二PMOS管的漏极电压也会减小，并由此导致第二PMOS管的漏极电压会小于比较器的负向输入电压，这样环形压控振荡器中的所有Core器件就均能够工作在安全电压之下。显然，在本实施例所提供的环形压控振荡器中，由于可以同时使用IO器件和Core器件，所以，就可以使得环形压控振荡器具有较小的Rm或者是较大的VDD-Vin，这样就能够进一步拓宽环形压控振荡器输出信号频率的范围。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，分压模块具体为电阻分压模块。

在本实施例中，是将分压模块设置为电阻分压模块，因为电阻分压模块相比于其它类型的分压电路而言，具有占用空间体积小、设计结构复杂度低的优点，所以，当将分压模块设置为电阻分压模块时，还可以相对降低环形压控振荡器的结构复杂度。

请参见图3，图3为本发明实施例所提供的另一种环形压控振荡器的结构图。作为一种优选的实施方式，电阻分压模块包括第一电阻R1和第二电阻R2；

其中，第一电阻R1的第一端连接VDD，第一电阻R1的第二端分别与比较器的反向输入端和第二电阻R2的第一端相连，第二电阻R2的第二端接地。

具体的，在本实施例中，是将电阻分压模块设置为如图3所示的结构形式，也即，是利用两个电阻来对VDD进行分压，能够想到的是，通过这样的设置方式，不仅可以降低电阻分压模块的设计复杂度，而且，也可以进一步降低电阻分压模块所需要的造价成本。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块的设置方式均相同。

在本实施例中，是将第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块设置为结构方式相同的电路模块，能够想到的是，当将所有的反相器模块均设置为相同的结构形式时，不仅可以降低反相器模块的构建复杂度，而且，也可以使得环形压控振荡器的工作性能更加稳定与可靠。

请参见图3，图3为本发明实施例所提供的另一种环形压控振荡器的结构图。作为一种优选的实施方式，第一反相器模块包括PMOS管M11和NMOS管M12；

其中，PMOS管M11的栅极与NMOS管M12的栅极相连，PMOS管M11的漏极与NMOS管M12的漏极相连；

相应的，PMOS管M11的源极为第一反相器模块的第一端，NMOS管M12的源极为第一反相器模块的第二端。

具体的，在本实施例中，是将第一反相器模块设置为如图3所示的结构形式，也即，将第一反相器模块设置为PMOS管M11+NOS管M12的结构形式。并且，在实际操作过程中，是将第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块均设置为此种结构形式。

需要说明的是，在本实施例中，第一反相器模块与第三反相器模块、第二反相器模块和第四反相器模块、第三反相器模块和第六反相器模块的并联连接方式如图3所示，由于此连接方式为本领域技术人员所熟知的内容，所以，在此不作具体赘述。

相应的，本发明实施例还公开了一种压控振荡器，包括如前述所公开的一种环形压控振荡器。

本发明实施例所提供的一种压控振荡器，具有前述所公开的一种环形压控振荡器所具有的有益效果。

相应的，本发明实施例还公开了一种集成电路，包括如前述所公开的一种压控振荡器。

本发明实施例所提供的一种集成电路，具有前述所公开的一种压控振荡器所具有的有益效果。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种环形压控振荡器、一种压控振荡器和一种集成电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种环形压控振荡器，其特征在于，包括：比较器，反相器，分压模块，属性特征为IO器件的第一PMOS管、第二PMOS管和第三PMOS管，属性特征为Core器件的第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，以及由属性特征均为Core器件的NMOS管和PMOS管所组成的第一反相器模块、第二反相器模块、第三反相器模块、第四反相器模块、第五反相器模块和第六反相器模块；

其中，所述第一PMOS管的源极连接VDD，所述第一PMOS管的漏极与所述第二PMOS管的源极相连，所述第二PMOS管的漏极与所述第三PMOS管的漏极相连，所述第三PMOS管的源极与所述第二PMOS管的源极相连，所述第一PMOS管的栅极和所述第二PMOS管的栅极相连，并共同作为输入端，所述第三PMOS管的栅极用于接收所述反相器的输出信号；所述第二PMOS管的漏极分别与所述第一反相器模块的第一端、所述第二反相器模块的第一端、所述第三反相器模块的第一端、所述第四PMOS管的源极、所述第五PMOS管的源极和所述第六PMOS管的源极相连，所述第一反相器模块的第二端、所述第二反相器模块的第二端和所述第三反相器模块的第二端均接地，所述第四PMOS管的栅极、所述第五PMOS管的栅极和所述第六PMOS管的栅极均用于接收所述反相器的输出信号，所述第四PMOS管的漏极、所述第五PMOS管的漏极和所述第六PMOS管的漏极分别与所述第四反相器模块的第一端、所述第五反相器模块的第一端和所述第六反相器模块的第一端相连，所述第四反相器模块的第二端、所述第五反相器模块的第二端和所述第六反相器模块的第二端分别与所述第一NMOS管的漏极、所述第二NMOS管的漏极和所述第三NMOS管的漏极相连，所述第一NMOS管的源极、所述第二NMOS管的源极和所述第三NMOS管的源极均接地，所述第一NMOS管的栅极、所述第二NMOS管的栅极、所述第三NMOS管的栅极均用于接收所述反相器的输入信号；所述比较器的正向输入端与所述第六PMOS管的源极相连，所述比较器的负向输入端与所述分压模块相连，所述比较器的输出端与所述反相器的输入端相连；并且，所述第一反相器模块与所述第四反相器模块并联，所述第二反相器模块与所述第五反相器模块并联，所述第三反相器模块与所述第六反相器模块并联。

2.根据权利要求1所述的环形压控振荡器，其特征在于，所述分压模块具体为电阻分压模块。

3.根据权利要求2所述的环形压控振荡器，其特征在于，所述电阻分压模块包括第一电阻和第二电阻；

其中，所述第一电阻的第一端连接VDD，所述第一电阻的第二端分别与所述比较器的反向输入端和所述第二电阻的第一端相连，所述第二电阻的第二端接地。

4.根据权利要求1至3任一项所述的环形压控振荡器，其特征在于，所述第一反相器模块、所述第二反相器模块、所述第三反相器模块、所述第四反相器模块、所述第五反相器模块和所述第六反相器模块的设置方式均相同。

5.根据权利要求4所述的环形压控振荡器，其特征在于，所述第一反相器模块包括PMOS管M11和NMOS管M12；

其中，所述PMOS管M11的栅极与所述NMOS管M12的栅极相连，所述PMOS管M11的漏极与所述NMOS管M12的漏极相连；

相应的，所述PMOS管M11的源极为所述第一反相器模块的第一端，所述NMOS管M12的源极为所述第一反相器模块的第二端。

6.一种压控振荡器，其特征在于，包括如权利要求1至5任一项所述的一种环形压控振荡器。

7.一种集成电路，其特征在于，包括如权利要求6所述的一种压控振荡器。

Images