CN111681696B - 基于非易失存储器的存储和数据处理方法、装置及设备 - Google Patents

基于非易失存储器的存储和数据处理方法、装置及设备 Download PDF

Info

Publication number
CN111681696B
CN111681696B CN202010468344.0A CN202010468344A CN111681696B CN 111681696 B CN111681696 B CN 111681696B CN 202010468344 A CN202010468344 A CN 202010468344A CN 111681696 B CN111681696 B CN 111681696B
Authority
CN
China
Prior art keywords
value
weight value
conductance
nonvolatile memory
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010468344.0A
Other languages
English (en)
Other versions
CN111681696A (zh
Inventor
张锋
霍强
宋仁俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010468344.0A priority Critical patent/CN111681696B/zh
Publication of CN111681696A publication Critical patent/CN111681696A/zh
Priority to PCT/CN2021/089040 priority patent/WO2021238521A1/zh
Priority to US17/595,847 priority patent/US20220244872A1/en
Application granted granted Critical
Publication of CN111681696B publication Critical patent/CN111681696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于非易失存储器的存储和数据处理方法、装置及设备，方法包括：获取需要存储至所述非易失存储器的权重值；如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；按照所述电导值设置所述非易失存储器，以存储所述权重值。本发明提供的基于非易失存储器的存储和数据处理方法、装置及设备用以解决现有非易失存储器存储的权重值精确度不足的技术问题。实现了提高存储精确度和数据处理精确度的技术效果。

Description

基于非易失存储器的存储和数据处理方法、装置及设备
技术领域
本发明涉及电子技术领域，尤其涉及一种基于非易失存储器的存储和数据处理方法、装置及设备。
背景技术
非易失存储器被广泛应用于基于存算一体的神经网络加速器中，例如阻变存储器、相变存储器等。神经网络加速器中的非易失存储器常用于带权重值的乘累加运算，此时，权重值在非易失存储器中的存储是通过将权重值转换为合适的电导值进行存储的。
然而，存储在非易失存储器单元的神经网络权重值会由于器件有限的电导开关比而导致无法被精确表示，故存储精度不足进而导致数据处理精度不足的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的基于非易失存储器的存储和数据处理方法、装置及设备。
第一方面，提供一种基于非易失存储器的存储方法，包括：
获取需要存储至所述非易失存储器的权重值；
如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
按照所述电导值设置所述非易失存储器，以存储所述权重值。
可选的，所述根据第一转换方法确定出所述权重值对应的电导值，包括：根据公式
Figure GDA0003596267110000021
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
可选的，所述根据第二转换方法确定出所述权重值对应的电导值，包括：根据公式
Figure GDA0003596267110000022
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
可选的，所述权重值的进制数为二进制。
可选的，所述非易失存储器为神经网络加速器上的存储器，所述权重值为神经网络权重值。
第二方面，提供一种基于非易失存储器阵列的数据处理方法，包括：
接收以电压形式输入所述非易失存储器阵列的数据值组；
基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照第一方面所述的方法存储；
输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
第三方面，提供一种基于非易失存储器的存储装置，包括：
获取模块，用于获取需要存储至所述非易失存储器的权重值；
高阻态转换模块，用于如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
低阻态转换模块，用于如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
存储模块，用于按照所述电导值设置所述非易失存储器，以存储所述权重值。
第四方面，提供一种非易失存储器阵列，包括：
输入端，用于接收以电压形式输入所述非易失存储器阵列的数据值组；
阵列模块，用于基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照第一方面所述的方法存储；
输出端，用于输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
第五方面，提供一种神经网络加速器，包括第四方面所述的非易失存储器阵列。
第六方面，提供一种电子设备，包括第五方面所述的神经网络加速器。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的基于非易失存储器的存储和数据处理方法、装置及设备，通过判断非易失存储器为高阻态存储器件还是低阻态存储器件，来根据类型情况选择不相同的权重值和电导值的转换方法，以使转换出的电导值更具适应性，更能精确表达对应的权重值，从而提高存储的精确度和数据处理的精确度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中基于非易失存储器的存储方法的流程图；
图2为本发明实施例中基于非易失存储器的数据处理方法的流程图；
图3为本发明实施例中非易失存储器阵列的示意图；
图4为本发明实施例中基于非易失存储器的存储装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本实施例提供了一种基于非易失存储器的存储方法，如图1所示，包括：
步骤S101，获取需要存储至所述非易失存储器的权重值；
步骤S102，如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
步骤S103，如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
步骤S104，按照所述电导值设置所述非易失存储器，以存储所述权重值。
需要说明的是，本实施例的非易失存储器可以为神经网络加速器上的存储器，存储的权重值为神经网络权重值。当然，该非易失存储器也可以用于其他需要具备计算或存储功能的芯片中，存储的权重值也可以根据芯片的具体需要设置，在此不作限制。
该非易失存储器可以是阻变存储器或相变存储器等，在此不作限制。该非易失存储器可以是集成在芯片中的存储器器件，也可以是独立的存储器器件，在此也不作限制。
还需要说明的是，本实施例提供的方法可以应用于独立的计算设备，也可以应用于芯片中，该芯片可以是集成有所述存储器器件的芯片，也可以是独立的计算芯片，在此不作限制。
下面结合图1详细介绍本实施例提供的基于非易失存储器的存储方法的具体实施步骤：
首先，执行步骤S101，获取需要存储至所述非易失存储器的权重值。
权重值往往是预先设置好的数值，具体可以根据需要应用的场景所对应的算法来预先计算获得，也可以是认为根据经验设置，或者是对数据进行分析统计后获得。该权重值可以表示为任意进制的数值，例如，可以是二进制数，也可以是八进制数，在不作限制。该权重值的位数可以根据需要计算的数据量的规模来设置。
接下来，判断非易失存储器的阻态类型：如果为高阻态存储器件，则执行步骤S102，根据第一转换方法确定出所述权重值对应的电导值。如果为低阻态存储器件，则执行步骤S103，根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法。
具体来讲，非易失存储器的阻态类型可以是根据预先存储的类型数据确定的，也可以是实时检测或计算确定的，在此不作限制。高阻态时w值相对较高，低阻态时w值相对较低，对不同阻态类型的非易失存储器采用不同的转换方法来使转换出的电导值更具适应性，更精确的表达权重值。
在一种可选的实施方式中，如果非易失存储器为高阻态，则根据公式
Figure GDA0003596267110000051
Figure GDA0003596267110000052
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
其中，gmin可以是人为预先设置的最小权重值对应的最低电导值，也可以是根据经验获得的常规默认值。K为所述权重值的进制数，较优的，为减少计算复杂度，权重值表示为二进制数值，也就是说K＝2，有连续2m个不同电导状态，则该第一转换方法对应的电导值公式为
Figure GDA0003596267110000053
m为预设的所述权重值的K进制的位数，具体可以根据预估需要存储或处理的数据量来进行设置，举例来讲，二进制数0100101的位数m为7位(7bit)。w为所述非易失存储器的电导开关比，也称为器件窗口大小，具体可以根据器件的参数数据获得也可以测量获得，在此不作限制。
在一种可选的实施方式中，如果非易失存储器为低阻态，则根据公式
Figure GDA0003596267110000061
Figure GDA0003596267110000062
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
其中，gmin，K，m和w的获取方式如前所述，较优的，为减少计算复杂度，权重值表示为二进制数值，也就是说K＝2，有连续2m个不同电导状态，则该第二转换方法对应的电导值公式为
Figure GDA0003596267110000063
本申请发明人分别测试了非易失存储器为高阻态和低阻态时，按本实施例提供方法转换的电导值。如下表所示，其中，表1为假设K＝2，m＝3,w＝70,gmin＝0.1nS的情况下，非易失存储器为高阻态时的转化表，表2为为假设K＝2，m＝3,w＝7,gmin＝0.1nS的情况下，非易失存储器为低阻态时的转化表：
权重值 第一转换方法确定的电导值 第二转换方法确定的电导值
0 0.1nS 0.1nS
1 1nS 1.09nS
2 2nS 2.07nS
3 3nS 3.05nS
4 4nS 4.04nS
5 5nS 5.03nS
6 6nS 6.01nS
7 7 nS 7nS
表1
权重值 第一转换方法确定的电导值 第二转换方法确定的电导值
0 0.1nS 0.1nS
1 0.1nS 0.186nS
2 0.2nS 0.271nS
3 0.3nS 0.357nS
4 0.4nS 0.443nS
5 0.5nS 0.529nS
6 0.6nS 0.614nS
7 0.7nS 0.7nS
表2
可见，在非易失存储器为高阻态时，采用第一转换方法对应的公式
Figure GDA0003596267110000071
Figure GDA0003596267110000072
计算出的电导值，除了权重值“0”不能准确被器件电导值表示，其他值均实现了准确转换，实现了数学上的精确对应关系。而采用第二转换方法对应的公式
Figure GDA0003596267110000073
n＝0,…,2^m-1计算出的电导值，权重值0～7均不能准确转换成器件电导值。
在非易失存储器为低阻态时，采用第一转换方法对应的公式
Figure GDA0003596267110000074
Figure GDA0003596267110000075
计算出的电导值，权重值“0”和权重值“1”对应的器件电导出现了严重重叠。可见，低阻态时电导开关比很小，该转换方案不可行。而采用第二转换方法对应的公式
Figure GDA0003596267110000076
n＝0,…,2^m-1计算出的电导值，尽管权重值0～7不能完全准确转换成器件电导值，但可以在一定程度上保持数学上的对应关系。
故采用本实施例提供方法转换出的电导值更具适应性，更能精确表达对应的权重值，从而提高存储的精确度和数据处理的精确度。
基于同一发明构思，本发明实施例还提供了一种基于非易失存储器阵列的数据处理方法，如图2所述，包括：
步骤S201，接收以电压形式输入所述非易失存储器阵列的数据值组；
步骤S202，基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照权利要求1-4任一所述的方法存储；
步骤S203，输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
本实施例提供的方法可以应用于神经网络加速器中，该神经网络加速器包括非易失存储器阵列，该阵列用于存储权重值和进行乘累加运算。当然，本实施例提供的方法也可以应用于其他需要存储权重值和进行乘累加运算的芯片，在此不作限制。
如图3所示的非易失存储器阵列，其中每个易失存储器中存储有权重值，该权重值按照本实施例前述提供的基于非易失存储器的存储方法进行转换存储。该权重值可以是预先设置的，也可以是在进行数据处理之前先根据预设算法计算出来的，在此不作限制。
需要处理数据时，首先执行步骤S201，接收以电压形式输入所述非易失存储器阵列的数据值组。该数据值组可以是像素值数据组也可以是金额值数据组，具体可以根据神经网络加速器的应用领域不同而对应设置。然后，通过步骤S202，基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组。即与将神经网络权重值转化为相应电导值的器件阵列基于基尔霍夫电流定律进行高度并行的乘累加运算。然后，执行步骤S203，输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。具体如图3所示，每一列箭头方向输出的电流值即为该列存储器对应权重值与数据值组的乘累加计算结果，各列输出的电流和即为该非易失存储器阵列所有权重值与数据值组的乘累加计算结果。
本实施例提供的非易失存储器阵列通过判断其中的非易失存储器为高阻态存储器件还是低阻态存储器件，来根据类型情况选择不相同的权重值和电导值的转换方法，以使转换出的电导值更精确表征权重值，从而提高乘累加运算的精确度。
基于同一发明构思，本发明实施例还提供了一种基于非易失存储器的存储装置，如图4所示，包括：
获取模块401，用于获取需要存储至所述非易失存储器的权重值；
高阻态转换模块402，用于如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
低阻态转换模块403，用于如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
存储模块404，用于按照所述电导值设置所述非易失存储器，以存储所述权重值。
由于本发明实施例所介绍的装置，为实施本发明实施例的基于非易失存储器的存储方法所采用的装置，故而基于本发明实施例所介绍的方法，本领域所属人员能够了解该装置的具体结构及变形，故而在此不再赘述。凡是本发明实施例的方法所采用的装置都属于本发明所欲保护的范围。
基于同一发明构思，本发明实施例还提供了一种非易失存储器阵列，如图3所示，包括：
输入端301，用于接收以电压形式输入所述非易失存储器阵列的数据值组；
阵列模块302，用于基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照本申请前述提供的基于非易失存储器的存储方法进行存储；
输出端303，用于输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
本实施例提供的非易失存储器阵列可以集成于神经网络加速器中，用于存储权重值和进行乘累加运算。当然，本实施例提供的非易失存储器阵列也可以应用于其他需要存储权重值和进行乘累加运算的芯片，在此不作限制。
基于同一发明构思，本发明实施例还提供了一种神经网络加速器，包括本申请前述提供的非易失存储器阵列。
基于同一发明构思，本发明实施例还提供了一种电子设备，包括本申请前述提供的神经网络加速器。
由于本发明实施例所介绍的非易失存储器阵列、神经网络加速器和电子设备，为实施本发明实施例的方法所采用的硬件，故而基于本发明实施例所介绍的方法，本领域所属人员能够了解该硬件的具体结构及变形，故而在此不再赘述。凡是本发明实施例的方法所采用的硬件都属于本发明所欲保护的范围。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的基于非易失存储器的存储和数据处理方法、装置及设备，通过判断非易失存储器为高阻态存储器件还是低阻态存储器件，来根据类型情况选择不相同的权重值和电导值的转换方法，以使转换出的电导值更具适应性，更能精确表达对应的权重值，从而提高存储的精确度和数据处理的精确度。
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的网关、代理服务器、系统中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (8)

1.一种基于非易失存储器的存储方法，其特征在于，包括：
获取需要存储至所述非易失存储器的权重值；
如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
按照所述电导值设置所述非易失存储器，以存储所述权重值；
所述根据第一转换方法确定出所述权重值对应的电导值，包括：
根据公式
Figure FDA0003596267100000011
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比；
所述根据第二转换方法确定出所述权重值对应的电导值，包括：
根据公式
Figure FDA0003596267100000012
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
2.如权利要求1所述的方法，其特征在于，所述权重值的进制数为二进制。
3.如权利要求1所述的方法，其特征在于，所述非易失存储器为神经网络加速器上的存储器，所述权重值为神经网络权重值。
4.一种基于非易失存储器阵列的数据处理方法，其特征在于，包括：
接收以电压形式输入所述非易失存储器阵列的数据值组；
基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照权利要求1-3任一所述的方法存储；
输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
5.一种基于非易失存储器的存储装置，其特征在于，包括：
获取模块，用于获取需要存储至所述非易失存储器的权重值；
高阻态转换模块，用于如果所述非易失存储器为高阻态存储器件，则根据第一转换方法确定出所述权重值对应的电导值；
低阻态转换模块，用于如果所述非易失存储器为低阻态存储器件，则根据第二转换方法确定出所述权重值对应的电导值，其中，所述第一转换方法与所述第二转换方法为不同的转化方法；
存储模块，用于按照所述电导值设置所述非易失存储器，以存储所述权重值；
其中，所述根据第一转换方法确定出所述权重值对应的电导值，包括：
根据公式
Figure FDA0003596267100000021
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比；
所述根据第二转换方法确定出所述权重值对应的电导值，包括：
根据公式
Figure FDA0003596267100000022
确定出所述权重值对应的电导值，其中，G为所述电导值，n为所述权重值，gmin为预设的最小权重值对应的最低电导值，K为所述权重值的进制数，m为预设的所述权重值的K进制的位数，w为所述非易失存储器的电导开关比。
6.一种非易失存储器阵列，其特征在于，包括：
输入端，用于接收以电压形式输入所述非易失存储器阵列的数据值组；
阵列模块，用于基于所述非易失存储器阵列中的每个易失存储器存储的权重值，处理所述数据值组；其中，所述每个易失存储器中的权重值按照权利要求1-2任一所述的方法存储；
输出端，用于输出所述数据值组与所述每个易失存储器中的权重值进行乘累加运算的结果。
7.一种神经网络加速器，其特征在于，包括权利要求6所述的非易失存储器阵列。
8.一种电子设备，其特征在于，包括权利要求7所述的神经网络加速器。
CN202010468344.0A 2020-05-28 2020-05-28 基于非易失存储器的存储和数据处理方法、装置及设备 Active CN111681696B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010468344.0A CN111681696B (zh) 2020-05-28 2020-05-28 基于非易失存储器的存储和数据处理方法、装置及设备
PCT/CN2021/089040 WO2021238521A1 (zh) 2020-05-28 2021-04-22 基于非易失存储器的存储和数据处理方法、装置及设备
US17/595,847 US20220244872A1 (en) 2020-05-28 2021-04-22 Storage method, data processing method, device and apparatus based on non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010468344.0A CN111681696B (zh) 2020-05-28 2020-05-28 基于非易失存储器的存储和数据处理方法、装置及设备

Publications (2)

Publication Number Publication Date
CN111681696A CN111681696A (zh) 2020-09-18
CN111681696B true CN111681696B (zh) 2022-07-08

Family

ID=72453657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010468344.0A Active CN111681696B (zh) 2020-05-28 2020-05-28 基于非易失存储器的存储和数据处理方法、装置及设备

Country Status (3)

Country Link
US (1) US20220244872A1 (zh)
CN (1) CN111681696B (zh)
WO (1) WO2021238521A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681696B (zh) * 2020-05-28 2022-07-08 中国科学院微电子研究所 基于非易失存储器的存储和数据处理方法、装置及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847335A (zh) * 2016-12-27 2017-06-13 北京大学 基于阻变存储阵列的卷积计算存储一体化设备及方法
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109635941A (zh) * 2018-11-06 2019-04-16 华中科技大学 一种基于1t1r存储器件的最大池化处理器
CN109800870A (zh) * 2019-01-10 2019-05-24 华中科技大学 一种基于忆阻器的神经网络在线学习系统
CN111095417A (zh) * 2017-09-07 2020-05-01 松下电器产业株式会社 使用非易失性半导体存储元件的神经网络运算电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3025344B1 (fr) * 2014-08-28 2017-11-24 Commissariat Energie Atomique Reseau de neurones convolutionnels
US9767407B2 (en) * 2015-09-18 2017-09-19 Samsung Electronics Co., Ltd. Weighting device, neural network, and operating method of the weighting device
US10423878B2 (en) * 2016-09-07 2019-09-24 International Business Machines Corporation Artificial neuron apparatus
CN108665061B (zh) * 2017-03-28 2021-06-15 华为技术有限公司 数据处理装置和用于卷积计算的计算设备
WO2019049842A1 (ja) * 2017-09-07 2019-03-14 パナソニック株式会社 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路
US11487464B2 (en) * 2019-07-03 2022-11-01 Micron Technology, Inc. Neural network memory
US11769076B2 (en) * 2019-10-14 2023-09-26 Micron Technology, Inc. Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
CN110956256B (zh) * 2019-12-09 2022-05-17 清华大学 利用忆阻器本征噪声实现贝叶斯神经网络的方法及装置
CN111681696B (zh) * 2020-05-28 2022-07-08 中国科学院微电子研究所 基于非易失存储器的存储和数据处理方法、装置及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847335A (zh) * 2016-12-27 2017-06-13 北京大学 基于阻变存储阵列的卷积计算存储一体化设备及方法
CN111095417A (zh) * 2017-09-07 2020-05-01 松下电器产业株式会社 使用非易失性半导体存储元件的神经网络运算电路
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109635941A (zh) * 2018-11-06 2019-04-16 华中科技大学 一种基于1t1r存储器件的最大池化处理器
CN109800870A (zh) * 2019-01-10 2019-05-24 华中科技大学 一种基于忆阻器的神经网络在线学习系统

Also Published As

Publication number Publication date
US20220244872A1 (en) 2022-08-04
WO2021238521A1 (zh) 2021-12-02
CN111681696A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
TWI777010B (zh) 資訊轉化率的預測、資訊推薦方法和裝置
CN110647696B (zh) 一种业务对象的排序方法及装置
CN107888716A (zh) 一种域名解析服务器的排序方法、终端设备及存储介质
CN111681696B (zh) 基于非易失存储器的存储和数据处理方法、装置及设备
CN106648557A (zh) 一种应用程序编程接口api的分享方法和装置
CN105975486A (zh) 信息推荐方法及装置
CN113610220B (zh) 神经网络模型的训练方法、应用方法及装置
CN108650768B (zh) 灯丝电流控制方法及装置
CN109389215B (zh) 一种深度学习网络的网络结构确定方法及装置
CN112906896A (zh) 信息处理方法及装置、计算设备
CN111563829A (zh) 电力价格预测方法、电力价格预测模型训练方法及装置
CN111798263A (zh) 一种交易趋势的预测方法和装置
CN110633804A (zh) 金融产品进件评价方法、服务器和存储介质
CN115550178A (zh) 一种智慧网关管控方法及系统
CN110597807A (zh) 基于数据分析的数据扩充方法、装置、终端及介质
CN113505304B (zh) 一种目标对象推荐方法及系统
CN114185882A (zh) 一种不良数据修正方法、装置、存储介质及电子设备
CN114549945A (zh) 遥感影像变化检测方法及相关装置
CN110377533B (zh) 一种用于云计算及边缘计算的缓存置换方法及装置
CN117217822B (zh) 电力交易指数预测的方法、装置、终端设备及存储介质
CN105787243A (zh) 针对业务对象的数据处理方法和系统、及电子设备
CN110852684B (zh) 货源偏好的确定方法、装置、设备及存储介质
CN109005413B (zh) 一种算术编码中的概率估计方法、装置及电子设备
CN113766333B (zh) 视频热度值的确定方法、装置、电子设备和存储介质
CN112434198B (zh) 图表组件推荐方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant