CN111679728A - 数据读取方法及装置 - Google Patents

数据读取方法及装置 Download PDF

Info

Publication number
CN111679728A
CN111679728A CN202010405874.0A CN202010405874A CN111679728A CN 111679728 A CN111679728 A CN 111679728A CN 202010405874 A CN202010405874 A CN 202010405874A CN 111679728 A CN111679728 A CN 111679728A
Authority
CN
China
Prior art keywords
patch
data
register
address information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010405874.0A
Other languages
English (en)
Other versions
CN111679728B (zh
Inventor
王玲
高峰
许祥滨
王名为
林伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Techtotop Microelectronics Co Ltd
Original Assignee
Techtotop Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Techtotop Microelectronics Co Ltd filed Critical Techtotop Microelectronics Co Ltd
Publication of CN111679728A publication Critical patent/CN111679728A/zh
Application granted granted Critical
Publication of CN111679728B publication Critical patent/CN111679728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本申请属于数据读取的技术领域，提供了一种数据读取方法及装置，该方法包括：获取处理器的数据读取指令；所述数据读取指令包括地址信息；若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。本申请实施例解决频繁访问内存导致的高功耗问题。

Description

数据读取方法及装置
技术领域
本发明涉及数据读取的技术领域，尤其涉及一种数据读取方法及装置。
背景技术
装置实现各种功能时需依赖机器中的处理器发放对应的指令或读取对应的数据进行运算。机器的处理器往往集成在装置的主板上或一个SOC芯片中，且主板上或SOC芯片中还集成有相应的存储元件和实现功能的其它电子元件或功能模块。
当处理器访问内存读取数据时，经常存在频繁访问一个或几个地址的情况。而处理器频繁的访问存储器会使得存储器中的地址译码电路频繁翻转、内存中工作时钟翻转、内存中数据寄存器和总线翻转等。这种翻转会大大增加内存芯片的局部功耗。
若单独为内存，例如只读存储器(ROM)配置一个高速缓冲存储器(cache)，会增加内存芯片的设计工作量，且会引入一定的逻辑电路。与内存芯片设计的低功耗，小尺寸，高性能等多方面的要求不符。
发明内容
有鉴于此，本发明实施例提供了一种数据读取方法及装置，以解决频繁访问内存导致的高功耗问题。
本发明实施例的第一方面提供了一种数据读取方法，包括：
获取处理器的数据读取指令；所述数据读取指令包括地址信息；
若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
在一个实施示例中，所述补丁寄存器包括两种工作模式：缓存模式和补丁模式；
所述同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存，包括：
通过模式切换电路将未用于存储补丁信息的所述补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存；
若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖处于所述缓存模式的补丁寄存器中原有的缓存数据。
在一个实施示例中，所述补丁寄存器包括若干寄存器单元；
当所述补丁寄存器中任一寄存器单元处于所述补丁模式时，用于对所述存储器中的数据打补丁；
当所述补丁寄存器中任一寄存器单元处于所述缓存模式时，用于缓存所述地址信息和所述地址信息对应的目标数据。
在一个实施示例中，所述方法还包括：
模式切换电路可通过配置将所述任一寄存器单元从缓存模式切换为补丁模式，或从补丁模式切换为缓存模式，以存储所述存储器中的数据对应的补丁信息，或缓存所述处理器的地址信息和对应的目标数据。
在一个实施示例中，所述存储器包括只读存储器。
本发明实施例的第二方面提供了一种数据读取装置，包括：
指令获取模块，用于获取处理器的数据读取指令；所述数据读取指令包括地址信息；
第一数据读取模块，用于若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
第二数据读取模块，用于若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据发送给所述处理器，并用缓存模式的补丁寄存器对所述地址信息和所述目标数据进行缓存。
在一个实施示例中，所述数据读取装置还包括：
数据缓存模块，用于若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖所述缓存模式的补丁寄存器中原有的缓存数据。
在一个实施示例中，所述补丁寄存器包括若干寄存器单元；
所述数据读取装置还包括：
模式切换模块，用于控制模式切换电路将所述任一寄存器单元从缓存模式切换为补丁模式，或从补丁模式切换为缓存模式，以配置所述存储器中的数据对应的补丁信息，或缓存所述处理器的地址信息和对应的目标数据。
本发明实施例的第三方面提供了一种数据读取装置，包括：处理器、存储器、补丁寄存器和补丁控制器，以及存储在所述存储器中并可在所述处理器上运行的软件程序，其特征在于，
所述补丁寄存器，用于存放配置的补丁和实时缓存所述处理器读取的数据和访问的地址信息；
所述补丁控制器执行所述软件程序时实现如第一方面所述数据读取方法的步骤。
在一个实施例中，若所述处理器和所述存储器为双端口，则所述处理器通过所述补丁控制器与所述存储器双端口连接。
本发明实施例提供的一种数据读取方法及装置，通过获取处理器的数据读取指令；所述数据读取指令包括地址信息；若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。通过将补丁寄存器复用为缓冲存储器，在补丁寄存器中缓冲有处理器频繁访问的内存数据，使得补丁寄存器中具有所述地址信息对应的补丁或目标数据时，从所述补丁寄存器中读取所述地址信息对应的补丁信息或目标数据并发送给处理器。无需频繁访问内存，从而降低电路功耗和内存的损耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的数据读取方法的流程示意图；
图2是本发明实施例二提供的数据读取装置的结构示意图；
图3是本发明实施例三提供的数据读取装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
实施例一
如图1所示，是本发明实施例一提供的数据读取方法的流程示意图。本实施例可适用于处理器访问内存读取数据的应用场景，该方法可以由数据读取装置执行，该装置可为补丁控制器；在本申请实施例中以补丁控制器作为执行主体进行说明，该方法具体包括如下步骤：
S110、获取处理器的数据读取指令；所述数据读取指令包括地址信息；
装置中的处理器在运行时需频繁访问内存读取某些数据，但处理器频繁的访问内存会使得内存中的地址译码电路频繁翻转、内存中工作时钟翻转、内存中数据寄存器和总线翻转等，大大增加内存芯片的局部功耗。而为内存配置一个高速缓冲存储器，会额外增加逻辑电路。为解决这一问题，可通过将补丁寄存器复用为内存的缓冲寄存器，以避免处理器频繁访问内存。
具体地，补丁控制器可通过处理器(CPU)接口访问模块获取处理器发出的数据读取指令；其中，数据读取指令包括需读取的内存数据对应的地址信息。可选的，该内存可包括只读存储器(ROM)和随机存取存储器(RAM)。且处理器与补丁寄存器之间通过补丁控制器连接，补丁寄存器可为存放补丁信息(patch)的寄存器，可预先预留出一组寄存器以存放缓存数据。补丁寄存器存放的补丁包括补丁信息，补丁信息具有屏蔽和/或更新后的数据。可通过打补丁的形式实现后续对存储器存储的数据进行修改，补丁寄存器中每一补丁包括对原数据进行屏蔽和/或更新后的数据以及原数据对应的存储器地址信息。
S120、若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
由于补丁寄存器中可实时缓存有处理器之前访问存储器读取到的数据，以及该数据对应的存储器地址。当获取到数据读取指令后，补丁控制器根据数据读取指令的地址信息对补丁寄存器中的地址信息进行查找，判断补丁寄存器中是否具有地址信息对应的目标数据(补丁信息或缓存数据)。若补丁寄存器中具有与数据读取指令的地址信息相同的补丁单元地址信息，则从补丁寄存器中读取该地址信息对应的补丁信息或缓存的访问数据。当在补丁寄存器中查找到数据读取指令中地址信息对应的补丁或目标数据时，补丁控制器判断补丁寄存器中具有数据读取指令中的地址信息对应的补丁或目标数据，通过寄存器读写控制电路从补丁寄存器中读取数据读取指令中的地址信息对应的补丁信息或缓存数据并发送给处理器。
在一个实施示例中，补丁寄存器包括若干寄存器单元；当所述补丁寄存器中任一寄存器单元处于所述补丁模式时，用于对所述存储器中的数据打补丁；当所述补丁寄存器中任一寄存器单元处于所述缓存模式时，用于缓存所述地址信息以及所述地址信息对应的目标数据。
具体地，当获取到数据读取指令后，补丁控制器根据数据读取指令的地址信息对补丁地址寄存器中的地址信息进行查找，判断补丁寄存器中若干寄存器单元是否具有地址信息对应的补丁信息或缓存数据。若任一处于补丁模式或缓存模式的寄存器单元的补丁单元地址信息与数据读取指令的地址信息相同，则从该寄存器单元中读取该地址信息对应的补丁信息或缓存的访问数据，然后通过寄存器读写控制电路从该寄存器单元中读取数据读取指令中的地址信息对应的补丁信息或目标数据并发送给处理器。上电复位后默认为缓存模式，缓存模式下的补丁寄存器可以实时缓存所述地址信息和所述地址信息对应的目标数据；当存储器中的程序需要打补丁时，控制模式切换电路将需要打补丁的补丁寄存器配置为补丁模式并配置补丁值。
在一个实施示例中，控制模式切换电路将所述任一寄存器单元从缓存模式切换为补丁模式，以配置所述存储器中的数据对应的补丁信息。具体地，当需要对补丁寄存器配置补丁信息时，补丁控制器可控制模式切换电路将补丁寄存器中任一寄存器单元从缓存模式切换为补丁模式，以配置所述存储器中的数据对应的补丁信息。
S130、若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
由于补丁寄存器中可实时缓存有处理器之前访问存储器读取到的数据，以及该数据对应的存储器地址。当获取到数据读取指令后，补丁控制器根据数据读取指令的地址信息对补丁地址寄存器中的地址信息进行查找，判断补丁寄存器中是否具有地址信息对应的目标数据(补丁信息或缓存数据)。当在补丁寄存器的补丁单元地址信息中未查找到数据读取指令中地址信息即时，可通过装置中旁路功能(bypass)将处理器的数据读取指令发送给存储器，例如只读存储器(ROM)的控制器接口，以根据处理器的数据读取指令中地址信息从存储器读取对应的目标数据发送给处理器。
若所述补丁寄存器中没有所述地址信息，将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据发送给所述处理器之后，采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
在一个实施示例中，补丁寄存器包括两种工作模式：缓存模式和补丁模式；通过模式切换电路将未用于存储补丁信息的所述补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存。若所述补丁寄存器中没有所述地址信息，将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据发送给所述处理器之后，控制模式切换电路将未用于存储补丁信息的补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存。具体地，在处理器访问存储器读取了补丁寄存器中不具有的数据后，还可将补丁寄存器中未用于存储补丁信息的寄存器复用为高速缓冲存储器，补丁控制器控制模式切换电路将未用于存储补丁信息的补丁寄存器从补丁模式切换为缓存模式，然后将处理器从存储器读取的目标数据以及该目标数据对应的地址信息存储至该
补丁寄存器中，以使处理器下次需读取该目标数据时可直接从补丁寄存器中读取，避免内存的频繁访问和处理器从内存读取数据的等待。
在一个实施示例中，处理器访问的存储器可为双端口的存储器，例如双端口只读存储器(ROM)，则为对应对双端口存储器的数据进行读取和缓存，可通过处理器与补丁控制器双端口连接，补丁控制器与所述存储器通过双端口连接。双端口补丁控制器对每一端口的数据进行处理时均执行上述步骤S110至S130。
在一个实施示例中，由于补丁寄存器组中未用于存储补丁信息的补丁寄存器有限，只可用于实时缓冲处理器频繁访问的数据。根据数据读取指令中地址信息从存储器读取对应的目标数据并发送给处理器后，控制模式切换电路将未用于存储补丁信息的补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存还可为：若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖处于所述缓存模式的补丁寄存器中原有的缓存数据。
具体地，在处理器访问存储器读取了补丁寄存器中未缓存的数据后，将地址信息和目标数据存储至补丁寄存器时，若未用于存储补丁信息寄存器已全部存入了缓存数据，则将地址信息和目标数据依次覆盖处于缓存模式的补丁寄存器中原有的缓存数据。可选的，可根据处于缓存模式的补丁寄存器中缓存数据的顺序，将地址信息和目标数据依次覆盖存储在原先缓存有数据的处于缓存模式的补丁寄存器中，完成对处理器的频繁访问数据的缓存。
本发明实施例提供的一种数据读取方法，通过获取处理器的数据读取指令；所述数据读取指令包括地址信息；若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。通过将补丁寄存器复用为缓冲存储器，在补丁寄存器中缓冲有处理器频繁访问的内存数据，使得补丁寄存器中具有所述地址信息对应的补丁或目标数据时，从所述补丁寄存器中读取所述地址信息对应的补丁信息或目标数据并发送给处理器。无需频繁访问内存，从而降低电路功耗和内存的损耗。
实施例二
如图2所示的是本发明实施例二提供的数据读取装置。在实施例一的基础上，本发明实施例还提供了一种数据读取装置2，该装置包括：
指令获取模块201，用于获取处理器的数据读取指令；所述数据读取指令包括地址信息；
第一数据读取模块202，用于若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
第二数据读取模块203，用于若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
在一个实施示例中，所述补丁寄存器包括两种工作模式：缓存模式和补丁模式；所述数据读取装置还包括：
第一数据缓存模块，用于通过模式切换电路将未用于存储补丁信息的所述补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存；
第二数据缓存模块，用于若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖处于所述缓存模式的补丁寄存器中原有的缓存数据。
在一个实施示例中，所述补丁寄存器包括若干寄存器单元；
所述数据读取装置还包括：
模式切换模块，用于通过模式切换电路将所述任一寄存器单元从缓存模式切换为补丁模式，以配置所述存储器中的数据对应的补丁信息。
本发明实施例提供的一种数据读取装置，通过获取处理器的数据读取指令；所述数据读取指令包括地址信息；若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。通过将补丁寄存器复用为缓冲存储器，在补丁寄存器中缓冲有处理器频繁访问的内存数据，使得补丁寄存器中具有所述地址信息对应的补丁或目标数据时，从所述补丁寄存器中读取所述地址信息对应的补丁信息或目标数据并发送给处理器。无需频繁访问内存，从而降低电路功耗和内存的损耗。
实施例三
图3是本发明实施例四提供的数据读取装置的结构示意图。该数据读取装置包括：处理器31、存储器32、补丁寄存器33和补丁控制器34，以及存储在所述补丁控制器34中并可在所述补丁控制器34上运行的软件程序，例如数据读取方法的程序。补丁控制器34执行所述软件程序时实现上述数据读取方法实施例中的步骤，例如图1所示的步骤S110至S130。
示例性的，所述软件程序可以被分割成一个或多个模块，所述一个或者多个模块被存储在所述存储器32和处理器31中，并由所述补丁控制器34执行，以完成本申请。所述一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在补丁控制器34的执行过程。
所述数据读取装置可包括，但不仅限于，处理器31、存储器32、补丁寄存器33、补丁控制器34以及存储在所述存储器32中的软件程序。本领域技术人员可以理解，图3仅仅是数据读取装置的示例，并不构成对数据读取装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述数据读取装置还可以包括输入输出设备、网络接入设备、总线、补丁控制器中对补丁寄存器的工作模式进行切换的模式切换电路等。
所述处理器31可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器32可以是所述数据读取装置的内部存储单元，例如数据读取装置的硬盘或内存。所述存储器32也可以是外部存储设备，例如数据读取装置上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(FlashCard)等。进一步地，所述存储器32还可以既包括数据读取装置的内部存储单元也包括外部存储设备。所述存储器32用于存储所述计算机程序以及数据读取方法所需的其他程序和数据。所述存储器32还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据读取方法，其特征在于，包括：
获取处理器的数据读取指令；所述数据读取指令包括地址信息；
若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
2.如权利要求1所述的数据读取方法，其特征在于，所述补丁寄存器包括两种工作模式：缓存模式和补丁模式；
所述同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存，包括：
通过模式切换电路将未用于存储补丁信息的所述补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存；
若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖处于所述缓存模式的补丁寄存器中原有的缓存数据。
3.如权利要求1或2任一项所述的数据读取方法，其特征在于，所述补丁寄存器包括若干寄存器单元；
当所述补丁寄存器中任一所述寄存器单元处于所述补丁模式时，用于对所述存储器中的数据打补丁；
当所述补丁寄存器中任一所述寄存器单元处于所述缓存模式时，用于缓存所述地址信息以及所述地址信息对应的目标数据。
4.如权利要求3所述的数据读取方法，其特征在于，所述方法还包括：
通过模式切换电路将任一所述寄存器单元从缓存模式切换为补丁模式，以配置所述存储器中的数据对应的补丁信息。
5.如权利要求4所述的数据读取方法，其特征在于，所述存储器包括只读存储器。
6.一种数据读取装置，其特征在于，包括：
指令获取模块，用于获取处理器的数据读取指令；所述数据读取指令包括地址信息；
第一数据读取模块，用于若补丁寄存器中具有所述地址信息，则从所述补丁寄存器中读取所述地址信息对应的目标数据并发送给所述处理器；其中，所述补丁寄存器包括实时缓存的所述处理器读取的数据和补丁信息；
第二数据读取模块，用于若所述补丁寄存器中没有所述地址信息，则将所述数据读取指令传输至存储器以从所述存储器中读取所述地址信息对应的目标数据后发送给所述处理器，同时采用未用于存储补丁信息的补丁寄存器对所述地址信息和所述目标数据进行缓存。
7.如权利要求6所述的数据读取装置，其特征在于，所述补丁寄存器包括两种工作模式：缓存模式和补丁模式；所述数据读取装置还包括：
第一数据缓存模块，用于通过模式切换电路将未用于存储补丁信息的所述补丁寄存器从补丁模式切换为缓存模式以对所述地址信息和所述目标数据进行缓存；
第二数据缓存模块，用于若处于所述缓存模式的补丁寄存器已全部存入缓存数据，则将所述地址信息和所述目标数据依次覆盖处于所述缓存模式的补丁寄存器中原有的缓存数据。
8.如权利要求7所述的数据读取装置，其特征在于，所述补丁寄存器包括若干寄存器单元；
所述数据读取装置还包括：
模式切换模块，用于通过模式切换电路将任一所述寄存器单元从缓存模式切换为补丁模式，以配置所述存储器中的数据对应的补丁信息。
9.一种数据读取装置，其特征在于，包括处理器、存储器、补丁寄存器和补丁控制器，以及存储在所述存储器中并可在所述补丁控制器上运行的软件程序，其特征在于，
所述补丁寄存器，用于存放配置的补丁和实时缓存所述处理器读取的数据和访问的地址信息；
所述补丁控制器执行所述软件程序时实现如权利要求1至5任一项所述数据读取方法的步骤。
10.如权利要求9所述的数据读取装置，其特征在于，若所述处理器和所述存储器为双端口，则所述处理器通过所述补丁控制器与所述存储器双端口连接。
CN202010405874.0A 2019-12-31 2020-05-14 数据读取方法及装置 Active CN111679728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911416428 2019-12-31
CN2019114164283 2019-12-31

Publications (2)

Publication Number Publication Date
CN111679728A true CN111679728A (zh) 2020-09-18
CN111679728B CN111679728B (zh) 2021-12-24

Family

ID=72433498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010405874.0A Active CN111679728B (zh) 2019-12-31 2020-05-14 数据读取方法及装置

Country Status (1)

Country Link
CN (1) CN111679728B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231136A (zh) * 2020-11-04 2021-01-15 炬芯科技股份有限公司 SoC芯片、获取修复信息的方法、存储介质及电子设备
CN112835842A (zh) * 2021-03-05 2021-05-25 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
CN116126252A (zh) * 2023-04-11 2023-05-16 南京砺算科技有限公司 数据加载方法及图形处理器、计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083713A1 (en) * 2005-10-11 2007-04-12 Antonio Torrini System on a chip integrated circuit, processing system and methods for use therewith
CN104156323A (zh) * 2014-08-07 2014-11-19 浪潮(北京)电子信息产业有限公司 一种高速缓冲存储器的数据块长度自适应读取方法及装置
EP2818974A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Protected power management mode in a processor
CN104679216A (zh) * 2013-11-28 2015-06-03 中国科学院声学研究所 一种数据路径装置及其控制方法
CN105677580A (zh) * 2015-12-30 2016-06-15 杭州华为数字技术有限公司 访问缓存的方法和装置
CN109766114A (zh) * 2019-01-15 2019-05-17 网易（杭州）网络有限公司 一种补丁文件的处理方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083713A1 (en) * 2005-10-11 2007-04-12 Antonio Torrini System on a chip integrated circuit, processing system and methods for use therewith
EP2818974A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Protected power management mode in a processor
CN104679216A (zh) * 2013-11-28 2015-06-03 中国科学院声学研究所 一种数据路径装置及其控制方法
CN104156323A (zh) * 2014-08-07 2014-11-19 浪潮(北京)电子信息产业有限公司 一种高速缓冲存储器的数据块长度自适应读取方法及装置
CN105677580A (zh) * 2015-12-30 2016-06-15 杭州华为数字技术有限公司 访问缓存的方法和装置
CN109766114A (zh) * 2019-01-15 2019-05-17 网易（杭州）网络有限公司 一种补丁文件的处理方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231136A (zh) * 2020-11-04 2021-01-15 炬芯科技股份有限公司 SoC芯片、获取修复信息的方法、存储介质及电子设备
CN112835842A (zh) * 2021-03-05 2021-05-25 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
CN112835842B (zh) * 2021-03-05 2024-04-30 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
CN116126252A (zh) * 2023-04-11 2023-05-16 南京砺算科技有限公司 数据加载方法及图形处理器、计算机可读存储介质
CN116126252B (zh) * 2023-04-11 2023-08-08 南京砺算科技有限公司 数据加载方法及图形处理器、计算机可读存储介质

Also Published As

Publication number Publication date
CN111679728B (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN111679728B (zh) 数据读取方法及装置
US20140325043A1 (en) Network Switching Method, Version Upgrade Method, and Terminal Device
CN108632624B (zh) 图像数据处理方法、装置、终端设备及可读存储介质
US11853767B2 (en) Inter-core data processing method, system on chip and electronic device
CN110837485B (zh) 接口配置方法、装置、电子器件以及电子设备
CN111984557A (zh) 数据处理方法、装置和系统
CN105205025A (zh) 一种芯片互连的方法、芯片及装置
EP4375837A1 (en) Data processing method, apparatus and system based on para-virtualization device
CN114461541A (zh) 芯片数据读取方法、写入方法、装置、设备以及存储介质
CN111880846A (zh) 嵌入式系统快速启动方法、装置及设备
CN111104178A (zh) 一种动态库加载方法、终端装置及存储介质
CN115840620A (zh) 一种数据通路构建方法、设备及介质
CN113177015A (zh) 基于帧头的串口通讯方法和串口芯片
CN117033275A (zh) 加速卡间的dma方法、装置、加速卡、加速平台及介质
CN111143092A (zh) 故障录波数据处理方法、系统及终端设备
WO2020113421A1 (zh) 一种挂载文件系统的方法、终端设备及存储介质
CN115718641A (zh) 存储器模拟方法及装置、存储介质及电子装置
CN111427550A (zh) 一种对象创建方法、终端装置及存储介质
CN108153564B (zh) 界面管理方法、设备及系统和计算机可读存储介质
CN107590086B (zh) 一种通讯连接装置及方法、通讯单板
CN113345067B (zh) 一种统一渲染方法、装置、设备和引擎
CN110806998B (zh) 一种片上系统以及存储器
CN101223511A (zh) 用于非存储映像式设备存储器的直接访问的方法和系统
CN116909689B (zh) 虚拟机热迁移方法、装置、存储介质和电子设备
CN103646001B (zh) Dma数据传输控制方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Data reading method and device

Effective date of registration: 20221216

Granted publication date: 20211224

Pledgee: China Co. truction Bank Corp Guangzhou Tianhe subbranch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2022980027892

PE01 Entry into force of the registration of the contract for pledge of patent right