CN111679604A - 一种工业控制协议网关的多重冗余结构 - Google Patents

一种工业控制协议网关的多重冗余结构 Download PDF

Info

Publication number
CN111679604A
CN111679604A CN202010502704.4A CN202010502704A CN111679604A CN 111679604 A CN111679604 A CN 111679604A CN 202010502704 A CN202010502704 A CN 202010502704A CN 111679604 A CN111679604 A CN 111679604A
Authority
CN
China
Prior art keywords
module
cpu
modules
interface
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010502704.4A
Other languages
English (en)
Inventor
周明
王可中
黄景辉
雷正山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bluectrl Electronic Technology Co ltd
China Petroleum and Chemical Corp
Sinopec Pipeline Storage and Transportation Co
Original Assignee
Shanghai Bluectrl Electronic Technology Co ltd
China Petroleum and Chemical Corp
Sinopec Pipeline Storage and Transportation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bluectrl Electronic Technology Co ltd, China Petroleum and Chemical Corp, Sinopec Pipeline Storage and Transportation Co filed Critical Shanghai Bluectrl Electronic Technology Co ltd
Priority to CN202010502704.4A priority Critical patent/CN111679604A/zh
Publication of CN111679604A publication Critical patent/CN111679604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24182—Redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种工业控制协议网关的多重冗余结构，包括多个CPU模块、多个通迅接口模块和一个底板模块。CPU模块之间通过PC104接口堆叠连接，其中一个CPU模块处于主用状态，其余CPU模块按顺序处于第一备用、第二备用等状态，CPU模块中的CPLD逻辑芯片用于实现CPU模块的IO总线冗余切换。通迅接口模块之间通过PC104接口堆叠连接，相同通迅协议的通迅接口模块之间实现冗余。底板模块包括两个电源转换电路，构成冗余电源，用于为各模块可靠供电。本发明通过上述设置组成了一个具备灵活结构的多重冗余协议网关，提高了该协议网关的安全性和可靠性。

Description

一种工业控制协议网关的多重冗余结构
技术领域
本发明涉及工业控制技术领域，具体涉及一种工业控制协议网关的多重冗余结构。
背景技术
现有的工业通讯及通讯协议转换设备，一般采用单CPU固定硬件结构的方式进行硬件电子设计，不具备硬件冗余及灵活的接口功能增减。当存在一处关键元器件故障时，整个硬件模块都失效而使设备无法继续正常使用。为了防止出现上述问题，有的现有技术采用了双CPU冗余结构来降低系统的故障率，但是在关键行业，其仍然存在设备出现故障导致系统无法运行继而发生重大事故的风险。
发明内容
本发明的目的在于提供一种工业控制协议网关的多重冗余结构，采用热备份的多重冗余技术，保证系统在出现故障时能够不间断地运行。
为实现上述目的，本发明的一种工业控制协议网关的多重冗余结构，包括多个CPU模块、多个通迅接口模块和一个底板模块，所述CPU模块之间通过PC104接口堆叠连接，其中一个CPU模块处于主用状态，其余所述CPU模块按顺序处于第一备用、第二备用等状态；所述通迅接口模块之间通过PC104接口堆叠连接；所述底板模块包括电源转换电路、CPU插槽和IO插槽，最底端的所述CPU模块通过所述PC104接口与所述CPU插槽连接；最底端的所述通迅接口模块通过所述PC104接口与所述IO插槽连接；所述CPU模块包括一个CPU芯片、一个CPLD逻辑芯片和两个所述PC104接口，所述CPLD逻辑芯片用于实现所述CPU模块的IO总线冗余切换；当主用所述CPU模块正常运行时，其模块内的所述CPLD逻辑芯片接通IO总线输出，其它处于备用状态的所述CPU模块，每个模块内的所述CPLD逻辑芯片切断IO总线输出，同时实时监视主用所述CPU模块的运行情况；当主用所述CPU模块发生故障时，处于第一备用状态的所述CPU模块即刻切换到主用状态，通过其模块内的所述CPLD逻辑芯片接通IO总线输出，继而接管所述通讯接口模块的IO总线。
进一步地，多个所述CPU模块之间互相包含有SPI通迅、CPLD逻辑芯片管脚状态通迅；其中所述SPI通信负责各所述CPU模块之间的状态数据交换及主动主备用工作模式的切换控制，包括主备用状态、CPU模块特征字和模块健康状态字；所述CPLD逻辑芯片管脚状态通信，作为所述CPU模块之间主备模式的辅助状态监测，采用PWM方式，根据PWM频率的不同，确认CPLD逻辑芯片的工作状态及所在CPU模块的主备用状态。
进一步地，至少两个具有相同通迅协议的所述通讯接口模块构成冗余的通讯接口，通过所述CPU模块进行冗余切换。
进一步地，所述通讯接口模块内置通讯接口芯片、浪涌保护器件、选择开关、接线端子和PC104接口；每个所述通信接口模块包含4路通信通道；
进一步地，所述通迅接口模块为CAN接口模块、RS485/RS232接口模块、Hart接口模块或Profibus接口模块。
进一步地，所述底板模块上设有两个相同的所述电源转换电路，构成冗余电源；每个所述电源转换电路为12-36V电源输入和5V电源输出。
进一步地，所述底板模块还包括两个RJ45接口。
本发明的有益效果是：本协议网关结构通过PC104接口将多个CPU模块堆叠连接以及将多个通迅接口堆叠连接，并通过两路冗余电路给上述冗余CPU模块和冗余通迅模块供电，组成了一个具备灵活结构的多重冗余协议网关，从而给通迅设备的正常运行提供了有效保障，避免因系统故障带来的重大事故。另外，本网关通过采用PC104接口来连接各模块，从而构成一种整体上的模块化结构，能够很好地解决工业通讯中通讯协议模块的功能及接口扩展问题。
附图说明
图1是本发明的总体结构示意图；
图2是CPU模块结构示意图；
图3是通迅接口模块结构示意图；
图4是底板模块结构示意图；
图中，1-CPU模块，101-CPU芯片，102-CPLD逻辑芯片，2-通迅接口模块，201-通迅接口芯片，202-浪涌保护器件,3-底板模块，301-电源转换电路，302-CPU插槽，303-IO插槽，304-RJ45接口，4-PC104接口。
具体实施方式
下面结合附图及实施例对本发明作进一步详细说明。
本协议网关的冗余结构，其总体设计思路是：通过CPU模块的PC104接口堆叠后插入底板CPU插槽中，可以方便地实现CPU的二重冗余、三重冗余，甚至四重冗余。CPU模块通过主用、备用、故障三种运行状态来决定工作模式。多个通讯接口模块也是通过PC104接口进行堆叠式连接，其中具有相同通迅协议的通迅接口模块之间实现冗余。底板模块上设置两个独立的电源电路，为上述模块提供可靠电源。其中PC104接口4是一种标准接插件，上部为排母，下部为排针，具有层叠连接的功能，本网关的设备中均采用40Pin(针脚)的PC104接口。本发明运用CPLD(Complex Programmable Logic Device复杂可编程逻辑器件)逻辑芯片来实现CPU模块的IO总线冗余切换。该芯片的特点在于其延时可预测性，在互连特性上,CPLD逻辑芯片采用连续互连方式,即用固定长度的金属线实现逻辑单元之间的互连,避免了分段式互连结构中的复杂的布局布线和多级实现问题,能够方便地预测设计时序,同时保证了CPLD逻辑芯片的高速性能。
如图1所示，一种工业控制协议网关的多重冗余结构，包括多个CPU模块1、多个通迅接口模块2和一个底板模块3，CPU模块1之间通过PC104接口4堆叠连接，其中一个CPU模块1处于主用状态，其余CPU模块1按顺序处于第一备用、第二备用等状态。通迅接口模块2之间通过PC104接口4堆叠连接；底板模块3包括电源转换电路301、CPU插槽302和IO插槽303，最底端的CPU模块1通过PC104接口4与CPU插槽301连接。最底端的通迅接口模块2通过PC104接口4与IO插槽303连接。每一个CPU模块1包括一个CPU芯片101、一个CPLD逻辑芯片102和两个PC104接口4，CPLD逻辑芯片102用于实现CPU模块1的IO总线冗余切换。当主用CPU模块1正常运行时，其模块内的CPLD逻辑芯片102接通IO总线输出，其它处于备用状态的CPU模块1，每个模块内的CPLD逻辑芯片102切断IO总线输出，同时实时监视主用CPU模块1的运行情况；当主用CPU模块1发生故障时，处于第一备用状态的CPU模块1即刻切换到主用状态，通过其模块内的CPLD逻辑芯片102接通IO总线输出，继而接管通讯接口模块2的IO总线。
以CPU模块1的二重冗余为例来展开说明，两个CPU模块1上下堆叠，上面的CPU模块1通过其左右两侧PC104接口4的针脚，插入到下面的CPU模块1的左右两侧PC104接口的母座上，从而构成一对冗余的CPU模块；下面CPU模块1的针脚，插入到底板模块3的CPU插槽上。
以通讯接口模块2的二重冗余为例来展开说明，通迅协议相同的两个通讯接口模块2上下堆叠，其中上面的通迅接口模块通过其PC104接口的针脚，插入下面通讯接口模块2的母座上，下面通讯模块2的针脚，插入底板模块3的IO插槽上，使两块通讯接口模块2都与冗余CPU模块的IO总线连接上，从而构成一对冗余的通迅接口。
从图2可以看出，CPU芯片101管脚与其左边的PC104接口4以及和CPLD逻辑芯片102管脚连接，通过左边PC104接口4与另外堆叠的CPU模块1进行状态信息交换及主备用切换。通过CPLD逻辑芯片102的逻辑切换，实现CPU模块1的IO总线在主用状态时连接到右边的PC104接口4的对应脚上，在备用状态时断开与右边的PC104接口4的管脚连接。连接到左边的PC104接口4上的CPLD逻辑芯片102状态控制引脚，一个引脚与CPU模块1连接,实现对CPLD逻辑芯片102的逻辑控制的主备状态输入；在堆叠状态下，3个引脚与另外堆叠的CPU模块1内的CPLD逻辑芯片102进行主备状态信息交换。
本实施例中的CPU模块1的型号采用MPC5125YVN400[U1]，CPLD逻辑芯片102的型号采用EPM240T100I5[U3]，CPLD逻辑芯片102的89、90、91，92脚与左边的PC104接口4的1，2，3，4脚相连，实现CPU模块1之间的CPLD逻辑芯片102的引脚通讯。CPLD逻辑芯片102的22、23、24脚与CPU模块1的T1、T2、T3脚相连，实现CPU模块1内CPU芯片101对CPLD逻辑芯片102的引脚开关控制和序列号编码，T1为引脚开关控制，T2、T3为序列号编码。CPU模块1的C11、A12、A13、B13脚与右边的PC104接口4的5，6，7，8脚相连，实现CPU模块1之间的冗余信息通讯。
如图2所示，多个CPU模块1之间互相包含有SPI(Serial Peripheral Interface串行外设接口)通迅、CPLD逻辑芯片102管脚状态通迅；其中SPI通信负责各CPU模块1之间的状态数据交换及主动主备用工作模式的切换控制，包括主备用状态、CPU模块1特征字和模块健康状态字；CPLD逻辑芯片102管脚状态通信，作为CPU模块1之间主备模式的辅助状态监测，采用PWM方式，根据PWM频率的不同，确认CPLD逻辑芯片102的工作状态及所在CPU模块1的主备用状态。
如图3所示，至少两个具有相同通迅协议的通讯接口模块2构成冗余的通讯接口，通过CPU模块1进行冗余切换。每个通讯接口模块2内置多个通讯接口芯片201、多个浪涌保护器件202、多个选择开关203、一个12Pin的接线端子和一个PC104接口4；每个通信接口模块包含4路通信通道。通迅接口模块为CAN接口模块、RS485/RS232接口模块、Hart接口模块或Profibus接口模块。这里面的配置为通迅协议相同的通迅接口模块2之间组合设置，或与通迅协议不同的通迅接口模块2组合设置。
如图4所示，底板模块3上设有两个相同的电源转换电路，构成冗余电源；每个电源转换电路为12-36V电源输入和5V电源输出。具体地，左边的CPU插槽302的1、2脚接5V电源正，3、4脚接5V电源负，5-22脚与23-40脚通过选择开关分别接4路通讯接口芯片201，通过底板模块3的IO插槽303连接到右边的CPU插槽上，与CPLD逻辑芯片102的输出IO总线连接，由CPU模块1的软件逻辑实现通讯接口通道扩展或者两个通讯接口板的冗余。另外，底板模块1还包括两个RJ45接口，以实现CPU模块1的以太网连接。
综上所述，本发明的协议网关结构采用多个CPU模块1，通过PC104接口4堆叠实现多重CPU冗余结构；并且底板模块3上直接设计两路电源给设备各模块进行冗余供电；同时多个通讯接口模块2也是通过PC104接口4进行堆叠式连接，在底板模块3上设计一个IO接口槽303，利用PC104接口4进行上述各类通讯接口卡连接，其优点是组成一个具备灵活结构的多重冗余协议网关，增加了设备运行的安全性和可靠性；利用PC104接口4作为连接媒介，形成整体上的模块化设计，可以很好地解决工业通讯中通讯协议模块的功能及接口扩展问题。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于此，在所属技术领域的技术人员所具备的知识范围内，在不脱离本发明宗旨的前提下可以作出的各种变化，都处于本发明权利要求的保护范围之内。

Claims (7)

1.一种工业控制协议网关的多重冗余结构，其特征在于：包括多个CPU模块、多个通迅接口模块和一个底板模块，所述CPU模块之间通过PC104接口堆叠连接，其中一个CPU模块处于主用状态，其余所述CPU模块按顺序处于第一备用、第二备用等状态；所述通迅接口模块之间通过PC104接口堆叠连接；所述底板模块包括电源转换电路、CPU插槽和IO插槽，最底端的所述CPU模块通过所述PC104接口与所述CPU插槽连接；最底端的所述通迅接口模块通过所述PC104接口与所述IO插槽连接；所述CPU模块包括一个CPU芯片、一个CPLD逻辑芯片和两个所述PC104接口，所述CPLD逻辑芯片用于实现所述CPU模块的IO总线冗余切换，当主用所述CPU模块正常运行时，其模块内的所述CPLD逻辑芯片接通IO总线输出，其它处于备用状态的所述CPU模块，每个模块内的所述CPLD逻辑芯片切断IO总线输出，同时实时监视主用所述CPU模块的运行情况，当主用所述CPU模块发生故障时，处于第一备用状态的所述CPU模块即刻切换到主用状态，通过其模块内的所述CPLD逻辑芯片接通IO总线输出，继而接管所述通讯接口模块的IO总线。
2.根据权利要求1所述的一种工业控制协议网关的多重冗余结构，其特征在于：多个所述CPU模块之间互相包含有SPI通迅和CPLD逻辑芯片管脚状态通迅；
其中所述SPI通信负责各所述CPU模块之间的状态数据交换及主动主备用工作模式的切换控制，包括主备用状态、CPU模块特征字和模块健康状态字；所述CPLD逻辑芯片管脚状态通信，作为所述CPU模块之间主备模式的辅助状态监测，采用PWM方式，根据PWM频率的不同，确认所述CPLD逻辑芯片的工作状态及所在CPU模块的主备用状态。
3.根据权利要求1所述的一种工业控制协议网关的多重冗余结构，其特征在于：至少两个具有相同通迅协议的所述通讯接口模块构成冗余的通讯接口，通过所述CPU模块进行冗余切换。
4.根据权利要求3所述的所述的一种工业控制协议网关的多重冗余结构，其特征在于：所述通讯接口模块内置通讯接口芯片、浪涌保护器件、选择开关、接线端子和所述PC104接口；每个所述通信接口模块包含4路通信通道。
5.根据权利要求4所述的一种工业控制协议网关的多重冗余结构，其特征在于：所述通迅接口模块为CAN接口模块、RS485/RS232接口模块、Hart接口模块或Profibus接口模块。
6.根据权利要求1所述的一种工业控制协议网关的多重冗余结构，其特征在于：所述底板模块上设有两个相同的所述电源转换电路，构成冗余电源；每个所述电源转换电路为12-36V电源输入和5V电源输出。
7.根据权利要求6所述的一种工业控制协议网关的多重冗余结构，其特征在于：所述底板模块还包括两个RJ45接口。
CN202010502704.4A 2020-06-05 2020-06-05 一种工业控制协议网关的多重冗余结构 Pending CN111679604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010502704.4A CN111679604A (zh) 2020-06-05 2020-06-05 一种工业控制协议网关的多重冗余结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010502704.4A CN111679604A (zh) 2020-06-05 2020-06-05 一种工业控制协议网关的多重冗余结构

Publications (1)

Publication Number Publication Date
CN111679604A true CN111679604A (zh) 2020-09-18

Family

ID=72453952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010502704.4A Pending CN111679604A (zh) 2020-06-05 2020-06-05 一种工业控制协议网关的多重冗余结构

Country Status (1)

Country Link
CN (1) CN111679604A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112327692A (zh) * 2020-11-02 2021-02-05 珠海格力电器股份有限公司 SoC芯片、伺服驱动器、伺服驱动器的控制方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030073A (zh) * 2007-03-30 2007-09-05 哈尔滨工程大学 发动机冗余电控系统切换电路及控制方法
CN101232357A (zh) * 2008-02-27 2008-07-30 北京佳讯飞鸿电气股份有限公司 一种实现主备板卡倒换的方法及装置
CN103840956A (zh) * 2012-11-23 2014-06-04 于智为 一种物联网网关设备的备份方法
CN105306352A (zh) * 2014-06-05 2016-02-03 上海蓝昱电子科技有限公司 一种工业现场总线协议网关装置
CN106789540A (zh) * 2017-01-25 2017-05-31 北京华为数字技术有限公司 一种网关部署方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030073A (zh) * 2007-03-30 2007-09-05 哈尔滨工程大学 发动机冗余电控系统切换电路及控制方法
CN101232357A (zh) * 2008-02-27 2008-07-30 北京佳讯飞鸿电气股份有限公司 一种实现主备板卡倒换的方法及装置
CN103840956A (zh) * 2012-11-23 2014-06-04 于智为 一种物联网网关设备的备份方法
CN105306352A (zh) * 2014-06-05 2016-02-03 上海蓝昱电子科技有限公司 一种工业现场总线协议网关装置
CN106789540A (zh) * 2017-01-25 2017-05-31 北京华为数字技术有限公司 一种网关部署方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112327692A (zh) * 2020-11-02 2021-02-05 珠海格力电器股份有限公司 SoC芯片、伺服驱动器、伺服驱动器的控制方法及装置

Similar Documents

Publication Publication Date Title
JP4295514B2 (ja) 少なくとも２つの航空機の座席のための制御およびエネルギ供給システム
EP2085839B1 (en) Apparatus for unidirectionally interconnecting modules
CN107450487B (zh) 经由远程终端单元实现通信的方法和装置
CN107919652B (zh) 一种柔性直流系统换流阀的三取二保护拓扑结构及方法
CN209046537U (zh) 一种数据链冗余配置的柔性直流阀级控制器
CN101710376B (zh) 安全计算机3取2表决方法硬件平台
CN111679604A (zh) 一种工业控制协议网关的多重冗余结构
CN203084594U (zh) 瓦片式功率模块
CN113238644B (zh) 一种双电源平面供电装置和服务器
CN102763087A (zh) Cpu间互联容错的实现方法及系统
CN113032187A (zh) 一种高速双机热备冗余通讯方法
CN111371613A (zh) 刀片服务器混插拓扑结构和系统
JP3139424B2 (ja) Ｔ−ｓ−ｔ３段スイッチ制御方式
CN115268339A (zh) 一种三余度综合控制系统和控制方法
CN213517922U (zh) 一种应对核电厂控制系统通讯双断点的单环网络结构
CN1606254A (zh) 一种主备倒换的接口信号处理方法和装置
US7210069B2 (en) Failure recovery in a multiprocessor configuration
CN112859578A (zh) 一种基于以太网总线方案的备份冗余工控机
EP0800675B1 (en) Bus arrangement related to a magazine
KR102014691B1 (ko) 이중화된 전원 및 커플러 모듈을 가진 산업용제어기의 원격 입출력 장치
CN101477922B (zh) 一种控制保护电器的母板电气连接结构
CN101621333B (zh) 一种通信系统中光链路冗余保护倒换的硬件架构
CN103023558A (zh) 船舶动力装置运行控制信息传输系统
JP4212964B2 (ja) 安全リレーシステム、安全リレーシステム用入力ブロック化ユニット、および安全リレーの制御方法
KR101122796B1 (ko) Ｐｌｃ 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918