CN111666245A - 相控阵的多芯片编程 - Google Patents

相控阵的多芯片编程 Download PDF

Info

Publication number
CN111666245A
CN111666245A CN202010149694.0A CN202010149694A CN111666245A CN 111666245 A CN111666245 A CN 111666245A CN 202010149694 A CN202010149694 A CN 202010149694A CN 111666245 A CN111666245 A CN 111666245A
Authority
CN
China
Prior art keywords
semiconductor device
bits
frame
data
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010149694.0A
Other languages
English (en)
Other versions
CN111666245B (zh
Inventor
S·J·麦克拉肯
M·埃尔-诺扎伊
M·阿布德萨兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN111666245A publication Critical patent/CN111666245A/zh
Application granted granted Critical
Publication of CN111666245B publication Critical patent/CN111666245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

本文提供用于相控阵列的多芯片编程的系统和方法。在某些实施方案中，半导体装置，包括：被配置为接收帧数据的一个或多个输入、被配置为存储所接收的帧数据的内部存储器、和被配置为接收帧数据并包括多个移位寄存器位位置的移位寄存器。装置还包括：被配置为存储命令类型的锁存器；第一多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第一位，并将该至少一个第一位提供给所述锁存器,被配置为输出所述帧数据的输出；和第二多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第二位，并将该至少一个第二位提供给所述输出。

Description

相控阵的多芯片编程
相关申请的交叉引用
本申请要求于2019年3月8日提交的、标题为“相控阵的多芯片编程”的美国临时专利申请No.62/815,900的优先权，其全部内容通过引用合并于此。
技术领域
所公开的技术通常涉及半导体装置，并且更具体地涉及用于对多个芯片进行编程的改进的通信接口。
背景技术
串行外设接口(SPI)是使用最广泛地促进SPI主控制器与多个SPI从芯片之间的通信的接口之一。SPI接口的一种应用包括对芯片进行编程以进行波束成形。波束成形可用于聚焦信号强度以克服路径损耗，例如与在高信号频率上通信相关的高损耗。为了实现波束成形，对芯片阵列中包含的每个芯片的相位和增益设置进行了编程。SPI是一种接口，可用于对芯片阵列进行编程以提供波束成形。
发明内容
本公开的系统、方法和装置每个都具有几个创新方面，没有任何一个单独地负责这里公开的所有期望属性。本说明书中描述的主题的一种或多种实现的细节在附图和以下描述中阐述。
本文提供用于相控阵列的多芯片编程的系统和方法。在一个方面，半导体装置包括：被配置为接收帧数据的一个或多个输入；被配置为存储所接收的帧数据的内部存储器；和被配置为接收帧数据并包括多个移位寄存器位位置的移位寄存器。半导体装置还可包括：被配置为存储命令类型的锁存器；和第一多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第一位，并将该至少一个第一位提供给所述锁存器。半导体装置还可包括：被配置为输出所述帧数据的输出；和第二多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第二位，并将该至少一个第二位提供给所述输出。
在一些方面，第一多路复用器还被配置为当所述命令类型指示所述帧数据具有第一帧类型时从第一移位寄存器位位置中选择所述至少一个第一位，并当所述命令类型指示所述帧数据具有第二帧类型时从第二移位寄存器位位置中选择所述至少一个第一位。
在一些方面，第一帧类型是具有由第一数字的数据位定义的第一帧长度的短格式，并且第二帧类型是具有由第二数字的数据位定义的第二帧长度的长格式，所述第二数字大于所述第一数字，以及其中第二移位寄存器位位置的值大于所述第一数字。
在一些方面，第二多路复用器还被配置为：当所述命令类型指示所述帧数据具有第一帧类型时从第一移位寄存器位位置中选择所述至少一个第二位，当所述命令类型指示所述帧数据具有第二帧类型时从第二移位寄存器位位置中选择所述至少一个第二位，以及当所述命令类型指示所述帧数据具有第三帧类型时从第三移位寄存器位位置中选择所述至少一个第二位。
在一些方面，所述第一帧类型是具有由第一数字的数据位定义的第一帧长度的超短格式，所述第二帧类型是具有由第二数字的数据位定义的第二帧长度的短格式，并且第三帧类型是具有由第三数字的数据位定义的第三帧长度的长格式，所述第二数字大于所述第一数字和所述第三数字大于所述第二数字，其中第二移位寄存器位位置的值大于所述第一数字并且所述第三移位寄存器位位置的值大于所述第二数字。
在一些方面，锁存器还被配置为从所述第一多路复用器接收所述命令类型。
在一些方面，锁存器还被配置为接收时钟信号，并基于所述时钟信号的边缘存储从所述第一多路复用器接收的命令类型。
在一些方面，锁存器还被配置为接收使能信号和时钟信号，并基于所述时钟信号的边缘和响应于接收所述使能信号来存储从所述第一多路复用器接收的命令类型。
在一些方面，所述一个或多个输入被配置为经由从半导体装置间接地从主半导体装置接收所述帧数据。
在一些方面，所述一个或多个输入和输出被配置为以并联配置或串联配置连接到多个从半导体装置。
在另外方面，半导体装置包括：被配置为接收时钟信号的第一输入；被配置为接收帧数据的第二输入；和包括配置为接收半导体装置选择信号的第三。半导体装置还可包括：被配置为接收所述帧数据的移位寄存器；和被配置为存储接收到的数据的内部存储器。帧数据可包括一个或多个包括广播指示符的位。
在一些方面，帧数据还包括：一个或多个指示半导体装置地址的位、一个或多个指示内部存储器地址的位、一个或多个包括数据的位和一个或多个包括读取和写入指示符的位。
在一些方面，所述半导体装置还包括逻辑，被被配置为：确定一个或多个广播指示符位被禁用；确定读取和写入指示符位指示写入；将半导体地址位匹配到所述半导体装置的地址；和基于所述内部存储器地址位将数据存储在所述内部存储器中。
在一些方面，所述半导体装置还包括逻辑，被被配置为：确定所述广播指示符位启用,确定所述读取和写入指示符位用于写入，和基于所述内部存储器地址位将数据存储在所述内部存储器中。
在一些方面，所述半导体装置还包括逻辑，被被配置为：确定所述读取和写入指示符位用于读取,将半导体地址位匹配到所述半导体装置的地址，忽略广播指示符位，和基于所述内部存储器地址位从所述内部存储器读取数据。
在又一方面，串行外设接口(SPI)系统包括：被配置为输出帧数据和广播指示符信号的主SPI芯片；和被配置为从所述主SPI芯片接收所述帧数据和所述广播指示符信号的多个次SPI芯片。所述次SPI芯片还被配置为响应于启用所述广播指示符信号来存储所述帧数据。
在一些方面，每个次SPI芯片包括:被配置为接收时钟信号的第一输入；被配置为接收帧数据的第二输入；被配置为接收半导体装置选择信号的第三输入；被配置为接收所述广播指示符信号的一个或多个第四输入；被配置为接收所述帧数据的移位寄存器；和存储所述帧数据的内部存储器。
在一些方面，帧数据包括：一个或多个指示半导体装置地址的位、一个或多个指示内部存储器地址的位、一个或多个包括数据的位、和一个或多个包括读取和写入指示符的位。
在一些方面，每个次SPI芯片还包括逻辑，被配置为：确定所述广播指示符信号禁用、确定所述读取和写入指示符位用于写入、将半导体地址位匹配到所述半导体装置的地址、和基于所述内部存储器地址位将数据存储在所述内部存储器中。
在一些方面，每个次SPI芯片还包括逻辑，被配置为：确定所述广播指示符信号启用、确定所述读取和写入指示符位用于写入、和基于所述内部存储器地址位将数据存储在所述内部存储器中。
附图说明
结合附图，参考以下详细描述来描述本文提供的实施例的方面和优点。在整个附图中，附图标记可以被重复使用以指示所引用的元件之间的对应关系。提供附图是为了说明本文描述的示例实施例，而无意于限制本公开的范围。另外，不同公开的实施例的各种特征可以组合以形成另外的实施例，其是本公开的一部分。任何特征或结构都可以删除或省略。
图1示意性地示出了根据本公开内容的方面的示例性帧格式，其可以用于通过SPI接口进行通信。
图2示意性地示出了根据本公开的方面的采用并行布置的SPI接口的示例性系统。
图3示意性地示出了根据本公开的方面的采用串行布置的SPI接口的另一示例性系统。
图4A示意性地示出了根据本公开的方面的示例性SPI接口控制逻辑，其可以实现可变的帧长度。
图4B示意性地示出了根据本公开的方面的能够启用可变帧长度的另一示例性SPI接口控制逻辑。
图5示意性地示出了根据本公开的方面的采用可以提供广播模式的SPI接口的另一示例性系统。
图6示意性地示出了根据本公开的方面的采用可以提供广播模式的SPI接口的另一示例性系统。
具体实施方式
某些实施例的以下描述给出了特定实施例的各种描述。然而，本文描述的创新可以以例如权利要求书所定义和涵盖的多种不同方式来体现。在该描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。而且，将理解的是，某些实施例可以包括比附图中示出的更多的元素和/或附图中示出的元素的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
在本说明书中，对“一个实施例”、“该实施例”等的引用意味着所描述的特定特征、功能、结构或特性包括在本文介绍的技术的至少一个实施例中。在本说明书中出现这样的短语不一定都指的是同一实施例。另一方面，所提及的实施例也不必相互排斥。
本公开的各方面涉及一种改进的SPI接口，该接口能够使用可变长度帧对多个从SPI芯片进行更快的编程。通过使用可变长度的帧，所描述的SPI接口可能能够使用较少的时钟周期来传递由其他SPI系统获得的相同数量的编程数据，从而提高SPI系统的通信速度。
所描述的SPI协议可能与当前无法启用SPI从芯片的菊花链的其他SPI协议兼容。除了用于其他SPI协议的SPI信号(例如，从数据输入(SDI)、从数据输出(SDO)、时钟(CLK)和芯片选择栏CSB)之外，SPI协议还可以使用一个或多个其他信号(例如，负载信号和发送/接收控制信号)进行操作。
图1示意性地示出了根据本公开的方面的示例性帧格式100，其可以用于通过SPI接口进行通信。尽管图1示出了被标记为“短”的帧格式100，但是可以改变帧长度(例如，可以由帧中包括的数据位的数量来定义)以提供具有可调整数据长度的帧以进行写入/读取具有不同数据长度的特定信息。在一些实施例中，帧可以具有以下长度：“长”帧长度、“短”帧长度和“超短”帧长度。
在一些这样的实施例中，长帧可以用于对用于波束成形的所选芯片内的所有信道的增益和相位进行编程。可以通过在其他SPI协议中实现的所谓“流”模式来实现长帧。短帧可用于对所选波束形成器芯片的内部寄存器进行编程(可能与其他SPI协议中的常规模式相对应)。这些仅是两个非限制性示例，用于演示SPI接口提供具有可变数据长度的帧的能力。但是，根据数据长度，可以使用其他帧长度对芯片进行编程。
参考图1，示出了三个数据线的值，包括芯片选择条CSB线、时钟SCLK线和SDI线中的从数据。当芯片选择条CSB线具有低值时，接收到低芯片选择条CSB值的SPI从芯片(例如，参见图3)可以根据时钟SCLK线指示的时序读取SDI线中从机数据上的数据。图1的帧格式100中的数据包括至少一个读取和写入指示符位102、至少一个报头和芯片地址位104、至少一个内部存储器地址位106以及至少一个数据位108。
可以使用两个示例配置将多个波束形成器芯片连接到同一条SPI线。第一种方法是使用菊花链，其中SPI从芯片串联连接(例如，参见图3)，而第二种方法是通过使用并行配置(例如，参见图2)。所公开的SPI接口的一个优点是，所公开的接口可以在第一和第二配置中使用(例如，在菊花链和并行配置中)。实施可支持菊花链配置的SPI接口的一个挑战是帧长度可能具有可变长度。为了支持变化的帧长和菊花链配置，通常希望SPI从芯片适应于支持这些功能。但是，某些现有的SPI芯片不包括这种适应性。
为了实现如图2所示的并行配置，在所有芯片共享相同的SPI控制信号的实施例中，每个芯片具有特定的地址。参照图1，帧100的芯片地址位104可以用于指示芯片位置。换句话说，芯片地址104可以用于对SPI主芯片可以编程的SPI从芯片阵列中的选定芯片进行寻址。读取和写入指示符位102可以指示是否应该从芯片地址104所指示的选定的SPI从芯片读取数据位108或将数据位108写入该数据。内部存储器地址位106可以指示所选择的SPI从芯片的内部存储器中的位置，数据位108应从其写入或读取。
也可以将图1所示的帧格式100修改为具有任何帧长度，以支持用于数据传输的可变帧长度。这可以通过改变帧100的数据位108的长度来实现，而无需改变帧100的其他部分102-106。在一些实施例中，这可以通过使用与所描述的SPI接口兼容的其他SPI协议的流模式来实现。
图2示意性地示出了根据本公开的方面的采用并行布置的SPI接口的示例性系统200。在图2的顶部，示出了SPI从芯片204，其具有向/从SPI从芯片204输入和输出的每个信号。图2的底部示意性地示出了如何将多条线路由到SPI从芯片204A-204D中的每个，以允许在SPI主202(也称为数字控制器)与SPI从芯片204A-204D中的每个之间进行并行通信。尽管在图2中示出了四个SPI从芯片204A-204D，但是在各个实施例中，SPI从芯片的数量可以大于或小于四个。
为了在SPI主202与SPI从芯片204A-204D中的每个之间提供并行通信，可以在它们之间路由大量线路。例如，如图2所示，SDI线中的从数据、芯片选择条CSB线、CLK_I线中的时钟、LoadV线、LoadH线、TRXV线、TRXH线、从数据输出SDO线和时钟输出CLK_O线可以在SPI主202和SPI从204A-204D中的每个之间路由。
LoadV线可以是外部垂直设置引脚，其配置为允许外部输入加载垂直控件的设置。LoadH线可以是外部水平设置加载引脚，其配置为允许外部输入加载水平控件的设置。在一些实施例中，LoadV和LoadH线可以被实现为单个加载线，其可以加载用于垂直和水平控制的设置。TRXV线可以是外部垂直方向控制引脚，配置为允许在垂直控制的接收(RX)和发送(TX)模式之间切换。TRXH线可以是外部垂直方向控制引脚，其配置为允许在水平控制的RX和TX模式之间切换。与LoadV和LoadH线相似，TRXV和TRXH线可以组合为一条输入线。
在某些方面，每个SPI从芯片204A-204D可以直接从SPI主202接收输入并且直接输出到图2的并行系统200中的SPI主202(例如，不通过另一SPI从属芯片204A-204D传输数据)。此外，通信线路可能彼此靠近布线，这可能导致在线路上传输的信号之间产生干扰。在较高的通信频率下，此干扰可能会破坏正在传输的数据，因此，在通过这种并行配置传输数据的速度上可能会受到某些限制，尤其是随着SPI从芯片204A-204D数量的增加。
例如，在5G波束成形应用中使用SPI通信协议时，可能会排列大量SPI从芯片。在一个实施方式中，芯片的9X9阵列可以用于特定的波束形成实施方式。因此，在这些实施例中，可能期望提高使用菊花链或串行配置将数据传送到SPI从芯片204A-204D的速度。
图3示意性地示出了根据本公开的方面的采用串行布置的SPI接口的另一示例性系统210。在图3中，不是将每个SPI从芯片204A-204D的输出连接回SPI主202，而是将SPI从芯片204A-204D以菊花链的方式链接，使得一个SPI从芯片204A-204D的输出被输入到下一个SPI从芯片204A-204D直到链的末尾，然后将其输出回SPI主202。菊花链可以在每个时钟周期移位输入数据，并产生移位后的输出，该输出被注入到下一个链中的SPI从芯片204A-204D。就时钟周期数而言，从一个SPI从芯片204A-204D传输到下一个SPI从芯片的数据的延迟取决于帧长。因此，每个SPI从芯片204A-204D被配置为自适应的，以基于帧长产生指定的输出
图4A示意性地示出了根据本公开的方面的示例性SPI接口控制逻辑300，其可以启用可变的帧长度。SPI接口控制逻辑300可以形成包括在每个SPI从芯片(例如，图3的SPI从芯片204A-204D)中的逻辑的一部分，以使得能够以菊花链配置连接SPI芯片。
如图4A所示，SPI接口控制逻辑300包括移位寄存器302，第一多路复用器304，锁存器306和第二多路复用器308。移位寄存器302可以从SPI从芯片的数据输入信号引脚DI接收数据(例如，来自图3所示的线SDI)。然后可以在每个时钟周期将该数据通过移位寄存器302进行移位。第一多路复用器304可用于基于帧的当前格式从移位寄存器302读取命令类型(cmd.type[2：0])。第一多路复用器304可以从锁存器306接收帧的当前格式的指示，如下所述。命令类型可以定义要被读入移位寄存器302的下一帧的帧格式，并且可以包括一个或多个信息位(例如，如图4所示的三个位)。在某些实施例中，命令类型被编码到帧的报头+芯片地址位104中(见图1)。
对于短格式，可以从移位寄存器302的一个或多个第一位置(例如，图4A中的[2：0])将命令类型读取到锁存器306中。相反，对于长格式，命令类型可从移位寄存器302的一个或多个第二位置(例如，在所示实施例中为[226：224])读入锁存器306。由于命令类型可以根据当前存储在移位寄存器302中的帧的命令类型而位于移位寄存器302内的不同位置，当多路复用器304选择下一个要读入锁存器306的帧的命令类型时，从锁存器306输出的命令类型可用作第一多路复用器304的输入。
在图4A所示的某些方面，锁存器306可以接收时钟信号CLK，该时钟信号CLK可以在SPI从芯片的内部产生。例如，SPI从芯片可以包括被配置为基于在时钟输入引脚CLK_I(参见图3)处接收到的时钟信号和存储在锁存器306中的命令类型来生成时钟信号CLK的逻辑(未示出)。因此，锁存器306可以基于时钟信号CLK来存储新的命令类型信号，该时钟信号CLK根据当前存储在锁存器306中的命令类型和在引脚CLK_I处接收的输入时钟信号而定时。在某些情况下，仅当需要或接收到写入或其他命令时，才会生成CLK信号。在其他情况下，在SPI接口控制逻辑300的操作期间生成CLK信号。
第二多路复用器308用于选择移位寄存器302中的位置之一，以用作来自SPI从芯片204A-204D的输出。在如图4A所示的某些方面，位置15可以用于超短帧格式，位置31可以用于短格式，并且位置247可以用于长帧格式。因此，从基于定义当前帧类型的命令类型选择的位置的数据可以用于将数据从移位寄存器302移出到输出端口DO。这继而建立了芯片内移位寄存器302的当前有效长度。然而，用作SPI从芯片204A-204D的输出的移位寄存器302的位置可以取决于用于SPI通信的特定帧格式。例如，如果帧的长度不同于本文描述的短、超短和长帧格式，则用作SPI从芯片204A-204D的输出的移位寄存器302的位置可以变化。
图4B示意性地示出了根据本公开的方面的示例性SPI接口控制逻辑310的一些另外的方面，其可以启用可变的帧长度。SPI接口控制逻辑310可以类似于图4A中所示的方面，其中增加了写使能WRITE_EN线。
在图4B的某些方面，锁存器306可以接收时钟信号CLK和写使能信号WRITE_EN，其可以在SPI从芯片的内部产生。例如，SPI从芯片可以包括被配置为基于时钟信号CLK生成写使能信号WRITE_EN的逻辑(未示出)，该时钟信号CLK可以与在时钟输入引脚CLK_I处接收到的时钟信号相同(见图3)。SPI从芯片的逻辑还可以基于存储在锁存器306中的命令类型来生成写使能信号WRITE_EN。因此，锁存器306可以基于时钟信号CLK和写使能信号WRITE_EN来存储新的命令类型信号，根据当前存储在锁存器306、写使能信号WRITE_EN和时钟信号CLK中的命令类型，对写使能信号WRITE_EN进行定时，其可以与在引脚CLK_I接收的输入时钟信号相同。
在其中SPI接口用于波束成形的某些方面中，波束成形器芯片或波束成形器(例如，SPI从芯片204A-204D)可适于支持几种帧格式，以使用例如图4A和4B所示来满足定时要求。菊花链操作中包括的波束形成器可以包括板载逻辑，该板载逻辑根据帧格式(例如，命令类型)定义何时应将数据路由到下一芯片。在图4A和4B的某些方面，可变移位寄存器302长度的控制涉及根据内部寄存器值多路复用出移位寄存器302中的正确位位置(例如位置15、31或247)。内部寄存器在某些情况下可以预先编程。来自移位寄存器302的用于更新命令类型值的数据位置还可以取决于命令类型值从当前帧到第一多路复用器304的反馈，从而驱动存储在锁存器306中的用于下一命令类型的值。
图5和图6示意性地示出了根据本公开的方面的采用可以提供广播模式的SPI接口的示例性系统。在广播模式下，SPI主202可以与多个SPI从芯片204A-204N通信，并且每个SPI从芯片204A-204N控制多个波束形成通道。在可能希望将相同数据写入所有SPI从芯片204A-204N的某些情况下(例如，启动、初始化、通用命令)，可以使用广播模式。
图5示意性地示出了根据本公开的方面的示例性帧格式110，其可以用于以广播模式通过SPI接口进行通信。与图1的帧格式100相比，在图5中示出的帧格式110中的每个帧可以在称为广播位112的地址位中包括一个或多个附加位，其在广播模式处于活动状态时发出信号。SPI从芯片204A-204N可以被配置为执行在发送广播比特112的信号时发送的任何命令。
图6示意性地示出了根据本公开的方面的采用并行布置的SPI接口以便以广播模式进行通信的示例性系统400。系统400包括并行连接到多个SPI从芯片204A-204N的SPI主芯片202。参照图6，每个SPI从芯片204A-204N可以具有从SPI主202连接到信号线112的附加外部输入引脚，而不是可以在SPI从芯片204A-204N接收到广播信号之后，命令所有SPI从芯片204A-204N执行SPI命令。因此，在图6所示的方面中不需要改变地址位，而在图5所示的方面中不需要附加的信号线。
可以在各种电子设备中实现本公开的各方面。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的一部分、电子测试设备、蜂窝通信基础设施例如基站、雷达系统、军事通信和对策等等。电子设备的示例可以包括但不限于诸如智能手机之类的移动电话、诸如智能手表或听筒之类的可穿戴计算设备、电话、电视、计算机监视器、计算机、调制解调器、手提电脑、笔记本电脑、平板电脑、个人数字助理(PDA)、微波炉、冰箱、车载电子系统(例如汽车电子系统)、立体声系统、DVD播放器、CD播放器、MP3播放器等数字音乐播放器、收音机、便携式摄像机、数码相机等照相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。电器电子设备可能包括未完成的产品。
除非上下文清楚地另外要求，否则在整个说明书、权利要求书和/或示例实施例的各方面中，词语“包括”、“包含”、“含有”、“具有”等应解释为包含性含义，而不是排他性或穷举性含义；也就是说，在“包括但不限于”的意义上。如本文中通常使用的，术语“耦合”是指可以直接连接或通过一个或多个中间元件连接的两个或多个元件。同样地，如本文中通常使用的，术语“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或多个元件。另外，当在本申请中使用时，词语“在此”、“上方”、“下方”和类似含义的词语应整体上指本申请，而不是指本申请的任何特定部分。在上下文允许的情况下，上述详细描述中使用单数或复数的词也可以分别包括复数或单数。“或”是指包含两个或多个项目的列表，该单词涵盖该单词的以下所有解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。
此外，除非另外具体说明，否则本文中使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等，除非另有特别说明或在所使用的上下文中另有了解，通常旨在传达某些实施例包括某些特征、元素和/或状态，而其他实施例不包括。因此，这样的条件语言通常不意图暗示特征、元素和/或状态以任何方式对于一个或多个实施例是必需的，或者这些特征、元素和/或状态是否被包括或将在任何特定实施例中执行。
尽管已经描述了某些实施例，但是这些实施例仅以示例的方式给出，并且不意图限制本公开的范围。实际上，本文描述的新颖的装置、方法和系统可以以各种其他形式来体现。此外，在不脱离本公开的精神的情况下，可以对本文描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定的布置呈现框，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分、组合和/或修改一些框。这些块中的每一个可以以各种不同的方式来实现。可以将上述各种实施例的元件和动作的任何适当组合进行组合以提供其他实施例。上述的各种特征和过程可以彼此独立地实现，或者可以以各种方式组合。本公开的特征的所有可能的组合和子组合旨在落入本公开的范围内。

Claims (20)

1.用于通过串行外设接口(SPI)进行通信的半导体装置，包括：
被配置为接收帧数据的一个或多个输入；
被配置为存储所接收的帧数据的内部存储器；
被配置为接收帧数据并包括多个移位寄存器位位置的移位寄存器；
被配置为存储命令类型的锁存器；
第一多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第一位，并将该至少一个第一位提供给所述锁存器；
被配置为输出所述帧数据的输出；和
第二多路复用器，被配置为基于所述命令类型从所述移位寄存器中选择至少一个第二位，并将该至少一个第二位提供给所述输出。
2.权利要求1所述的半导体装置，其中所述第一多路复用器还被配置为当所述命令类型指示所述帧数据具有第一帧类型时从第一移位寄存器位位置中选择所述至少一个第一位，并当所述命令类型指示所述帧数据具有第二帧类型时从第二移位寄存器位位置中选择所述至少一个第一位。
3.权利要求2所述的半导体装置，其中第一帧类型是具有由第一数字的数据位定义的第一帧长度的短格式，并且第二帧类型是具有由第二数字的数据位定义的第二帧长度的长格式，所述第二数字大于所述第一数字，并且其中第二移位寄存器位位置的值大于所述第一数字。
4.权利要求1所述的半导体装置，其中所述第二多路复用器还被配置为：当所述命令类型指示所述帧数据具有第一帧类型时从第一移位寄存器位位置中选择所述至少一个第二位，当所述命令类型指示所述帧数据具有第二帧类型时从第二移位寄存器位位置中选择所述至少一个第二位，以及当所述命令类型指示所述帧数据具有第三帧类型时从第三移位寄存器位位置中选择所述至少一个第二位。
5.权利要求4所述的半导体装置，其中所述第一帧类型是具有由第一数字的数据位定义的第一帧长度的超短格式，所述第二帧类型是具有由第二数字的数据位定义的第二帧长度的短格式，并且第三帧类型是具有由第三数字的数据位定义的第三帧长度的长格式，所述第二数字大于所述第一数字和所述第三数字大于所述第二数字，其中所述第二移位寄存器位位置的值大于所述第一数字并且所述第三移位寄存器位位置的值大于所述第二数字。
6.权利要求1所述的半导体装置，其中所述锁存器还被配置为从所述第一多路复用器接收所述命令类型。
7.权利要求6所述的半导体装置，其中所述锁存器还被配置为接收时钟信号，并基于所述时钟信号的边缘存储从所述第一多路复用器接收的命令类型。
8.权利要求6所述的半导体装置，其中所述锁存器还被配置为接收使能信号和时钟信号，并基于所述时钟信号的边缘和响应于接收所述使能信号来存储从所述第一多路复用器接收的命令类型。
9.权利要求1所述的半导体装置，其中所述一个或多个输入被配置为经由从半导体装置间接地从主半导体装置接收所述帧数据。
10.权利要求1所述的半导体装置，其中所述一个或多个输入和输出被配置为以并联配置或串联配置连接到多个从半导体装置。
11.半导体装置，包括：
被配置为接收时钟信号的第一输入；
被配置为接收帧数据的第二输入；
包括配置为接收半导体装置选择信号的第三；
被配置为接收所述帧数据的移位寄存器；和
被配置为存储接收到的数据的内部存储器，
其中，所述帧数据包括一个或多个包括广播指示符的位。
12.权利要求11所述的半导体装置，其中所述帧数据还包括：
一个或多个指示半导体装置地址的位，
一个或多个指示内部存储器地址的位，
一个或多个包括数据的位，以及
一个或多个包括读取和写入指示符的位。
13.权利要求12所述的半导体装置，其中所述半导体装置还包括逻辑，被被配置为：
确定一个或多个广播指示符位被禁用，
确定读取和写入指示符位指示写入，
将半导体地址位匹配到所述半导体装置的地址，和
基于所述内部存储器地址位将数据存储在所述内部存储器中。
14.权利要求12所述的半导体装置，其中所述半导体装置还包括逻辑，被被配置为：
确定所述广播指示符位启用，
确定所述读取和写入指示符位用于写入，和
基于所述内部存储器地址位将数据存储在所述内部存储器中。
15.权利要求12所述的半导体装置，其中所述半导体装置还包括逻辑，被被配置为：
确定所述读取和写入指示符位用于读取，
将所述半导体地址位匹配到所述半导体装置的地址，
忽略广播指示符位，和
基于所述内部存储器地址位从所述内部存储器读取数据。
16.串行外设接口(SPI)系统，包括：
被配置为输出帧数据和广播指示符信号的主SPI芯片；和
被配置为从所述主SPI芯片接收所述帧数据和所述广播指示符信号的多个次SPI芯片，
其中所述次SPI芯片还被配置为响应于启用所述广播指示符信号来存储所述帧数据。
17.权利要求16所述的SPI系统，其中每个次SPI芯片包括：
被配置为接收时钟信号的第一输入；
被配置为接收帧数据的第二输入；
被配置为接收半导体装置选择信号的第三输入；
被配置为接收所述广播指示符信号的一个或多个第四输入；
被配置为接收所述帧数据的移位寄存器；和
存储所述帧数据的内部存储器。
18.权利要求17所述的SPI系统，其中所述帧数据包括：
一个或多个指示半导体装置地址的位，
一个或多个指示内部存储器地址的位，
一个或多个包括数据的位，以及
一个或多个包括读取和写入指示符的位。
19.权利要求18所述的半导体装置，其中每个次SPI芯片还包括逻辑，被配置为：
确定所述广播指示符信号禁用，
确定所述读取和写入指示符位用于写入，
将半导体地址位匹配到所述半导体装置的地址，和
基于所述内部存储器地址位将数据存储在所述内部存储器中。
20.权利要求18所述的半导体装置，其中每个次SPI芯片还包括逻辑，被配置为：
确定所述广播指示符信号启用，
确定所述读取和写入指示符位用于写入，和
基于所述内部存储器地址位将数据存储在所述内部存储器中。
CN202010149694.0A 2019-03-08 2020-03-06 半导体装置和spi系统 Active CN111666245B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962815900P 2019-03-08 2019-03-08
US62/815,900 2019-03-08
US16/789,974 2020-02-13
US16/789,974 US11295828B2 (en) 2019-03-08 2020-02-13 Multi-chip programming for phased array

Publications (2)

Publication Number Publication Date
CN111666245A true CN111666245A (zh) 2020-09-15
CN111666245B CN111666245B (zh) 2023-08-18

Family

ID=72147095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010149694.0A Active CN111666245B (zh) 2019-03-08 2020-03-06 半导体装置和spi系统

Country Status (3)

Country Link
US (1) US11295828B2 (zh)
CN (1) CN111666245B (zh)
DE (1) DE102020106129A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177009A (zh) * 2021-05-24 2021-07-27 上海航天计算机技术研究所 一种用于深空探测器的多接口复用方法及系统
CN116050344A (zh) * 2023-03-07 2023-05-02 芯能量集成电路(上海)有限公司 一种车规芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824681B2 (en) * 2021-08-18 2023-11-21 Stmicroelectronics Application Gmbh Processing system, related integrated circuit, device and method
US11847083B2 (en) 2021-12-16 2023-12-19 Himax Technologies Limited Daisy-chain SPI integrated circuit and operation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115743A1 (en) * 2005-09-09 2007-05-24 Stmicroelectronics S.R.I. Memory architecture with serial peripheral interface
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
US8135881B1 (en) * 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
US20150074319A1 (en) * 2013-09-11 2015-03-12 Freescale Semiconductor, Inc. Universal spi (serial peripheral interface)
CN108417233A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 存储设备及其写入和读取方法、以及存储系统

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739323A (en) 1986-05-22 1988-04-19 Chrysler Motors Corporation Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation
US4816996A (en) 1987-07-24 1989-03-28 Motorola, Inc. Queued serial peripheral interface for use in a data processing system
US4958277A (en) 1987-07-24 1990-09-18 Motorola, Inc. Queued serial peripheral interface for use in a data processing system
US5021775A (en) 1989-02-27 1991-06-04 Motorola, Inc. Synchronization method and circuit for display drivers
US5793993A (en) 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5828592A (en) 1997-03-12 1998-10-27 Information Storage Devices, Inc. Analog signal recording and playback integrated circuit and message management system
US7171542B1 (en) 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
JP3916953B2 (ja) 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
US7082481B2 (en) 2003-11-25 2006-07-25 Atmel Corporation Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
KR20080013548A (ko) 2006-08-09 2008-02-13 엠텍비젼 주식회사 클럭을 동기화하여 데이터를 송수신하는 인터페이스 모듈및 방법
US7983308B1 (en) 2006-11-28 2011-07-19 Marvell International Ltd. Method and apparatus for data frame synchronization
US7769909B2 (en) 2006-12-04 2010-08-03 Atmel Corporation Device and method for access time reduction by speculatively decoding non-memory read commands on a serial interface
US7848825B2 (en) 2007-01-03 2010-12-07 Apple Inc. Master/slave mode for sensor processing devices
TWI406135B (zh) 2010-03-09 2013-08-21 Nuvoton Technology Corp 資料傳輸系統與可編程序列周邊介面控制器
DE102010041427A1 (de) 2010-09-27 2012-03-29 Robert Bosch Gmbh Verfahren zum Übertragen von Daten
US9288861B2 (en) 2011-12-08 2016-03-15 Advanced Analogic Technologies Incorporated Serial lighting interface with embedded feedback
EP2645638A1 (en) 2012-03-29 2013-10-02 Robert Bosch Gmbh Communication system with chain or ring topology
US10216678B2 (en) 2014-10-07 2019-02-26 Infineon Technologies Ag Serial peripheral interface daisy chain communication with an in-frame response
US10002090B2 (en) 2015-04-08 2018-06-19 Microsemi Semiconductor Ulc Method for improving the performance of synchronous serial interfaces
DE102015209033A1 (de) 2015-05-18 2016-11-24 Robert Bosch Gmbh Verfahren und Vorrichtung zum Liefern einer Prüfantwort
US9450620B1 (en) 2015-06-25 2016-09-20 Nitero Pty Ltd. Fast indirect antenna control
JP2018045409A (ja) 2016-09-14 2018-03-22 富士ゼロックス株式会社 データ送受信装置、データ送受信システム
WO2018116314A1 (en) 2016-12-21 2018-06-28 Centre For Development Of Telematics (C-Dot) A method and a mirrored serial interface (msi) for transferring data
US10725959B2 (en) 2018-03-09 2020-07-28 Analog Devices Global Unlimited Company, Inc. Serial peripheral interface round robin mode system and apparatus
WO2020029020A1 (en) * 2018-08-06 2020-02-13 Dialog Semiconductor (Uk) Limited Serial communication protocol

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115743A1 (en) * 2005-09-09 2007-05-24 Stmicroelectronics S.R.I. Memory architecture with serial peripheral interface
US8135881B1 (en) * 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
US20150074319A1 (en) * 2013-09-11 2015-03-12 Freescale Semiconductor, Inc. Universal spi (serial peripheral interface)
CN104424154A (zh) * 2013-09-11 2015-03-18 飞思卡尔半导体公司 通用串行外围接口
CN108417233A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 存储设备及其写入和读取方法、以及存储系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MATTHEW TURNER等: "《The design of a bi-directional, RFID-based ASIC for interfacing with SPI bus peripherals》", 《2010 53RD IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
王珏文等: ""基于FPGA的SPI总线接口的实现"", 《现代电子技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177009A (zh) * 2021-05-24 2021-07-27 上海航天计算机技术研究所 一种用于深空探测器的多接口复用方法及系统
CN116050344A (zh) * 2023-03-07 2023-05-02 芯能量集成电路(上海)有限公司 一种车规芯片

Also Published As

Publication number Publication date
US20200286571A1 (en) 2020-09-10
CN111666245B (zh) 2023-08-18
DE102020106129A1 (de) 2020-09-10
US11295828B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
CN111666245B (zh) 半导体装置和spi系统
CN100573727C (zh) 多端口半导体存储器设备
US11314685B2 (en) Low noise serial interfaces with gated clock
US8917110B2 (en) Semiconductor package including multiple chips and memory system having the same
US11347670B2 (en) System and interface circuit for driving data transmission line to termination voltage
KR20190084755A (ko) 모바일 장치 및 그것의 인터페이싱 방법
US20130294174A1 (en) Memory device for performing multi-core access to bank groups
CN111108564A (zh) 堆叠式ddr存储器的存储器测试控制
CN112181875B (zh) 存储器装置、存储器装置的操作方法和存储器系统
KR101871655B1 (ko) 다중의 인터페이스들에 의한 메모리 공간으로의 동시 액세스
CN107209735B (zh) 可配置管芯、层叠封装装置以及方法
CN105097043A (zh) 半导体存储装置
US9485081B2 (en) Apparatus for compensating for skew between data signals and clock signal
US8510485B2 (en) Low power digital interface
CN102237867B (zh) 包括模块控制电路的半导体模块及其控制方法
US20130268721A1 (en) Non-volatile memory device having parallel queues with respect to concurrently addressable units, system including the same, and method of operating the same
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
CN101075475B (zh) 多端口半导体器件及其方法
JP2012054702A (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US11625062B2 (en) Clock distribution circuit and semiconductor apparatus including the same
US9128511B2 (en) Semiconductor device and operation method thereof
KR102671786B1 (ko) 메모리 장치 및 이의 동작 방법
US9015392B2 (en) Multi-chip package and operating method thereof
US8006012B2 (en) Data storage system
CN117097377A (zh) 天线装置以及波束控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant