CN111626424B - 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统 - Google Patents

面向嘈杂中型量子计算架构的量子寄存器分配方法和系统 Download PDF

Info

Publication number
CN111626424B
CN111626424B CN202010434229.1A CN202010434229A CN111626424B CN 111626424 B CN111626424 B CN 111626424B CN 202010434229 A CN202010434229 A CN 202010434229A CN 111626424 B CN111626424 B CN 111626424B
Authority
CN
China
Prior art keywords
quantum
cost
tabu
interaction
total
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010434229.1A
Other languages
English (en)
Other versions
CN111626424A (zh
Inventor
朱鹏程
卫丽华
沈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suqian College
Original Assignee
Suqian College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suqian College filed Critical Suqian College
Priority to CN202010434229.1A priority Critical patent/CN111626424B/zh
Publication of CN111626424A publication Critical patent/CN111626424A/zh
Application granted granted Critical
Publication of CN111626424B publication Critical patent/CN111626424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种面向嘈杂中型量子计算架构的量子寄存器分配方法和系统,包含量子电路解析方法、基于多重禁忌搜索的量子比特分配方法和量子操作错误率感知的优化方法。相应地,量子寄存器分配系统包含三个模块,即量子电路解析模块、基于禁忌搜索的量子比特分配模块以及量子操作错误率感知的优化模块。本发明面向当前有噪声中型量子计算架构上的量子寄存器分配问题,适用于量子比特受限连通约束和量子操作错误率波动大的量子计算场景,可在较短时间内为生成交互代价低且量子操作保真度高的量子比特分配方案,对于提高特定平台上量子计算的成功率具有积极意义。

Description

面向嘈杂中型量子计算架构的量子寄存器分配方法和系统
技术领域
本发明属于量子信息技术领域。本发明涉及一种面向嘈杂中型量子计算架构的量子寄存器分配方法和系统。本发明用于将量子电路(/量子算法)中的逻辑量子比特分配给嘈杂中型量子计算架构的物理量子比特,并且优先选择总体交互代价低且量子操作保真度高的量子比特分配方案,从而有效提升量子电路在嘈杂中型量子计算架构上的计算成功率。
背景技术
随着量子物理技术的不断发展,量子计算机逐渐从理论概念演变为现实系统。近年来,IBM、Google以及Intel等公司陆续对外公布了其研发的原型量子计算机。这些量子计算机包含不足100个量子比特,且其上的量子操作极易出错,因此,它们又被称为有噪声中型量子计算机(NISQ,Noisy Intermediate-Scale Quantum)。NISQ计算机为在实际真实地进行量子计算提供了物理平台,但使用这些量子计算机存在以下障碍:(1)目前的NISQ计算机大多采用了连通受限的量子比特架构,在此类量子比特架构上,每个物理量子比特仅允许和少数近邻量子比特进行交互,这种约束限制了NISQ计算架构上可实现的两量子比特量子操作,即两量子比特的量子操作只能作用在一对近邻物理量子比特上。(2)量子操作错误率尤其是双量子比特量子操作错误率极高。目前的NISQ计算架构仅支持单量子比特量子操作和双量子比特量子操作,其中双量子比特量子操作的平均错误率是单量子比特量子操作的平均错误率的近十倍。由于双量子比特量子操作是影响量子计算成功率的主导元素,本发明的量子寄存器方法仅考虑双量子比特量子错误率,但是支持同时考虑单量子操作错误率。(3)在不同物理量子比特上的量子操作错误率波动极大,同样的量子操作作用在不同的物理量子比特上,错误率差异最大可达近10倍。图1展示了IBM公司的一款16量子比特NISQ计算架构,其中,结点表示物理量子比特,量子比特之间的连线表示与之关联的两个量子比特是可直接交互的,即两量子比特量子操作可作用在这两个量子比特上,连线上的百分比表示相关量子操作的错误率。从图1可以发现,双量子比特量子操作随着作用位置的不同,其错误率发生很大的波动,最小为2.96%,最大为26.84%。上述三个障碍严重制约了基于NISQ计算架构的量子计算的通用性、规模以及成功率。
NISQ量子计算机诞生于近3年以内,基于这些量子计算机的系统软件和工具的研究尚处于起始阶段,因此,缺乏有效的自动化手段帮助科研人员以及用户克服NISQ量子计算机面临的三个障碍。
发明内容
本发明的技术问题:
本发明面向嘈杂中型量子(NISQ)计算架构,通过感知NISQ计算架构上的量子比特受限连通约束以及量子操作错误率波动,提供一种以最小化交互代价和最大化量子计算成功率为目标的量子寄存器分配方法和系统。
本发明的技术方案:
为了解决上述技术问题,本发明是通过以下技术方案实现的:
一种面向嘈杂中型量子计算架构的量子寄存器分配方法和系统包含两个组件,分别是:一种基于面向嘈杂中型量子计算架构的量子寄存器分配方法和一套基于面向嘈杂中型量子计算架构的量子寄存器分配系统。
本发明的量子寄存器分配方法可以感知NISQ计算架构上的量子比特受限连通约束以及量子操作错误率波动,并基于多重禁忌搜索方法在全部量子比特分配可行解中,确定交互代价低并且量子操作保真度高的量子比特分配方案。
量子寄存器分配方法包含三个部分,分别是:量子电路解析方法,基于多重禁忌搜索的量子比特分配方法,量子操作错误率感知的优化方法。
量子电路解析方法将量子电路解析为逻辑量子比特交互频度矩阵,并将NISQ量子计算架构解析为物理量子比特交互距离矩阵。
基于多重禁忌搜索的量子比特分配方法从随机生成的初始解开始,迭代的运用变异和禁忌搜索过程对初始解不断改进,最终输出多个交互代价相等的近最优量子比特分配方案。其中禁忌搜索使用了动态禁忌长度;变异操作可根据最优解的更新情况,动态调整变异级别。
量子操作错误率感知的优化方法根据NISQ计算架构的量子操作错误率数据,从多重禁忌搜索返回的多个近最优量子比特分配方案中选择计算成功率最高的那个作为最终量子比特分配方案。
根据量子寄存器分配方法,量子寄存器分配系统包含三个模块,分别是:量子电路解析模块、基于禁忌搜索的量子寄存器分配模块以及量子操作错误率感知的优化模块。
本发明的有益效果:
本发明的量子寄存器分配方法可以通过有效的量子比特分配方案在一定程度上克服上述三个障碍,为科研人员使用NISQ计算机完成量子计算任务提供便利。
本发明面向当前有噪声中型量子计算架构上的量子寄存器分配问题,适用于面临量子比特受限连通约束和量子操作错误率波动大的量子计算场景,可在较短时间内为生成交互代价低且量子操作保真度高的量子比特分配方案,对于提高特定平台上量子计算的成功率具有积极意义。
附图说明
图1为16量子比特NISQ计算架构示意图;
图2为CNOT门示意图;
图3为SWAP门及其分解示意图;
图4为满足受限连通约束的量子电路示意图1;
图5为满足受限连通约束的量子电路示意图2;
图6为量子寄存器分配方法基本流程图;
图7为基于多重禁忌搜索的量子比特分配方法基本流程图;
图8为量子寄存器分配系统模块图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。在本发明的一种实施方式中描述的元素和特征可以与一个或更多个其它实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明所包括的内容:一种基于面向嘈杂中型量子计算架构的量子寄存器分配方法,一种基于面向嘈杂中型量子计算架构的量子寄存器分配系统。
量子寄存器分配方法用于将量子电路中的逻辑量子比特分配给二维近邻架构中的物理量子比特,并通过插入SWAP门实现非近邻量子比特间的交互。给定如图1所示的NISQ计算架构和如图2所示的由一个CNOT门组成的量子电路,图1所示的NISQ计算架构包含16个物理量子比特,分别是Q0、Q1、…、Q15。图2所示的量子电路包含两个逻辑量子比特,分别是p0和p1。将图2所示的量子线路部署到图1所示的NISQ量子计算架构,存在多种量子比特分配方式,每种分配方式都会导致不同的SWAP门数和计算成功率。以下将以3种不同的量子比特分配方式为例,说明量子比特分配的重要性。第一种,将p0、p1分别分配给一对相邻的物理量子比特Q0和Q1,则无需SWAP门,将量子电路中包含的所有量子门的保真度(等于1减去错误率)相乘可以计算得到整个电路的成功率,此时映射后量子电路仅包含一个作用在Q0和Q1上的CNOT门,因此量子电路的计算成功率等于97.04%。但是,对于包含多个双量子比特量子操作的量子电路而言,同时使得所有双量子比特量子操作均满足受限连通约束的可能性很低,这是便需要插入SWAP门使得不满足约束的量子操作转移到一对相邻的物理量子比特上。SWAP门用于交换两个相邻物理量子比特的量子态,其可以分解成三个CNOT门,如图3所示。第二种量子比特分配方案将展示如何插入SWAP门使得量子电路遵循受限连通约束,将图2所示电路中的逻辑量子比特p0和p1分别分配给物理量子比特Q0和Q2,首先插入一个SWAP门将p0移动到Q1上,此时p0和p1位于相邻物理量子比特Q1和Q2上,CNOT门可以立刻执行,在CNOT门执行以后再次插入一个SWAP门,将p0恢复到原来的位置上,结果电路如图4所示,一共包含7个CNOT门(1个SWAP门可分解成了3个CNOT门),该量子线路的计算成功率为81.43%。第三种量子比特分配方案,将图2所示电路中的逻辑量子比特p0和p1分配给一对相邻的物理量子比特Q11和Q13,结果电路如图5所示,同样需要两个SWAP门,但此时量子线路的计算成功率为24.18%。通过三种不同的量子比特分配方案可知量子比特分配方法对于执行量子电路所需的SWAP门数,以及计算成功率有着重要影响。
将在给定量子比特分配方案下,在特定NISQ计算架构上执行量子电路所需的SWAP门定义为该量子比特分配方案所需的交互代价。将一个量子电路中包含的所有量子门的保真度乘积定义为该量子电路的计算成功率。本发明的量子寄存器分配方法,以最小化交互代价为首要目标,以提高量子电路计算成功率为次要目标,其包含三个组成部分(如图6所示),分别是量子线路解析方法、基于多重禁忌搜索的量子比特分配方法和量子操作错误率感知的优化方法。
量子线路解析方法用于基于给定的量子电路和NISQ计算架构生成量子比特交互频度矩阵F和量子比特交互距离矩阵D。根据含n个逻辑比特的量子电路,定义n×n的逻辑量子比特交互频度矩阵F=[fij],其中fij表示逻辑量子比特pi和pj在整个量子线路中的总交互次数,即等于作用在两者之上的两量子比特逻辑门数。根据给定量子计算机的NISQ计算架构图,定义n×n的物理量子比特交互距离矩阵D=[dij],其中dij表示在物理量子比特Qi和Qj之间建立交互通路最少所需的SWAP门数。
dij=2*(len_shortest_path(Qi,Qj)-1) (1)
公式(1)中的len_shortest_path(Qi,Qj)表示Qi和Qj之间在NISQ计算架构图中的最短路径长度。
量子寄存器分配即将量子电路中的每个逻辑量子比特分配给量子计算机上的特定物理量子比特,给n个逻辑量子比特和物理量子比特分别编号为{1,2,3,…,n},一个可行的量子比特分配方案可表示为n个物理量子比特编号的置换π,即将标号为i的逻辑量子比特分配给标号为π(i)的物理量子比特。给定交互频度矩阵F和交互距离矩阵D,在特定量子比特分配方案π下,为使量子电路中所有两量子比特逻辑门满足近邻交互约束,需要在不满足近邻约束的量子门的前后分别插入一系列SWAP门(前面插入的SWAP门用于实现近邻约束,后面插入的SWAP门是前面插入的SWAP门逆序,用于消除前面SWAP门对量子态的影响),将所需的SWAP门数定义为总体交互代价,可用公式(2)表示。
公式(2)的n表示量子比特的数目;π代表一个可行的量子比特分配方案,其是关于元素{1,2,···,n}的一个置换,表示将标号为i的逻辑量子比特分配给标号为π(i)的物理量子比特;total_cost(F,R,π)表示基于给定的矩阵F和矩阵D,量子比特映射方案π所需的总体交互代价,即为满足近邻交互所需插入的SWAP门数。
基于多重禁忌搜索的量子比特分配方法基本工作流程如图7所示,首先通过“初始解生成”方法在所有置换中随机选择一个置换作为量子比特分配的初始解;其次,从初始解开始,通过禁忌搜索寻找代价更优的可行解作为当前解;然后,对当前最优解迭代地应用变异操作和禁忌搜索进行持续优化,重复迭代步骤直到迭代次数达到预先定义的阈值,最终输出多个交互代价相同的近最优量子比特分配方案。
图7中的禁忌搜索方法以如公式(2)所示的总体交互代价为目标函数,以寻找最小化总体交互代价的置换为目标,使用对换操作(交换置换中的任意两个元素位置)作为邻域操作。本发明使用的禁忌搜索方法使用二维数组tabu_list[n][n]作为禁忌表,其中n为量子比特数目。具体采用的禁忌规则是:如当前采用的对换是pij(即交换当前置换的第i个和第j个元素),则设置tabu_list[i][j]=k+h,其中k为当前迭代次数,h为禁忌长度。如果在未来第k’次循环候选的对换是pij,则判断表达式k’≤tabu_list[i][j]是否为真,若为真则表示该对换是被禁止的。特别的是,本发明使用的禁忌搜索采用动态禁忌长度,即h的值在搜索过程中是动态变换的,我们按照特定的频率为h在[0.3n,0.6n]范围内随机赋值。本发明采用的特赦规则是:如果发现被禁止的对换pij,可以带来更优的总体交互代价,则允许施用该对换。本发明的禁忌搜索算法的具体过程如下所示:
图7中的变异操作通过连续使用多次对换操作pij实现,给定当前置换π以及变异级别k,该变异操作的具体实现过程如下所示:
在如图7所示的基于多重禁忌搜索的量子比特分配方法中,如在一定的迭代次数内发现最优代价未得到更新,则会逐渐增加变异级别k,k的取值范围为[3,n],一旦最优代价得到更新,将变异级别k重置为最小值3。
基于多重禁忌搜索的量子比特分配方法的基本流程如图7所示,它将返回多个交互代价相同的量子比特分配方案,其具体实现方式如下:
Step1.π0=init();//使用初始解生成方法随机生成初始置换;
Step2.π+=tabu_opt(π0);//使用禁忌搜索对初始解进行优化;
Step3.set_π*=π+;//set_π*代价最优置换集合;
Step4.k=3;i*=0;//k变异级别,i*记录上次更新最优解的迭代次;
Step5.fori=1toN//N为总迭代次数;
//在π和π+中选择代价较小的作为用于变异的当前置换;
Step5.1π=iff(total_cost(π)<total_cost(π+),π,π+);
//若超过T次迭代最优解未更新,则增加变异级别;
Step5.2 ifi-i*>T k=if(k<n,k+1,n);
Step5.3πm=per_mut(π,k);//对π施用级别为k的变异;
Step5.4π+=tabu_opt(πm);//使用禁忌搜索进一步优化π;
//如果π+对应的交互代价小于集合set_π*对应的最优代价,则更新集合set_π*,并更新及对应的迭代次i*和重置变异级别k;
Step5.5 iftotal_cost(π+)<total_cost(set_π*[0]);
set_π*=π+;i*=i;k=3;
//如果π+对应的交互代价等于集合set_π*对应的最优代价,则将其加入集合set_π*
Step5.6 if total_cost(π+)==total_cost(set_π*[0]);
set_π*=set_π*+
Step6.returnπ*
量子操作错误率感知的优化方法根据NISQ计算架构的量子操作错误率数据,从多重禁忌搜索返回的多个近最优量子比特分配方案中选择计算成功率最高的那个作为最终量子比特分配方案。基于多重禁忌搜索的量子比特分配方法将返回多个交互代价相同的量子比特分配方案,这些分配方案可以分布于不同的物理量子比特上,从而导致不同的计算成功率。一个量子电路的计算成功率等于该量子电路所包含的所有量子门保真度的乘积,其中保真度等于1减去量子门的错误率。一个包含G个量子门的量子电路计算成功率可由公式(3)计算得到。其中ξi表示第i个量子门的错误率。
基于给定NISQ计算架构的量子操作错误率参数,量子操作错误率感知的优化方法根据公式(3)为多重禁忌搜索返回的每个量子比特分配方案计算其计算成功率,并选择成功率最高的那个作为最终量子比特分配方案。
根据量子寄存器分配方法,量子寄存器分配系统包含两个模块,如图8所示,分别是:量子电路解析模块,基于多重禁忌搜索的量子比特分配模块和量子操作错误率感知的优化方法。
量子电路解析模块接受量子电路和NISQ量子计算架构输入,输出逻辑量子比特交互频度矩阵和物理量子比特交互距离矩阵。
基于多重禁忌搜索的量子比特分配模块以逻辑量子比特交互频度矩阵和物理量子比特交互距离矩阵为输入,基于上述多重禁忌和变异方法在所有可能置换中寻找使得总体交互代价最小的置换,并输出找到的总体交互代价最小的那个置换。
量子操作错误率感知的优化模块根据NISQ计算架构的量子操作错误率数据,从多重禁忌搜索返回的多个近最优量子比特分配方案中选择计算成功率最高的那个作为最终量子比特分配方案。
最后应说明的是:虽然以上已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (1)

1.一种面向嘈杂中型量子计算架构的量子寄存器分配方法,其特征在于:包括量子电路解析方法、基于多重禁忌搜索的量子比特分配方法、量子操作错误率感知的优化方法;
所述量子电路解析方法用于将给定的量子电路解析为逻辑量子比特交互频度矩阵,生成矩阵F;将NISQ量子计算架构解析为物理量子比特交互距离矩阵,生成矩阵D;所述基于多重禁忌搜索的量子比特分配方法包括禁忌搜索方法和变异操作;量子操作错误率感知的优化方法根据NISQ计算架构的量子操作错误率数据,从多重禁忌搜索返回的多个近最优量子比特分配方案中选择计算成功率最高的那个作为最终量子比特分配方案;
所述基于多重禁忌搜索的量子比特分配方法包括步骤如下:首先通过初始解生成方法在所有置换中随机选择一个置换作为量子比特分配的初始解;其次,从初始解开始,通过禁忌搜索方法寻找代价更优的可行解作为当前解;然后,对当前最优解迭代地运用变异操作和禁忌搜索进行持续优化,重复迭代步骤直到迭代次数达到预先定义的阈值,最终输出多个交互代价相同的近最优量子比特分配方案;
所述方法实现过程具体步骤如下:
Step1.π0=init();//使用初始解生成方法随机生成初始置换;
Step2.π+=tabu_opt(π0);//使用禁忌搜索对初始解进行优化;
Step3.set_π*=π+;//set_π*代价最优置换集合;
Step4.k=3;i*=0;//k变异级别,i*记录上次更新最优解的迭代次;
Step5.fori=1toN//N为总迭代次数;
//在π和π+中选择代价较小的作为用于变异的当前置换;
Step5.1π=iff(total_cost(π)<total_cost(π+),π,π+);
//若超过T次迭代最优解未更新,则增加变异级别;
Step5.2 ifi-i*>T k=if(k<n,k+1,n);
Step5.3πm=per_mut(π,k);//对π施用级别为k的变异;
Step5.4π+=tabu_opt(πm);//使用禁忌搜索进一步优化π;
//如果π+对应的交互代价小于集合set_π*对应的最优代价,则更新集合set_π*,并更新及对应的迭代次i*和重置变异级别k;
Step5.5 iftotal_cost(π+)<total_cost(set_π*[0]);
set_π*=π+;i*=i;k=3;
//如果π+对应的交互代价等于集合set_π*对应的最优代价,则将其加入集合set_π*
Step5.6 if total_cost(π+)==total_cost(set_π*[0]);
set_π*=set_π*+
Step6.returnπ*
所述量子电路解析方法,具体步骤如下:
根据含n个逻辑比特的量子电路,定义n×n的逻辑量子比特交互频度矩阵F=[fij],其中fij表示逻辑量子比特pi和pj在整个量子线路中的总交互次数,即等于作用在两者之上的两量子比特逻辑门数;根据给定NISQ量子计算架构图,定义n×n的物理量子比特交互距离矩阵D=[dij],其中dij表示在物理量子比特Qi和Qj之间建立交互通路最少所需的SWAP门数;
dij=2*(len_shortest_path(Qi,Qj)-1) (1)
公式(1)中的len_shortest_path(Qi,Qj)表示Qi和Qj之间在NISQ量子计算架构图中的最短路径长度;
量子寄存器分配即将量子电路中的每个逻辑量子比特分配给量子计算机上的特定物理量子比特,将n个逻辑量子比特和物理量子比特分别编号为{1,2,3,…,n},一个可行的量子比特分配方案可表示为物理量子比特编号的置换π,即将标号为i的逻辑量子比特分配给标号为π(i)的物理量子比特;给定交互频度矩阵F和交互距离矩阵D,在特定量子比特分配方案π下,为使量子电路中所有两量子比特逻辑门均满足近邻交互约束,需要在不满足近邻约束的量子门的前后分别插入一系列SWAP门;前面插入的SWAP门用于实现近邻交互,后面插入的SWAP门是前面插入的SWAP门逆序,用于消除前面SWAP门对量子态的影响,将所需的SWAP门数定义为总体交互代价,可用公式(2)表示;
公式(2)中的n表示量子比特的数目;π代表一个可行的量子比特分配方案,其是关于元素{1,2,···,n}的一个置换,表示将标号为i的逻辑量子比特分配给标号为π(i)的物理量子比特;total_cost(F,R,π)表示基于给定的矩阵F和矩阵D,量子比特映射方案π所需的总体交互代价,即为满足近邻交互所需插入的SWAP门数;
所述禁忌搜索方法以总体交互代价为目标函数,以寻找最小化总体交互代价的置换为目标,使用对换操作,即交换置换中的任意两个元素位置,作为邻域操作;使用二维数组tabu_list[n][n]作为禁忌表,其中n为量子比特数目;采用的禁忌规则是:如当前采用的对换是pij,即交换当前置换的第i个和第j个元素,则设置tabu_list[i][j]=k+h,其中k为当前迭代次数,h为禁忌长度;如果在未来第k’次循环候选的对换是pij,则判断表达式k’≤tabu_list[i][j]是否为真,若为真则表示该对换是被禁止的;采用的特赦规则是:如果发现被禁止的对换pij,可以带来更优的总体交互代价,则允许施用该对换;
所述禁忌搜索采用动态禁忌长度,即h的值在搜索过程中是动态变换的,按照特定的频率为h在[0.3n,0.6n]范围内随机赋值;
所述禁忌搜索方法具体实现过程步骤如下:
Step1.hmin=0.3n,hmax=0.6n;//设置禁忌表的最小和最大长度;
Step2.π*=π;//π*代价最优的置换,π当前置换;
Step3.fori=1 ton-1 forj=i+1 ton,//对于所有对换pij,计算施用后总体交互代价的变换,//总体交互代价total_cost,
Δij=total_cost(π⊕pij)-total_cost(π);
Step4.i=1,j=1,k=1,N=n*(n-1)/2;//N为邻域总数;
Step5.while(k<K),//禁忌搜索的迭代,K为迭代总数;
Step5.1.Δmin=∞;//邻域操作所导致的总体交互代价最小偏差;
Step5.2.for l=1 toN//遍历所有邻域pij,计算Δmin
i=if(j<n,i,if(i<n-1,i+1,1));
//if(b,A,C)表示b为真时返回A,否则返回C;
j=if(j<N,j+1,i+1);
//判断pij是否被禁止;
tabuij=if(k≤tabu_list[i][j],true,false);
//判断pij是否被特赦;
aspiredij=if(total_cost(π)+Δij<total_cost(π*),true,false);
//更新Δmin的值;
if(Δijmin and nottabuij)or aspiredij;
Δmin=Δij;u=i;v=j;
Step5.3.ifΔmin<∞;
π=π⊕pij;//更新当前置换;
iftotal_cost(π)<total_cost(π*);
π*=π;//更新最优置换;
fori=1ton-1forj=i+1ton;
//更新所有的Δij
Δij=total_cost(π⊕puv)-total_cost(π);
tabu_list[u][v]=k+h;//更新禁忌表;
ifkmod 3*hmax==0;//按照3*hmax的周期更新禁忌长度;
h=rand(hmin,hmax);
Step6.returnπ*;//返回迭代中找到的代价最优置换;
所述变异操作通过连续使用多次对换操作pij实现,给定当前置换π以及变异级别k,该变异操作的具体实现过程如下所示:
Step1.fori=1to k
在[1,n]中随机选择i和j,其中n为量子比特数目,且i≠j;
π=π⊕pij;//对当前置换π使用对换操作pij
Step2.returnπ;
根据最优解的更新情况,动态更新变异级别;
所述量子操作错误率感知的优化方法根据NISQ计算架构的量子操作错误率数据,从多重禁忌搜索返回的多个近最优量子比特分配方案中选择计算成功率最高的那个作为最终量子比特分配方案;基于多重禁忌搜索的量子比特分配方法将返回多个交互代价相同的量子比特分配方案,这些分配方案可以分布于不同的物理量子比特上,从而导致不同的计算成功率;一个量子电路的计算成功率等于该量子电路所包含的所有量子门保真度的乘积,其中保真度等于1减去量子门的错误率;一个包含G个量子门的量子电路计算成功率可由公式(3)计算得到;其中ξi表示第i个量子门的错误率;
基于给定NISQ计算架构的量子操作错误率参数,量子操作错误率感知的优化方法根据公式(3)为多重禁忌搜索返回的每个量子比特分配方案计算其计算成功率,并选择成功率最高的那个作为最终量子比特分配方案;
基于禁忌搜索的量子寄存器分配方法用于量子寄存器分配系统,所述量子寄存器分配系统包含量子电路解析模块和基于多重禁忌搜索的量子比特分配模块;所述量子电路解析模块接受量子电路和NISQ量子计算架构输入,输出逻辑量子比特交互频度矩阵和物理量子比特交互距离矩阵;
所述基于多重禁忌搜索的量子比特分配模块以逻辑量子比特交互频度矩阵和物理量子比特交互距离矩阵为输入,基于上述多重禁忌和变异方法在所有可能置换中寻找使得总体交互代价最小的置换,并输出找到的总体交互代价最小的那个置换。
CN202010434229.1A 2020-05-21 2020-05-21 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统 Active CN111626424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010434229.1A CN111626424B (zh) 2020-05-21 2020-05-21 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010434229.1A CN111626424B (zh) 2020-05-21 2020-05-21 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统

Publications (2)

Publication Number Publication Date
CN111626424A CN111626424A (zh) 2020-09-04
CN111626424B true CN111626424B (zh) 2023-08-18

Family

ID=72271076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010434229.1A Active CN111626424B (zh) 2020-05-21 2020-05-21 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统

Country Status (1)

Country Link
CN (1) CN111626424B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115146778A (zh) * 2021-03-31 2022-10-04 合肥本源量子计算科技有限责任公司 待运行量子线路确定方法、装置及量子计算机操作系统
CN113762517B (zh) * 2021-08-25 2024-01-12 南通大学 一种提高量子计算保真度的量子位拓扑结构重构方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740758A (zh) * 2019-01-09 2019-05-10 电子科技大学 一种基于量子计算的核方法
CN110490327A (zh) * 2019-07-23 2019-11-22 湖北工业大学 量子计算机量子处理单元、量子电路以及量子电路量子算法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428055A (zh) * 2018-04-27 2019-11-08 阿里巴巴集团控股有限公司 量子计算方法和设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740758A (zh) * 2019-01-09 2019-05-10 电子科技大学 一种基于量子计算的核方法
CN110490327A (zh) * 2019-07-23 2019-11-22 湖北工业大学 量子计算机量子处理单元、量子电路以及量子电路量子算法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Marcos Yukio Sirachi等.Qubit Allocation.Association for Computing Machinery.2018,113-125. *

Also Published As

Publication number Publication date
CN111626424A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
Ng et al. PEGASUS: A policy search method for large MDPs and POMDPs
CN111626424B (zh) 面向嘈杂中型量子计算架构的量子寄存器分配方法和系统
CN112651509A (zh) 量子线路的确定方法及装置
Schulz High quality graph partitioning
US11537879B2 (en) Neural network weight discretizing method, system, device, and readable storage medium
US11908541B2 (en) Processing-in-memory (PIM) systems
Chafekar et al. Multiobjective GA optimization using reduced models
EP3928261A1 (en) Quantum circuit simulation
Fan et al. Optimizing quantum circuit placement via machine learning
CN116644804A (zh) 分布式训练系统、神经网络模型训练方法、设备和介质
Smith et al. Phylogenetic inference using generative adversarial networks
Zou et al. Massively simulating adiabatic bifurcations with FPGA to solve combinatorial optimization
Fukunaga Genetic algorithm portfolios
Gitiaux et al. SWAP test for an arbitrary number of quantum states
CN114707655B (zh) 一种量子线路转换方法、系统、存储介质和电子设备
CN111626423B (zh) 一种基于模拟退火的量子寄存器分配方法和系统
CN111626425A (zh) 面向二维近邻量子计算架构的量子寄存器分配方法和系统
Wang et al. A Variable-Length Chromosome Evolutionary Algorithm for Reversible Circuit Synthesis.
Kroes et al. Evolutionary bin packing for memory-efficient dataflow inference acceleration on FPGA
Phalak et al. Optimization of quantum read-only memory circuits
He et al. [Retracted] Heuristic Reordering Strategy for Quantum Circuit Mapping on LNN Architectures
JP2016516234A (ja) Np−プロセッサ
CN116070682B (zh) 神经元计算机操作系统的snn模型动态映射方法及装置
US20210224039A1 (en) Multiplication and accumulation (mac) operator and processing-in-memory (pim) device including the mac operator
Bahreini et al. A congestion‐aware mixed integer linear programming model for placement and scheduling of quantum circuits with a two‐level heuristic solution approach

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant