CN111614793B - 一种基于fpga的以太网交换机的mac地址管理装置及方法 - Google Patents

一种基于fpga的以太网交换机的mac地址管理装置及方法 Download PDF

Info

Publication number
CN111614793B
CN111614793B CN202010321634.2A CN202010321634A CN111614793B CN 111614793 B CN111614793 B CN 111614793B CN 202010321634 A CN202010321634 A CN 202010321634A CN 111614793 B CN111614793 B CN 111614793B
Authority
CN
China
Prior art keywords
module
mac address
mac
ram
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010321634.2A
Other languages
English (en)
Other versions
CN111614793A (zh
Inventor
金君钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ncatest Technologies Co Ltd
Original Assignee
Shanghai Ncatest Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ncatest Technologies Co Ltd filed Critical Shanghai Ncatest Technologies Co Ltd
Priority to CN202010321634.2A priority Critical patent/CN111614793B/zh
Publication of CN111614793A publication Critical patent/CN111614793A/zh
Priority to PCT/CN2020/120844 priority patent/WO2021212770A1/zh
Application granted granted Critical
Publication of CN111614793B publication Critical patent/CN111614793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/618—Details of network addresses
    • H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/09—Mapping addresses
    • H04L61/10—Mapping addresses of different types

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开的一种基于FPGA的以太网交换机的MAC地址管理方法，包括如下步骤：S01：接收模块接收以太网数据包，并传输至MAC提取模块中；S02：MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC地址转换模块；S03：MAC地址转换模块将MAC地址转换为RAM模块读地址，并传输至RAM模块；S04：RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块；S05：所述发送模块将以太网数据包发送至对应的网络端口。本发明提供的一种基于FPGA的以太网交换机的MAC地址管理装置及方法，提高了以太网数据的转发效率，且具有响应快，处理速度高的优点。

Description

一种基于FPGA的以太网交换机的MAC地址管理装置及方法
技术领域
本发明涉及通信技术领域，具体涉及一种基于FPGA的以太网交换机的 MAC地址管理装置及方法。
背景技术
在计算机网络中，数据链路层完成节点到节点的通信，二层以太网交换机属于数据链路层设备。MAC(介质访问控制)地址是在网络通信用来识别主机的标识。交换机的缓存中有一个MAC地址表，需要转发数据时，交换机会在地址表查询是否有与目的MAC地址对应的表项，如果有，交换机立即将数据报文往该表项中的转发端口发送；如果没有，交换机则会将数据报文以广播的形式发送到除了接收端口外的所有端口，尽最大能力保证目的主机接收到数据报文。因此，交换机地址表的构建和维护决定了数据转发的方向和效率。
MAC层地址表存储查找多基于hash表。hashing是一种用于以常熟平均时间插入、删除和查找的技术，hash表通过把关键码值映射到表中一个位置来访问记录。这个映射函数叫做hashing函数，存放记录的数组叫做hash表。交换机地址表存储的是全部MAC地址的一个子集，因此必然会发生地址冲突。
MAC地址表的容量是有限的，因此交换机采用老化机制来维护MAC地址表，以保证最大限度地利用地址表项资源。交换机在构建某条表项时，会相应地开启该表项的老化定时器，如果在老化时间内，交换机始终没有收到该表项中的 MAC地址的报文，交换机就会将该表项删除，失效的表项不会继续占用MAC 地址表资源。这样，即使网络中的设备更换或者移除，交换机的MAC地址表始终能保持网络中最新的拓扑结构记录。合适的老化时间可以提高MAC地址表项资源的利用率，但过长或过短的老化时间，反而影响交换机的性能。如果老化时间过长，交换机中保存的MAC地址表项的数量过多会将地址表资源消耗完，网络中的拓扑变化就无法及时更新；如果老化时间过短，则有效的MAC地址表项会被交换机过早删除，从而降低交换机的转发效率。
传统的MAC地址表处理机制主要采用软件的方式实现。随着以太网链路接口的速率从1Gb/s发展到10Gb/s，基于软件的算法在速度上受到串行计算机系统的制约。
新一代现场可编程门阵列(FPGA)的出现以后，算法通过硬电路描述，所有的延迟只来源于门电路，而一般门电路的延迟都在ns级别。减少了系统运行所需的时钟周期数，实现了真正的高速率。
由此可见，如何能够快速实现MAC地址的查找，提升转发效率，以及过滤不必要的以太网包维护网络通信的可靠性是目前现有技术中存在的技术问题。
发明内容
本发明的目的是提供一种基于FPGA的以太网交换机的MAC地址管理装置及方法，提高了以太网数据的转发效率，且具有响应快，处理速度高的优点。
为了实现上述目的，本发明采用如下技术方案：一种基于FPGA的以太网交换机的MAC地址管理方法，包括如下步骤：
S01：接收模块接收以太网数据包，并传输至MAC提取模块中；
S02：MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC 地址转换模块；
S03：MAC地址转换模块将MAC地址转换为RAM模块读地址，并传输至 RAM模块；
S04：RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块；
S05：所述发送模块将以太网数据包发送至对应的网络端口。
进一步地，所述接收模块、MAC提取模块、MAC地址转换模块、RAM模块和发送模块均位于FPGA芯片中。
进一步地，所述MAC地址由M个字节数据组成，M为大于0的整数。
进一步地，所述步骤S03中MAC地址转换模块将M个字节的MAC地址转换为N位RAM模块读地址，N为大于0的整数。
进一步地，所述RAM模块的存储深度为2N。
进一步地，所述步骤S04中RAM模块根据RAM模块读地址输出一个X位的端口数据，所述端口数据中每一位分别代表对应的待传输的网络端口，所述X 位端口数据中仅有一位数据为高电平，其余X-1位端口数据为低电平。
进一步地，所述MAC地址由6个字节数据组成，所述RAM模块读地址为 11位，所述RAM模块的存储深度为2048，所述端口数据为32位。
进一步地，所述步骤S03中MAC地址转换模块从MAC地址的后3个字节中提取出11位作为RAM模块读地址，所述MAC地址的前3个字节为固定字节。
一种基于FPGA的以太网交换机的MAC地址管理装置，包括FPGA芯片，所述FPGA芯片中包括接收模块、MAC提取模块、MAC地址转换模块、RAM 模块和发送模块，所述接收模块用于接收以太网数据包，所述接收模块的输出端同时连接所述MAC提取模块的输入端和发送模块的输入端，所述MAC提取模块的输出端连接所述MAC地址转换模块的输入端，所述地址转换模块的输出端连接所述RAM模块的输入端，所述RAM模块的输出端连接所述发送模块的输入端，所述发送模块确定发送端口并发送以太网数据包；
所述MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC 地址转换模块中转换为RAM模块读地址，RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块，所述发送模块将以太网数据包发送至对应的网络端口。
本发明具有如下有益效果：本发明不需要像交换机一样对MAC地址表进行老化等处理，因此可以提升一定的转发效率；本发明采用FPGA处理数据，具有响应快，速度高的优点。
附图说明
附图1为本发明MAC地址管理装置的结构示意图；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，本发明提供的一种基于FPGA的以太网交换机的MAC地址管理装置，包括FPGA芯片，FPGA芯片中包括接收模块、MAC提取模块、MAC 地址转换模块、RAM模块和发送模块，接收模块连接计算机设备，用于接收以太网数据包，接收模块的输出端同时连接MAC提取模块的输入端和发送模块的输入端，MAC提取模块的输出端连接MAC地址转换模块的输入端，地址转换模块的输出端连接RAM模块的输入端，RAM模块的输出端连接发送模块的输入端，发送模块确定发送端口并发送以太网数据包至计算机设备。本发明中 FPGA芯片用于实现交换机中MAC地址管理的功能，MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC地址转换模块中转换为RAM模块读地址，RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块，发送模块将以太网数据包发送至对应的网络端口。
本发明中RAM模块内使用了随机存取存储器(random access memory,RAM), 是与CPU直接交换数据的内部存储器，它可以随时读写，而且速度很快，通常作为操作系统或其它正在运行中的程序的临时数据存储媒介。
本发明提供的一种基于FPGA的以太网交换机的MAC地址管理方法，包括如下步骤：
S01：接收模块接收以太网数据包，将以太网数据包缓存下来，并传输至 MAC提取模块中；
S02：MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC 地址转换模块；MAC地址由M个字节数据组成，M为大于0的整数，例如，可以为6个字节数据组成，且前三个字节数据data0,data1,data2固定成一个固定值 (可由软件配置)，后三个字节数据用于指示MAC地址对应的网络端口。
S03：MAC地址转换模块将MAC地址转换为RAM模块读地址，并传输至 RAM模块；MAC地址转换模块将M个字节的MAC地址转换为N位RAM模块读地址，N为大于0的整数，RAM模块的存储深度为2N。例如当MAC地址为6个字符数据时，可以将MAC地址中后三个字符中某些信息提取出来，转换为11位RAM模块读地址。
S04：RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块；RAM模块根据RAM模块读地址输出一个X位的端口数据，端口数据中每一位分别代表对应的待传输的网络端口，X位端口数据中仅有一位数据为高电平，其余X-1位端口数据为低电平。
本发明中RAM模块内使用了随机存取存储器(random access memory,RAM), 是与CPU直接交换数据的内部存储器，它可以随时读写，而且速度很快，通常作为操作系统或其它正在运行中的程序的临时数据存储媒介，RAM模块读地址为N位数据时，将RAM模块设置为存储深度为2N(即对应N位RAM模块读地址能寻址到的深度)，数据宽度为X位，在收到MAC地址转换模块转换成的 N位RAM模块读地址后，将输出一个X位的端口数据，端口数据中每一位分别代表对应的待传输的网络端口，X位端口数据中仅有一位数据为高电平，其余 X-1位端口数据为低电平，高电平所在的位对应的网络端口即为MAC地址中指定的网络端口。
S05：发送模块将以太网数据包发送至对应的网络端口，注意：以太网数据包直接从接收模块传输至发送模块。发送模块将提取出来的网络端口信息，作为仲裁判断信息仲裁出当前接收的以太网包应转发至哪个网络端口输出。
实施例1
本发明提供的一种基于FPGA的以太网交换机的MAC地址管理方法，包括如下步骤：
S01：接收模块接收以太网数据包，将以太网数据包缓存下来，并传输至 MAC提取模块中；
S02：MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC 地址转换模块；如表1所示，MAC地址由6个字节数据组成，前3个字节固定为固定值，data0固定为0x00,data1固定为0x0f，data2固定为0xe2，后三个字节用于指示MAC地址对应的网络端口。
表1：MAC地址转换模块转换示意表
数据域 Date0 Date1 Date2 Date3 Date4 Date5
取值 0x00 0x0f 0xe2 xx xx xx
说明 固定值 固定值 固定值 Bit0～1 Bit0～6 Bit0～1
S03：MAC地址转换模块将MAC地址转换为RAM模块读地址，并传输至RAM模块；如表1所示，MAC地址转换模块将6个字节的MAC地址转换为11 位RAM模块读地址，转换规则如表1所示，由data3的低两位加上data4的低7 位加上data5的低2位组成11位RAM模块读地址。
S04：RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块；RAM模块中包含RAM，其存储深度为2048(即对应11位RAM模块读地址能寻址到的深度)，数据宽度为32位，在收到MAC地址转换模块转换成的11位RAM模块读地址后，将输出一个32位的端口数据，此值的每一位分别代表需要转发的网络端口。
本发明中RAM模块内使用了随机存取存储器(random access memory,RAM), 是与CPU直接交换数据的内部存储器，它可以随时读写，而且速度很快，通常作为操作系统或其它正在运行中的程序的临时数据存储媒介，如表2所示，当 RAM模块读地址为11位数据时，将RAM模块设置为存储深度为2048(即对应 11位地址能寻址到的深度,Addr0-Addr2047)，数据宽度为32位，在收到MAC 地址转换模块转换成的11位RAM模块读地址后，将输出一个32位的端口数据 Port0-Port31，端口数据中每一位分别代表对应的待传输的网络端口，32位端口数据中仅有一位数据为高电平，其余31位端口数据为低电平，高电平所在的位对应的网络端口即为MAC地址中指定的网络端口。端口数据中每一位分别代表对应的待传输的网络端口，32位端口数据中仅有一位数据为高电平，其余31位端口数据为低电平，高电平所在的位对应的网络端口即为MAC地址中指定的网络端口。
表2：RAM模块的地址空间示意图
Figure RE-GDA0002585149460000061
S05：发送模块将以太网数据包发送至对应的网络端口。
本发明不需要像交换机一样对MAC地址表进行老化等处理，因此可以提升一定的转发效率；本发明采用FPGA处理数据，具有响应快，速度高的优点。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (6)

1.一种基于FPGA的以太网交换机的MAC地址管理方法，其特征在于，包括如下步骤：
S01：接收模块接收以太网数据包，并传输至MAC提取模块中；
S02：MAC提取模块从以太网数据包中提取出MAC地址，并传输至MAC地址转换模块；所述MAC地址由M个字节数据组成，M为大于0的整数；
S03：MAC地址转换模块将M个字节的MAC地址转换为N位RAM模块读地址，并传输至RAM模块；N为大于0的整数；
S04：RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块；其中，所述接收模块、MAC提取模块、MAC地址转换模块、RAM模块和发送模块均位于FPGA芯片中；
S05：所述发送模块将以太网数据包发送至对应的网络端口。
2.根据权利要求1所述的一种基于FPGA的以太网交换机的MAC地址管理方法，其特征在于，所述RAM模块的存储深度为2N。
3.根据权利要求1所述的一种基于FPGA的以太网交换机的MAC地址管理方法，其特征在于，所述步骤S04中RAM模块根据RAM模块读地址输出一个X位的端口数据，所述端口数据中每一位分别代表对应的待传输的网络端口，所述X位端口数据中仅有一位数据为高电平，其余X-1位端口数据为低电平。
4.根据权利要求1所述的一种基于FPGA的以太网交换机的MAC地址管理方法，其特征在于，所述MAC地址由6个字节数据组成，所述RAM模块读地址为11位，所述RAM模块的存储深度为2048，所述端口数据为32位。
5.根据权利要求4所述的一种基于FPGA的以太网交换机的MAC地址管理方法，其特征在于，所述步骤S03中MAC地址转换模块从MAC地址的后3个字节中提取出11位作为RAM模块读地址，所述MAC地址的前3个字节为固定字节。
6.一种基于FPGA的以太网交换机的MAC地址管理装置，其特征在于，包括FPGA芯片，所述FPGA芯片中包括接收模块、MAC提取模块、MAC地址转换模块、RAM模块和发送模块，所述接收模块用于接收以太网数据包，所述接收模块的输出端同时连接所述MAC提取模块的输入端和发送模块的输入端，所述MAC提取模块的输出端连接所述MAC地址转换模块的输入端，所述地址转换模块的输出端连接所述RAM模块的输入端，所述RAM模块的输出端连接所述发送模块的输入端，所述发送模块确定发送端口并发送以太网数据包；
所述MAC提取模块从以太网数据包中提取出MAC地址，并将M个字节的MAC地址N位传输至MAC地址转换模块中转换为RAM模块读地址，RAM模块根据RAM模块读地址确定待传输的网络端口，并传输至发送模块，所述发送模块将以太网数据包发送至对应的网络端口；其中，所述MAC地址由M个字节数据组成，M为大于0的整数；N为大于0的整数。
CN202010321634.2A 2020-04-22 2020-04-22 一种基于fpga的以太网交换机的mac地址管理装置及方法 Active CN111614793B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010321634.2A CN111614793B (zh) 2020-04-22 2020-04-22 一种基于fpga的以太网交换机的mac地址管理装置及方法
PCT/CN2020/120844 WO2021212770A1 (zh) 2020-04-22 2020-10-14 一种基于fpga的以太网交换机的mac地址管理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010321634.2A CN111614793B (zh) 2020-04-22 2020-04-22 一种基于fpga的以太网交换机的mac地址管理装置及方法

Publications (2)

Publication Number Publication Date
CN111614793A CN111614793A (zh) 2020-09-01
CN111614793B true CN111614793B (zh) 2022-03-04

Family

ID=72204732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010321634.2A Active CN111614793B (zh) 2020-04-22 2020-04-22 一种基于fpga的以太网交换机的mac地址管理装置及方法

Country Status (2)

Country Link
CN (1) CN111614793B (zh)
WO (1) WO2021212770A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111614793B (zh) * 2020-04-22 2022-03-04 上海御渡半导体科技有限公司 一种基于fpga的以太网交换机的mac地址管理装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769869A (zh) * 2012-08-09 2012-11-07 北京傲天动联技术有限公司 无线接入点的控制和配置报文快速转发系统
CN105049379A (zh) * 2014-04-17 2015-11-11 罗伯特·博世有限公司 网络接口单元和用于运行网络接口单元的方法
CN107113207A (zh) * 2015-01-29 2017-08-29 三菱电机株式会社 网络系统、地址管理装置以及地址管理方法
CN107707476A (zh) * 2017-08-20 2018-02-16 中国人民解放军理工大学 基于fpga的高效无线转发装置及方法
CN110445831A (zh) * 2019-06-28 2019-11-12 深圳市紫光同创电子有限公司 一种与fpga通信的主机、fpga接口芯片
JP2019201419A (ja) * 2019-07-12 2019-11-21 Ｎｅｃプラットフォームズ株式会社 Ｍａｃアドレステーブル管理回路、イーサネットパケットスイッチング装置、テーブル管理方法、プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611615B (zh) * 2012-02-16 2014-11-26 珠海市佳讯实业有限公司 一种基于fpga的一体化系统
CN102831140A (zh) * 2012-05-18 2012-12-19 浙江大学 一种fpga中mac地址查找表的实现方法
CN104751879B (zh) * 2013-12-31 2019-01-11 北京大唐高鸿数据网络技术有限公司 基于fpga实现cam功能的方法
CN104079488B (zh) * 2014-07-22 2017-03-29 武汉虹信通信技术有限责任公司 基于以太网二层头压缩的传输设备及方法
CN104639455B (zh) * 2015-02-16 2018-02-09 新华三技术有限公司 一种网络流处理方法和装置
JP6591844B2 (ja) * 2015-09-29 2019-10-16 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継装置および中継システム
CN105812264B (zh) * 2016-03-15 2019-04-19 西安电子科技大学 多路并行的mac地址学习和地址查找的装置及方法
CN107689931B (zh) * 2017-09-27 2021-05-14 广州海格通信集团股份有限公司 一种基于国产fpga的实现以太网交换功能系统及方法
CN109921995B (zh) * 2017-12-13 2021-08-13 华为技术有限公司 一种配置地址表的方法、fpga和应用该fpga的网络设备
CN110401558B (zh) * 2019-04-28 2023-07-25 北京广利核系统工程有限公司 安全级多点通信网络设备、系统及安全级网络通信方法
CN111614793B (zh) * 2020-04-22 2022-03-04 上海御渡半导体科技有限公司 一种基于fpga的以太网交换机的mac地址管理装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769869A (zh) * 2012-08-09 2012-11-07 北京傲天动联技术有限公司 无线接入点的控制和配置报文快速转发系统
CN105049379A (zh) * 2014-04-17 2015-11-11 罗伯特·博世有限公司 网络接口单元和用于运行网络接口单元的方法
CN107113207A (zh) * 2015-01-29 2017-08-29 三菱电机株式会社 网络系统、地址管理装置以及地址管理方法
CN107707476A (zh) * 2017-08-20 2018-02-16 中国人民解放军理工大学 基于fpga的高效无线转发装置及方法
CN110445831A (zh) * 2019-06-28 2019-11-12 深圳市紫光同创电子有限公司 一种与fpga通信的主机、fpga接口芯片
JP2019201419A (ja) * 2019-07-12 2019-11-21 Ｎｅｃプラットフォームズ株式会社 Ｍａｃアドレステーブル管理回路、イーサネットパケットスイッチング装置、テーブル管理方法、プログラム

Also Published As

Publication number Publication date
WO2021212770A1 (zh) 2021-10-28
CN111614793A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN108062285B (zh) 一种访问NVMe存储设备的方法和NVMe存储设备
WO2021088466A1 (zh) 提高网络芯片报文存储效率的方法、设备及存储介质
CN100550847C (zh) 一种解决Hash冲突的方法及装置
US11431624B2 (en) Communication method and network interface card
US9304939B2 (en) Method and multi-core communication processor for replacing data in system cache
CN113535633A (zh) 一种片上缓存装置和读写方法
US20240039995A1 (en) Data access system and method, device, and network adapter
US8402198B1 (en) Mapping engine for a storage device
CN111614793B (zh) 一种基于fpga的以太网交换机的mac地址管理装置及方法
KR20160037792A (ko) 고 대역폭 피어-투-피어 스위치드 키-밸류 캐싱
CN111314480A (zh) 负载自适应跨平台文件传输协议及其分布式服务实现方法
Qiu et al. Full-kv: Flexible and ultra-low-latency in-memory key-value store system design on cpu-fpga
CN114567614B (zh) 基于fpga实现arp协议处理的方法及装置
US10185783B2 (en) Data processing device, data processing method, and non-transitory computer readable medium
US7114031B2 (en) Structure and method of cache memory data update
EP3481014B1 (en) Forwarding table entry access
CN106789706B (zh) 一种基于tcam的网络分流系统
CN111694777B (zh) 基于PCIe接口的DMA传输方法
CN109391604B (zh) 一种管理数据输入输出协议的桥接装置及管理系统
CN109933279B (zh) 一种支持混合存储系统的内容过滤方法
WO2024037243A1 (zh) 一种数据处理方法、装置和系统
CN116886605B (zh) 一种流表卸载系统、方法、设备以及存储介质
US11314414B2 (en) Methods, devices, and computer program products for storage management
CN114221847B (zh) 网络会话管理方法、装置及设备、存储介质
CN114866594B (zh) 设备连接管理方法、装置、系统、服务器及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant