CN111614326A - 静噪检测设备 - Google Patents

静噪检测设备 Download PDF

Info

Publication number
CN111614326A
CN111614326A CN202010109002.XA CN202010109002A CN111614326A CN 111614326 A CN111614326 A CN 111614326A CN 202010109002 A CN202010109002 A CN 202010109002A CN 111614326 A CN111614326 A CN 111614326A
Authority
CN
China
Prior art keywords
common mode
drain
input signal
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010109002.XA
Other languages
English (en)
Inventor
P·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN111614326A publication Critical patent/CN111614326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

提供一种静噪检测设备。静噪检测设备接收第一和第二输入信号以及第一和第二阈值电压。静噪检测设备确定第一和第二输入信号的第一共模以及第一和第二阈值电压的第二共模。静噪检测设备将第一共模与第二共模进行平均以产生平均共模，并且将第一和第二输入信号的第一共模设置为平均共模。静噪检测设备将第一和第二阈值电压的第二共模设置为平均共模，并且基于第一和第二输入信号以及第一和第二阈值电压来确定静噪信号的状态，该静噪信号指示第一和第二输入信号是否可归因于噪声。

Description

静噪检测设备
技术领域
本申请涉及一种静噪检测设备，并且特别地涉及一种容许过程变化(processvariation)低供电功率和高输入共模变化的静噪检测设备。
背景技术
静噪检测器在没有足够强的所需输入信号的情况下抑制设备(诸如接收器)的输出。静噪检测器可以被实施为在有效信号与噪声之间进行区分的振幅包络检测器。在低功率系统中(例如，具有大约0.9伏特至1.1伏特(V)的供电电压)，过程变化和大输入共模范围变得越来越显著，因此，常规的静噪检测器越来越难以在有效信号与噪声之间进行区分，而且在局部过程和全局过程不匹配的情况下，实现静噪的功能也变得充满挑战。
发明内容
本文描述了容许过程变化和低功率环境的静噪检测器。静噪检测器接收电路生成的基准阈值电压。静噪检测器将输入信号与基准阈值电压比较，以在有效信号与噪声之间进行区分。静噪检测器输出静噪信号。静噪信号被断言或被解除断言(被设置为逻辑一或逻辑零)以指示输入信号是有效的还是可归因于噪声。
静噪检测器接收基准阈值电压和输入信号。静噪检测器将静态基准阈值电压的共模和输入信号的共模进行平均。然后，静噪检测器将阈值电压和输入信号的共模移动(或迫使)到平均。通过移动阈值电压和输入信号的共模，静噪检测器实际上对采用本公开的环境的操作条件是自适应和响应性的。静噪检测器逐步移动阈值电压并跟踪输入信号行为，以便基于受输入信号行为影响的环境条件来动态调整基准阈值电压。
附图说明
图1示出了静噪检测设备的示图。
图2示出了静噪检测设备的输入信号和阈值电压寄存器除法运算放大器的电路图。
图3和图4分别示出了常规的静噪检测设备和参考图1描述的静噪检测设备的信号示图。
图5示出了包括静噪检测设备和接收器的系统的框图。
具体实施方式
在没有足够强的输入信号的情况下，静噪检测器可以用于抑制设备的输出。静噪检测器可以是在有效信号与噪声之间进行区分的振幅包络检测器。在静噪检测中，将输入共模信号与基准电压(例如，阈值电压)进行比较，以确定输入共模信号的电压电平是否超过基准电压。如果输入信号低于基准电压，则该信号可以归因于噪声或静电。信号电平可以被确定为逻辑零。相反，如果电压电平大于基准电压，则输入信号可以被认为具有足够的电平，或者可以被认为是逻辑一。
基准电压可以在内部生成并且可以具有静态或恒定电平。在具有高噪声、过程变化或低供电电压的信令环境中，静态基准阈值电压与过程无关，并且不容许输入信号的共模的变化。
为了使基准阈值电压容许输入信号的共模的变化，对基准阈值电压和输入信号的共模进行平均(或短路(short))。然后，阈值电压关于基准阈值电压与输入信号的共模的平均而改变。
图1示出了静噪检测设备100的示图。静噪检测设备100包括输入信号寄存器除法运算放大器102、阈值电压寄存器除法运算放大器104和多个放大器(包括第一放大器106、第二放大器108、第三放大器110)和滤波器111。输入信号寄存器除法运算放大器102和阈值电压寄存器除法运算放大器104均可以是共模反馈放大器，并且均可以具有电流镜负载。运算放大器102、104还执行如本文所述的基于寄存器的除法。
输入信号寄存器除法运算放大器102具有用于接收第一输入信号(Inp)的第一输入和用于接收第二输入信号(Inn)的第二输入。第一和第二输入信号可以是共模信号。输入信号寄存器除法运算放大器102具有第一输出，该第一输出用于输出第一补偿信号(Vp)和第二补偿信号(Vn)。输入信号寄存器除法运算放大器102具有控制输入，该控制输入用于将第一和第二补偿信号(Vp和Vn)的中点与本文所述的阈值电压寄存器除法运算放大器104的补偿阈值的中点进行短路或平均。输入信号寄存器除法运算放大器102和阈值电压寄存器除法运算放大器104耦合到平均共模电压节点109。平均共模电压节点109具有一电压电平，该电压电平是第一和第二输入信号(Inp和Inn)的共模与第一和第二阈值电压(Vth1和Vth2)的平均。
阈值电压寄存器除法运算放大器104具有用于接收第一阈值电压(Vth1)的第一输入和用于接收第二阈值电压(Vth2)的第二输入。第一和第二阈值电压可以是共模电压。阈值电压寄存器除法运算放大器104具有第一输出，该第一输出用于输出第一补偿阈值电压(Vcth1)和第二补偿阈值电压(Vcth2)。阈值电压寄存器除法运算放大器104具有控制输入，该控制输入用于将第一和第二补偿阈值电压(Vcth1和Vcth2)的中点与本文描述的输入信号寄存器除法运算放大器102的第一和第二补偿信号(Vp和Vn)的中点进行短路或平均。
第一放大器106具有耦合到输入信号寄存器除法运算放大器102的第一输出的第一输入，该第一输入可以是非反相输入。第一放大器106具有耦合到阈值电压寄存器除法运算放大器104的第一输出的第二输入，该第二输入可以是反相输入。第一放大器106接收第一补偿信号(Vp)和第一补偿阈值电压(Vcth1)。第一放大器106将第一补偿信号(Vp)和第一补偿阈值电压(Vcth1)进行比较，并且基于该比较输出信号。输出信号的电压电平可以是第一补偿信号(Vp)与第一补偿阈值电压(Vcth1)之间的差的函数。
第二放大器108具有耦合到输入信号寄存器除法运算放大器102的第二输出的第一输入，该第一输入可以是非反相输入。第二放大器108具有耦合到阈值电压寄存器除法运算放大器104的第二输出的第二输入，该第二输入可以是反相输入。第二放大器108接收第二补偿信号(Vn)和第二补偿阈值电压(Vcth2)。第二放大器108将第二补偿信号(Vn)和第二补偿阈值电压(Vcth2)进行比较，并且基于该比较输出信号。输出信号的电压电平可以是第二补偿信号(Vn)与第二补偿阈值电压(Vcth2)之间的差的函数。
第一放大器106和第二放大器108均具有耦合到第三放大器110的输入的相应的输出。第三放大器110具有用于提供静噪信号的输出。第三放大器110具有耦合到第一放大器106的输出的第一输入，该第一输入可以是非反相输入。第三放大器110具有耦合到第二放大器108的输出的第二输入，该第二输入可以是反相输入。第三放大器110将第一放大器106的输出与第二放大器108的输出进行比较。第三放大器110比较其差分输入。当差分振幅(vp，vn)包络大于基准阈值(vcth1，vcth2)包络时，第三放大器110输出切换(toggle)。滤波器111将经切换的输出转换为静态标志(逻辑一或“高”)信号。
在操作期间，输入信号寄存器除法运算放大器102接收第一和第二输入信号(Inp和Inn)。输入信号寄存器除法运算放大器102调整第一和第二输入信号(Inp和Inn)的共模。特别地，输入信号寄存器除法运算放大器102将第一和第二输入信号(Inp和Inn)的共模设置为输入信号(Inp和Inn)与阈值电压(Vth1和Vth2)的平均共模。输入信号寄存器除法运算放大器102输出具有作为共模的平均共模的第一和第二补偿信号(Vp和Vn)。
类似地，阈值电压寄存器除法运算放大器104接收第一和第二阈值电压(Vth1和Vth2)。阈值电压寄存器除法运算放大器104调整第一和第二阈值电压(Vth1和Vth2)的共模。特别地，阈值电压寄存器除法运算放大器104将第一和第二阈值电压(Vth1和Vth2)的共模设置为输入信号(Inp和Inn)与阈值电压(Vth1和Vth2)的平均共模。阈值电压寄存器除法运算放大器104输出具有作为共模的平均共模的第一和第二补偿阈值电压(Vcth1和Vcth2)。
第一放大器106接收第一补偿信号(Vp)和第一补偿阈值电压(Vcth1)，并且将第一补偿信号(Vp)和第一补偿阈值电压(Vcth1)进行比较。第一放大器106输出具有一电压电平的第一信号，该电压电平是第一补偿信号(Vp)与第一补偿阈值电压(Vcth1)之间的差的函数。当第一补偿信号(Vp)大于第一补偿阈值电压(Vcth1)时，第一信号具有正电压。当第一补偿信号(Vp)达到第一补偿阈值电压(Vcth1)时，第一信号具有零电压。
第二放大器108接收第二补偿信号(Vn)和第二补偿阈值电压(Vcth2)，并且将第二补偿信号(Vn)和第二补偿阈值电压(Vcth2)进行比较。第二放大器108输出具有一电压电平的第二信号，该电压电平是第二补偿信号(Vn)与第二补偿阈值电压(Vcth2)之间的差的函数。当第二补偿信号(Vn)小于第二补偿阈值电压(Vcth2)时，第二信号具有负电压。当第二补偿信号(Vn)达到第二补偿阈值电压(Vcth2)时，第二信号具有零电压。
第三放大器110分别接收由第一放大器106和第二放大器108输出的第一和第二信号。第三放大器110将第一信号和第二信号进行比较。第三放大器110输出作为第一信号与第二信号之间的差的函数的经切换的静噪信号。当第一信号的电压电平大于第二信号的电压电平时，静噪信号被断言。当第一信号和第二信号都具有零电压电平或当条件反转使得第二信号具有正电压并且第一信号具有负电压时，静噪信号被解除断言。
在操作期间，当第一补偿信号(Vp)大于第一补偿阈值电压(Vcth1)并且第二补偿信号(Vn)小于第二补偿阈值电压(Vcth2)时，输入信号(Inp和Inn)具有满足已建立的阈值的电压电平，并且被称为可检测。在这种情况下，第一信号具有正电压，并且第二信号具有负电压。因此，静噪信号被断言。
相反，当第一补偿信号(Vp)小于第一补偿阈值电压(Vcth1)，并且第二补偿信号(Vn)大于第二补偿阈值电压(Vcth2)时，输入信号(Inp和Inn)具有不满足已建立的阈值的电压电平，并且可以被称为不可检测或可以被设置为具有不期望的电压电平。在这种情况下，第一信号具有负电压，并且第二信号具有正电压。因此，静噪信号被解除断言。
图2示出了输入信号和阈值电压寄存器除法运算放大器102、104的电路图。输入信号寄存器除法运算放大器102包括偏置晶体管112、第一和第二输入晶体管114、116、第一和第二寄存器118、120以及第一和第二负载晶体管122、124。阈值电压寄存器除法运算放大器104包括偏置晶体管132、第一和第二输入晶体管134、136、第一和第二寄存器138、140以及第一和第二负载晶体管142、144。
在输入信号寄存器除法运算放大器102中，偏置晶体管112具有：耦合到电压源节点150的源极；用于接收偏置电压的栅极；以及耦合到第一输入晶体管114的源极和第二输入晶体管116的源极两者的漏极。第一输入晶体管114具有耦合到运算放大器102的第一输入的栅极。该栅极通过第一输入接收第一输入信号(Inp)。第一输入晶体管114具有耦合到运算放大器102的第一输出的漏极。第二输入晶体管116具有耦合到运算放大器102的第二输入的栅极。该栅极通过第二输入接收第二输入信号(Inn)。第二输入晶体管116具有耦合到运算放大器102的第二输出的漏极。
第一负载晶体管122具有：耦合到运算放大器102的第一输出的漏极；耦合到基准电压节点152的源极；以及耦合到平均共模电压节点109的栅极。第二负载晶体管124具有：耦合到平均共模电压节点109的栅极；耦合到运算放大器102的第二输出的漏极；以及耦合到基准电压节点152的源极。第一寄存器118耦合在运算放大器102的第一输出与平均共模电压节点109之间。第二寄存器120耦合在运算放大器102的第二输出与平均共模电压节点109之间。
在阈值电压寄存器除法运算放大器104中，偏置晶体管132：具有耦合到电压源节点150的源极；用于接收偏置电压(VB)的栅极；以及耦合到第一输入晶体管134的源极和第二输入晶体管136的源极两者的漏极。第一输入晶体管134具有耦合到运算放大器104的第一输入的栅极。该栅极通过第一输入接收第一阈值电压(Vth1)。第一输入晶体管124具有耦合到运算放大器104的第一输出的漏极。第二输入晶体管136具有耦合到运算放大器104的第二输入的栅极。该栅极通过第二输入接收第二阈值电压(Vth2)。第二输入晶体管136具有耦合到运算放大器104的第二输出的漏极。
第一负载晶体管142具有：耦合到运算放大器104的第一输入的漏极；耦合到基准电压节点152的源极；以及耦合到平均共模电压节点109的栅极。第二负载晶体管144具有：耦合到平均共模电压节点109的栅极；耦合到运算放大器104的第二输出的漏极；以及耦合到基准电压节点152的源极。第一寄存器138耦合在运算放大器104的第一输出与平均共模电压节点109之间。第二寄存器140耦合在运算放大器104的第二输出与平均共模电压节点109之间。输入信号寄存器除法运算放大器102和阈值电压寄存器除法运算放大器104可以有利地是相同的设备或被相同地建造。
当第一和第二输入信号(Inp和Inn)被分别施加到第一输入晶体管114和第二输入晶体管116的栅极时，第一和第二输入信号(Inp和Inn)的电压电平被反映为运算放大器102的第一和第二输出。寄存器118、120将第一和第二输入信号(Inp和Inn)的电压电平进行平均，并且在平均共模电压节点109处产生第一和第二输入信号(Inp和Inn)的共模。第一和第二输入信号(Inp和Inn)的共模是第一和第二输入信号(Inp和Inn)的平均。
类似地，第一和第二阈值电压(Vth1和Vth2)的施加导致在平均共模电压节点109处产生第一和第二阈值电压(Vth1和Vth2)的共模。在已经接收到第一和第二输入信号(Inp和Inn)的共模以及第一和第二阈值电压(Vth1和Vth2)的共模的情况下，平均共模电压节点109将该两个共模进行平均。
将输入信号(Inp和Inn)的共模和阈值电压(Vth1和Vth2)的共模平均并且使用平均共模来驱动负载晶体管122、124、142、144导致补偿信号(Vp和Vn)和第二补偿阈值电压(Vcth1和Vcth2)具有相同的共模电压。
在输入信号寄存器除法运算放大器102中，平均共模电压用于驱动第一负载晶体管122和第二负载晶体管124。由于负载晶体管122、124由平均共模电压驱动，因此从负载晶体管122、124的相应漏极取得的第一和第二补偿信号(Vp和Vn)具有作为共模的平均共模电压。类似地，在阈值电压寄存器除法运算放大器104中，从负载晶体管142、144的相应漏极取得的第一和第二补偿阈值电压(Vcth1和Vcth2)具有作为共模的平均共模电压。
在迫使补偿信号(Vp和Vn)的共模和补偿阈值电压(Vcth1和Vcth2)的共模相同之后，将补偿信号(Vp和Vn)和补偿阈值电压(Vcth1和Vcth2)进行比较以确定是否满足如本文参考图1所描述的静噪条件。
图3和图4分别示出了常规的静噪检测设备和参考图1描述的静噪检测设备100的信号示图。图3的信号示图包括第一输入信号(Inp)302、第二输入信号(Inn)304、第一阈值电压(Vth1)306、第二阈值电压(Vth2)308和静噪信号310。在图3中，第一输入信号(Inp)302的包络低于第一阈值电压(Vth1)306，第一阈值电压(Vth1)306具有220毫伏(mV)的电压电平。由于第一输入信号(Inp)302(或其包络)从不超过第一阈值电压(Vth1)306，因此静噪信号310被连续解除断言。
图4的信号示图包括第一补偿输入信号(Vp)312、第二补偿输入信号(Vn)314、第一补偿阈值电压(Vcth1)316、第二补偿阈值电压(Vcth2)318和静噪信号310。第一和第二补偿输入信号(Vp和Vn)312、314的共模被设置为或被迫使为第一和第二补偿阈值电压(Vcth1和Vcth2)316、318的共模与第一和第二补偿输入信号(Vp和Vn)312、314的共模的平均。因此，针对在大约1微秒(μs)至6μs之间的操作的持续时间，第一和第二补偿输入信号(Vp和Vn)312、314的包络围绕第一和第二补偿阈值电压(Vcth1和Vcth2)316、318。静噪信号310被断言，这指示与阈值电压相比输入信号的足够的电压电平。静噪信号在大约6μs之后再次被解除断言，这指示输入信号的电压电平低于所需的阈值电压。
将第一和第二补偿输入信号(Vp和Vn)的共模设置为共模的平均可以包括：将第一和第二输入信号(Inp和Inn)的电压电平增加或减小平均共模与第一和第二输入信号(Inp和Inn)的共模之间的差。例如，如果平均共模与第一和第二输入信号(Inp和Inn)的共模之间的差为正(即，平均共模大于第一和第二输入信号(Inp和Inn)的共模)，则将第一和第二输入信号(Inp和Inn)两者的电压电平增加该差，以产生第一和第二补偿输入信号(Vp和Vn)。相反，如果平均共模与第一和第二输入信号(Inp和Inn)的共模之间的差为负(即，第一和第二输入信号(Inp和Inn)的共模大于平均共模)，则将第一和第二输入信号两者的电压电平减小该差，以产生第一和第二补偿输入信号(Vp和Vn)。第一和第二补偿输入信号(Vp和Vn)是使其电压电平或振幅被调整以将其共模迫使为平均共模的第一和第二输入信号(Inp和Inn)的副本或复制品。类似地，可以从第一和第二阈值电压(Vth1和Vth2)产生第一和第二补偿阈值电压(Vcth1和Vcth2)。
在一个实施例中，包括接收器(诸如通用串行总线(USB)接收器)的设备可以接收静噪信号。设备可以使用静噪信号来确定是否处理第一和第二输入信号(Inp和Inn)。静噪信号在被解除断言或被设置为第一状态时，可以使得设备操作被抑制。当静噪信号被解除断言或被设置为第一状态时，由于第一和第二输入信号(Inp和Inn)被确定为归因于噪声，或者被确定为不够强以包括数据或可被可靠地处理的事实，设备可以停止处理第一和第二输入信号(Inp和Inn)。当静噪信号被断言或被设置为与第一状态不同的第二状态时，设备可以处理第一和第二输入信号(Inp和Inn)。
图5示出了包括静噪检测设备100和接收器502的系统500的框图。静噪检测设备100接收第一和第二输入信号(Inp和Inn)以及第一和第二阈值电压(Vth1和Vth2)，并且输出如本文所述的静噪信号。接收器502(尤其可以是USB接收器)接收第一和第二输入信号(Inp和Inn)以及由静噪检测设备100生成的静噪信号。
静噪信号的状态向接收器指示第一和第二输入信号(Inp和Inn)的电平(例如电压电平)是否满足标准。静噪信号的状态可以向接收器502指示第一和第二输入信号(Inp和Inn)是否可归因于噪声或者它们是否可以被可靠地接收。例如，如果静噪信号具有第一状态，则由于第一和第二输入信号(Inp和Inn)被确定为归因于噪声，或者被确定为不够强以包括数据或可被可靠地处理的事实，接收器502可以停止处理第一和第二输入信号(Inp和Inn)。当静噪信号被断言或被设置为与第一状态不同的第二状态时，接收器502可以处理第一和第二输入信号(Inp和Inn)。
可以将上述各种实施例组合以提供另外的实施例。可以根据以上详细描述对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应当被解释为将权利要求限制为说明书和权利要求中公开的特定实施例，而是应当被解释为包括所有可能的实施例以及这种权利要求被赋予的等同物的全部范围。因此，权利要求不受公开内容的限制。

Claims (21)

1.一种设备，包括：
第一寄存器除法运算放大器，被配置成：接收第一输入信号和第二输入信号，确定所述第一输入信号和所述第二输入信号的第一共模，将所述第一共模与第一阈值电压和第二阈值电压的第二共模进行平均以产生平均共模，并且将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模；
第二寄存器除法运算放大器，被配置成：接收所述第一阈值电压和所述第二阈值电压，并且将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模；以及
多个放大器，被配置成：接收所述第一输入信号和所述第二输入信号以及所述第一阈值电压和所述第二阈值电压，并且输出静噪信号，所述静噪信号指示所述第一输入信号和所述第二输入信号是否可归因于噪声。
2.根据权利要求1所述的设备，其中所述多个放大器被配置成：
将所述第一输入信号与所述第一阈值电压进行比较；
将所述第二输入信号与所述第二阈值电压进行比较；并且
当所述第一输入信号超过所述第一阈值电压并且所述第二输入信号低于所述第二阈值电压时，将所述静噪信号设置为第一状态。
3.根据权利要求2所述的设备，其中所述多个放大器被配置成：
当所述第一输入信号不超过所述第一阈值电压并且所述第二输入信号超过所述第二阈值电压时，将所述静噪信号设置为第二状态。
4.根据权利要求1所述的设备，其中所述第一寄存器除法运算放大器被配置成：通过将所述第一输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的差，并且将所述第二输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的所述差，来将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模。
5.根据权利要求1所述的设备，其中所述第二寄存器除法运算放大器被配置成：通过将所述第一阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的差，并且将所述第二阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的所述差，来将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模。
6.根据权利要求1所述的设备，其中所述第一寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极、以及漏极；
第一输入晶体管，具有用于接收所述第一输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一输入信号的漏极，所述第一输入信号具有被设置为所述平均共模的所述第一共模；
第二输入晶体管，具有用于接收所述第二输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二输入信号的漏极，所述第二输入信号具有被设置为所述平均共模的所述第一共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
7.根据权利要求1所述的设备，其中所述第二寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极以及漏极；
第一输入晶体管，具有用于接收所述第一阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一阈值电压的漏极，所述第一阈值电压具有被设置为所述平均共模的所述第二共模；
第二输入晶体管，具有用于接收所述第二阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二阈值电压的漏极，所述第二阈值电压具有被设置为所述平均共模的所述第二共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
8.一种方法，包括：
接收第一输入信号和第二输入信号；
接收第一阈值电压和第二阈值电压；
确定所述第一输入信号和所述第二输入信号的第一共模；
确定所述第一阈值电压和所述第二阈值电压的第二共模；
将所述第一共模与所述第二共模进行平均以产生平均共模；
将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模；
将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模；以及
基于所述第一输入信号和所述第二输入信号以及所述第一阈值电压和所述第二阈值电压，确定静噪信号的状态，所述静噪信号指示所述第一输入信号和所述第二输入信号是否可归因于噪声。
9.根据权利要求8所述的方法，包括：
将所述第一输入信号与所述第一阈值电压进行比较；
将所述第二输入信号与所述第二阈值电压进行比较；以及
当所述第一输入信号超过所述第一阈值电压并且所述第二输入信号低于所述第二阈值电压时，将所述静噪信号设置为第一状态。
10.根据权利要求9所述的方法，包括：
当所述第一输入信号不超过所述第一阈值电压并且所述第二输入信号超过所述第二阈值电压时，将所述静噪信号设置为第二状态。
11.根据权利要求8所述的方法，其中将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模包括：
将所述第一输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的差，以及
将所述第二输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的所述差。
12.根据权利要求8所述的方法，其中将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模包括：
将所述第一阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的差，以及
将所述第二阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的所述差。
13.根据权利要求8所述的方法，其中确定所述第一共模并且将所述第一共模与所述第二共模进行平均由第一寄存器除法运算放大器执行，所述第一寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极、以及漏极；
第一输入晶体管，具有用于接收所述第一输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一输入信号的漏极，所述第一输入信号具有被设置为所述平均共模的所述第一共模；
第二输入晶体管，具有用于接收所述第二输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二输入信号的漏极，所述第二输入信号具有被设置为所述平均共模的所述第一共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
14.根据权利要求8所述的方法，其中确定所述第二共模并且将所述第一共模与所述第二共模进行平均由第二寄存器除法运算放大器执行，所述第二寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极、以及漏极；
第一输入晶体管，具有用于接收所述第一阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一阈值电压的漏极，所述第一阈值电压具有被设置为所述平均共模的所述第二共模；
第二输入晶体管，具有用于接收所述第二阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二阈值电压的漏极，所述第二阈值电压具有被设置为所述平均共模的所述第二共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
15.一种系统，包括：
静噪检测设备，包括：
第一寄存器除法运算放大器，被配置成：接收第一输入信号和第二输入信号，确定所述第一输入信号和所述第二输入信号的第一共模，将所述第一共模与第一阈值电压和第二阈值电压的第二共模进行平均以产生平均共模，并且将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模；
第二寄存器除法运算放大器，被配置成：接收所述第一阈值电压和所述第二阈值电压，并且将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模；和
多个放大器，被配置成：接收所述第一输入信号和所述第二输入信号以及所述第一阈值电压和所述第二阈值电压，并且输出静噪信号，所述静噪信号指示所述第一输入信号和所述第二输入信号是否可归因于噪声；以及
接收器，被配置成：接收所述静噪信号以及所述第一输入信号和所述第二输入信号，并且基于所述静噪信号抑制对所述第一输入信号和所述第二输入信号的处理。
16.根据权利要求15所述的系统，其中所述多个放大器被配置成：
将所述第一输入信号与所述第一阈值电压进行比较；
将所述第二输入信号与所述第二阈值电压进行比较；以及
当所述第一输入信号超过所述第一阈值电压并且所述第二输入信号低于所述第二阈值电压时，将所述静噪信号设置为第一状态。
17.根据权利要求16所述的系统，其中所述多个放大器被配置成：
当所述第一输入信号不超过所述第一阈值电压并且所述第二输入信号超过所述第二阈值电压时，将所述静噪信号设置为第二状态。
18.根据权利要求15所述的系统，其中所述第一寄存器除法运算放大器被配置成：通过将所述第一输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的差，并且将所述第二输入信号的电压电平增加或减小所述平均共模与所述第一共模之间的所述差，来将所述第一输入信号和所述第二输入信号的所述第一共模设置为所述平均共模。
19.根据权利要求15所述的系统，其中所述第二寄存器除法运算放大器被配置成：通过将所述第一阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的差，并且将所述第二阈值电压的电压电平增加或减小所述平均共模与所述第二共模之间的所述差，来将所述第一阈值电压和所述第二阈值电压的所述第二共模设置为所述平均共模。
20.根据权利要求15所述的系统，其中所述第一寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极、以及漏极；
第一输入晶体管，具有用于接收所述第一输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一输入信号的漏极，所述第一输入信号具有被设置为所述平均共模的所述第一共模；
第二输入晶体管，具有用于接收所述第二输入信号的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二输入信号的漏极，所述第二输入信号具有被设置为所述平均共模的所述第一共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
21.根据权利要求15所述的系统，其中所述第二寄存器除法运算放大器包括：
偏置晶体管，具有耦合到电压源节点的源极、用于接收偏置电压的栅极、以及漏极；
第一输入晶体管，具有用于接收所述第一阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第一阈值电压的漏极，所述第一阈值电压具有被设置为所述平均共模的所述第二共模；
第二输入晶体管，具有用于接收所述第二阈值电压的栅极、耦合到所述偏置晶体管的所述漏极的源极、以及用于输出所述第二阈值电压的漏极，所述第二阈值电压具有被设置为所述平均共模的所述第二共模；
第一寄存器，耦合在所述第一输入晶体管的所述漏极与平均共模电压节点之间；
第二寄存器，耦合在所述第二输入晶体管的所述漏极与所述平均共模电压节点之间；
第一负载晶体管，具有耦合到所述第一输入晶体管的所述漏极的漏极、耦合到基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极；以及
第二负载晶体管，具有耦合到所述第二输入晶体管的所述漏极的漏极、耦合到所述基准电压节点的源极、以及耦合到所述平均共模电压节点的栅极。
CN202010109002.XA 2019-02-22 2020-02-21 静噪检测设备 Pending CN111614326A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962809368P 2019-02-22 2019-02-22
US62/809,368 2019-02-22
US16/746,518 US11233488B2 (en) 2019-02-22 2020-01-17 Squelch detection device
US16/746,518 2020-01-17

Publications (1)

Publication Number Publication Date
CN111614326A true CN111614326A (zh) 2020-09-01

Family

ID=72141300

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010109002.XA Pending CN111614326A (zh) 2019-02-22 2020-02-21 静噪检测设备
CN202020194075.9U Active CN211405974U (zh) 2019-02-22 2020-02-21 电子设备和用于静噪检测的系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202020194075.9U Active CN211405974U (zh) 2019-02-22 2020-02-21 电子设备和用于静噪检测的系统

Country Status (2)

Country Link
US (2) US11233488B2 (zh)
CN (2) CN111614326A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520988A (zh) * 2021-12-21 2022-05-20 海能达通信股份有限公司 一种静噪控制方法、装置、设备及可读存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528359B1 (en) * 2018-02-15 2022-06-15 General Electric Technology GmbH Improvements in or relating to communication conduits within communications assemblies
CN115694442B (zh) * 2023-01-03 2023-04-14 合肥灿芯科技有限公司 一种低延时高共模抖动抑制的空闲检测电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436934A (en) 1992-08-13 1995-07-25 3 Com Corporation Differential high frequency level detector and data restoration circuit including squelch offset and slicing offset
US6107882A (en) 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range
GB2371159A (en) 2001-01-12 2002-07-17 Jennic Ltd A high-speed CMOS low-voltage differential signal receiver
US7586336B2 (en) 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
KR101081365B1 (ko) 2009-12-28 2011-11-08 포항공과대학교 산학협력단 스퀄치 감지 회로
US8538362B2 (en) * 2010-07-16 2013-09-17 Qualcomm Incorporated Squelch detection circuit and method
US8824987B2 (en) 2011-07-27 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Squelch detector circuit and method
US8760196B2 (en) * 2011-12-12 2014-06-24 Advanced Micro Devices Squelch detection method and circuit using dual rectifying circuit for detecting out-of-band signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520988A (zh) * 2021-12-21 2022-05-20 海能达通信股份有限公司 一种静噪控制方法、装置、设备及可读存储介质
CN114520988B (zh) * 2021-12-21 2024-01-12 海能达通信股份有限公司 一种静噪控制方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
CN211405974U (zh) 2020-09-01
US11233488B2 (en) 2022-01-25
US20200274504A1 (en) 2020-08-27
US20220123699A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
CN211405974U (zh) 电子设备和用于静噪检测的系统
US6236242B1 (en) Line receiver circuit with large common mode range for differential input signals
US7586336B2 (en) Method and circuit for squelch detection in serial communications
USRE47743E1 (en) Output buffer circuit and method for avoiding voltage overshoot
US6873209B2 (en) Input buffer circuit having function of canceling offset voltage
US5115151A (en) Triple comparator circuit
US11056169B2 (en) Current comparator for submicron processes
US7944246B2 (en) Signal detecting circuit
JPH06500680A (ja) Ｃｍｏｓストローブド・コンパレータ
US4634890A (en) Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
US10284156B2 (en) Amplifier and semiconductor apparatus using the same
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
US5329171A (en) Zero cross detection circuit
EP3923473A1 (en) Comparator
GB2343574A (en) A CMOS data receiver with insensitivity to common-mode voltages
US7847632B2 (en) Short-circuit detecting circuit
US9319041B1 (en) Squelch detector
EP0523380A2 (en) Comparator circuit including at least one differential amplifier
US10985706B1 (en) Hysteresis comparator
US9360505B1 (en) Squelch detector
US4455534A (en) Multi-state control circuitry
EP3350923A1 (en) A voltage comparator
US4147940A (en) MOS Interface circuit
EP0817379A2 (en) Apparatus and method for digital data recovery
US6956905B1 (en) Peak detector circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination