CN111613042A - Io共用控制电路的控制方法、遥控器和存储介质 - Google Patents
Io共用控制电路的控制方法、遥控器和存储介质 Download PDFInfo
- Publication number
- CN111613042A CN111613042A CN202010337271.1A CN202010337271A CN111613042A CN 111613042 A CN111613042 A CN 111613042A CN 202010337271 A CN202010337271 A CN 202010337271A CN 111613042 A CN111613042 A CN 111613042A
- Authority
- CN
- China
- Prior art keywords
- processor
- common
- time slice
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 description 6
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 101100202858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEG2 gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 101150080085 SEG1 gene Proteins 0.000 description 1
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
- G08C23/04—Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种IO共用控制电路的控制方法、遥控器和存储介质,该方法包括以下步骤:处理器对GPIO端口的寄存器进行初始化;所述处理器对定时器进行配置,并以所述定时器的溢出周期为单位,将任务周期划分若干个时间片区;所述处理器为外围的功能电路的调度任务分配时间片区;所述处理器启动所述定时器,根据所述时间片区的顺序分时启用相应的功能电路。本发明的控制方法可以实现多个功能电路共用处理器的IO端口的协调控制,从而降低处理器通用端口的数量需求。
Description
技术领域
本发明涉及遥控器技术领域,特别涉及一种IO共用控制电路的控制方法、遥控器和存储介质。
背景技术
遥控器常见于家电产品和工业控制,例如电视机、空调等。现有的遥控器设计方案主要有两种,其一是控制编码电路、显示电路和按键电路分离式设计,这种设计的电路复杂、硬件成本高且通用性不好,其二是在控制板的微处理器内嵌送信通用端口、按键通用端口和LCD驱动电路,这种设计需要微处理器给每个关键电路预留一个独立的通用端口进行功能控制,且需要微处理器进行系统开发,提高了生产成本,从而降低市场竞争优势。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种IO共用控制电路的控制方法,能够在外围的功能电路共用处理器IO端口的情况下对各功能电路进行协调,从而降低处理器通用端口的数量需求。
第一方面,根据本发明实施例的IO共用控制电路的控制方法,包括以下步骤:
处理器对GPIO端口的寄存器进行初始化;
所述处理器对定时器进行配置,并以所述定时器的溢出周期为单位,将任务周期划分若干个时间片区;
所述处理器为外围的功能电路的调度任务分配时间片区;
所述处理器启动所述定时器,根据所述时间片区的顺序分时启用相应的功能电路。
根据本发明的一些实施例,所述处理器对定时器进行配置,具体包括以下步骤:
获取时钟频率;
根据所述时钟频率设定所述定时器的溢出周期。
根据本发明的一些实施例,所述功能电路包括具有多个公共端的LCD电路,所述处理器在连续的若干个所述时间片区内对所述LCD电路进行任务调度;
其中,所述处理器将共用GPIO端口设为输出模式,
所述处理器在一个时间片区内将其中一个公共端的电平设为高电平,其它所述公共端的电平均设为基准电平;
所述处理器在下一个时间片区内将所述其中一个公共端的电平设为低电平,其它所述公共端的电平均设为基准电平。
根据本发明的一些实施例,所述LCD电路还包括多个扫描端,
当所述公共端的电平为高电平时,要显示数据的扫描端的电平为低电平,其它扫描端的电平均高电平;
当所述公共端的电平为低电平时,要显示数据的扫描端的电平为高电平,其它扫描端的电平均为低电平。
根据本发明的一些实施例,所述公共端包括第一至第四公共端,所述处理器执行以下步骤:
在第一时间片区内,将第一公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第二时间片区内,将第一公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第三时间片区内,将第二公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第四时间片区内,将第二公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第五时间片区内,将第三公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第六时间片区内,将第三公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第七时间片区内,将第四公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第八时间片区内,将第四公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2。
根据本发明的一些实施例,所述功能电路还包括按键电路,在所述按键电路的任务调度时间片区内,所述处理器将所述共用的GPIO端口设为输入模式,所述处理器读取并存储所述共用的GPIO端口的按键指令。
根据本发明的一些实施例,所述功能电路还包括LED灯电路,在所述LED灯电路的任务调度时间片区内,所述处理器将所述共用的GPIO端口设为输出模式,所述处理器读取上一次存储的所述按键指令,用以点亮相应的LED灯。
根据本发明的一些实施例,所述功能电路还包括送信电路,在所述送信电路的任务调度时间片区内,所述处理器将所述按键指令进行编码、调制后进行发射。
根据本发明的一些实施例,所述处理器对定时器进行配置,还包括以下步骤:
根据所述时间片区的数量和所述溢出周期计算LCD帧频率;
判断所述LCD帧频率是否在区间[25,250]Hz的范围内,若是,则所述溢出周期符合要求,否则,重新设定所述溢出周期。
第二方面,根据本发明实施例的遥控器,包括处理器,所述处理器用于执行上述的IO共用控制电路的控制方法。
第三方面,根据本发明实施例的存储有处理器可执行指令,所述处理器可执行指令由处理器执行时用于执行上述的IO共用控制电路的控制方法。
根据本发明实施例的一个或多个技术方案,至少具有如下有益效果:通过定时器定时,处理器根据时间片区的顺序分时启用相应的功能电路,可以实现多个功能电路共用处理器的IO端口的协调控制,从而降低处理器通用端口的数量需求。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例的IO共用控制电路的控制方法的步骤流程图;
图2为本发明实施例的IO共用控制电路的电路原理图;
图3为本发明实施例的IO共用控制电路的控制方法的LCD驱动电路的时序图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,设置、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
请参照图1和图2,本实施例公开了一种IO共用控制电路的控制方法,包括以下步骤:
S100、处理器100对GPIO端口的寄存器进行初始化。
在本实施例中,处理器100的外围电路包括LCD电路200、按键电路300、LED灯电路400和送信电路500,其中LCD电路200用于驱动4*8段式LCD显示屏,送信电路500采用红外发射电路。处理器100采用HT66F系列单片机,该系列单片机内置有Flash存储器、RAM存储器(random access memory,随机存储器)和EEPROM存储器(Electrically ErasableProgrammable Read-Only Memory,带电可擦可编程只读存储器)。处理器100具有多个GPIO(General-purpose input/output,通用型输入输出)端口,GPIO端口包括端口PA(即端口PA0~PA7)、端口PB(即端口PB0~PB7)和端口PC(即端口PC0~PC7),GPIO端口与外围电路的电路原理图请参照图2,其中,LCD电路200、按键电路300和LED灯电路400共用端口PA,端口PC0、端口PC1、端口PC6和端口PC7分别与LCD电路200的公共端(即COM端)连接。在初始化时,处理器100将共用的GPIO端口,即端口PA,设为输出模式,且开启端口PA的上拉寄存器,将端口PC0、端口PC1、端口PC6和端口PC7设为LCD电路200的公共端输出。需要说明的是,本实施例的处理器100在进行初始化时,可以根据LCD电路200、按键电路300、LED灯电路400和送信电路500的任务调度顺序,而对端口PA进行相应的初始化,例如,当按键电路300处于任务调度顺序的首位时,处理器100将端口PA初始化为为输入模式。
S200、处理器100对定时器进行配置,并以定时器的溢出周期为单位,将任务周期划分若干个时间片区。
定时器用于计数定时,当定时器溢出时,定时器会给处理器100产生一个中断信号,处理器100进行相应的中断处理。为了便于对功能电路进行协调控制,处理器100以定时器的溢出周期为单位划分时间片区,例如,定时器的溢出周期为X毫秒,将任务周期划分为n个时间片区,则时间片区的序号为T0~Tn-1,每个时间片区的时间宽度为X毫秒,任务周期的时间宽度为n*X毫秒。
S300、处理器100为外围的功能电路的调度任务分配时间片区。
每个功能电路的调度任务可占用一个或多个时间片区,例如,处理器100在时间片区T0~T7进行LCD驱动任务,在时间片区T8进行按键扫描任务,在时间片区T9进行LED灯驱动任务,在时间片区T10进行送信任务。
S400、处理器100启动定时器,根据时间片区的顺序分时启用相应的功能电路。
当定时器溢出时,定时器给处理器100产生一个中断信号,处理器100启用其中一个功能电路,而禁用其它功能电路,例如,当定时器第一次溢出时,时间片区为T0,处理器100启用LCD电路200,而禁用按键电路300、LED灯电路400和送信电路500,定时器第二次至第八次溢出时,时间片区为T1~T7,处理器100继续启用LCD电路200,而禁用按键电路300、LED灯电路400和送信电路500,当定时器第九次溢出时,处理器100启用按键电路300,而禁用LCD电路200、LED灯电路400和送信电路500。本实施例通过分时启用相应的功能电路,可以充分利用处理器100的GPIO端口,避免处理器100为每个功能电路预留独立的端口,有利于降低处理器100通用端口的数量需求,而且可以避免不同功能电路之间的相互串扰,实现共用GPIO端口的功能电路之间的协调控制。
在步骤S200中,处理器100对定时器进行配置,具体包括以下步骤:
S210、获取时钟频率;
例如,处理器100内置有频率为4MHz的高速振荡器以及外接有频率为32.768KHz的晶体振荡器,本实施例选用4MHz的高速振荡器为主时钟,采用4分频,则时钟频率fTB=4MHz/4=1MHz。
S220、根据时钟频率设定定时器的溢出周期。
本实施例中,定时器的溢出周期TTB设定为2048/fTB,则TTB=2048/fTB=2048/(1×106)=2.048毫秒。
由于LCD显示屏的最佳工作频率为25Hz~250Hz,为了检测在上述的溢出周期下LCD显示屏的工作频率是否为合适,处理器100对定时器进行配置,还包括以下步骤:
S220、根据时间片区的数量和溢出周期计算LCD帧频率;
S240、判断LCD帧频率是否在区间[25,250]Hz的范围内,若是,则溢出周期符合要求,否则,重新设定溢出周期。
例如,假设时间片区的数量为11个,溢出周期为2.048毫秒,则LCD显示屏在1/4duty(1/4占空比)时的帧周期=2.048*11=22.528毫秒,则帧频率=1/(22.528×10-3)=44.389Hz,由于帧频率44.389Hz在LCD显示屏的最佳工作频率范围内,则溢出周期2.048毫秒符合要求。
根据LCD显示屏的驱动原理可知,LCD显示屏需要一个连续的COM驱动周期。因此,处理器100在连续的若干个时间片区内对LCD电路200进行任务调度。
当处理器100对LCD电路200进行任务调度时,处理器100将共用的GPIO端口设为输出模式,需要说明的是,当LCD电路200的调度任务排于处理器100所有调度任务的首位时,处理器100可在初始化时将GPIO端口设为输出模式,而当LCD电路200的调度任务并未排于处理器100所有调度任务的首位时,处理器100需要设定共用的GPIO端口的工作模式,其中,共用的GPIO端口指LCD电路200、按键电路300和LED电路共用处理器100的IO端口,即端口PA。
处理器100对LCD电路200进行任务调度,包括以下步骤:
S411、处理器100在一个时间片区内将其中一个公共端COMx的电平设为高电平,其它公共端的电平均设为基准电平;
S412、处理器100在下一个时间片区内将上述的其中一个公共端COMx的电平设为低电平,其它公共端的电平均设为基准电平。
具体的,请参照图3,公共端包括第一至第四公共端,处理器100执行以下步骤:
在第一时间片区(即时间片区T0)内,将第一公共端COM0的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第二时间片区(即时间片区T1)内,将第一公共端COM0的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第三时间片区(即时间片区T2)内,将第二公共端COM1的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第四时间片区(即时间片区T3)内,将第二公共端COM1的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第五时间片区(即时间片区T4)内,将第三公共端COM2的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第六时间片区(即时间片区T5)内,将第三公共端COM2的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第七时间片区(即时间片区T6)内,将第四公共端COM3的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第八时间片区(即时间片区T7)内,将第四公共端COM3的电平电压设为VSS,其它公共端的电平电压设为VDD/2,其中,VDD>VDD/2>VSS。
LCD电路200还包括8个扫描端(即端口SEG0~SEG7),应当知道的是,扫描端和公共端是LCD电路200中分别用于传输LCD显示屏驱动信号的两组端口,通过扫描端和公共端的组合,可以点亮4*8段式LCD显示屏中的不同显示段。
当公共端(即COM端)的电平为高电平时,要显示数据的扫描端的电平为低电平,其它扫描端的电平均高电平,例如,在时间片区T0内,第一公共端COM0的电平电压为VDD,则要显示数据的扫描端的电平电压设为VSS,而其它扫描端的电平电压均设为VDD;
当公共端的电平为低电平时,要显示数据的扫描端的电平为高电平,其它扫描端的电平均为低电平,例如,在时间片区T1内,第一公共端COM0的电平电压为VSS,则要显示数据的扫描端的电平电压设为VDD,而其它扫描端的电平电压均设为VSS。
同理,在时间片区T2~T7内,按照上述的方法依次设置第二至第四公共端的电平电压,并根据要显示的数据设置各个扫描端的电平电压,具体请参照表1。
表1
当处理器100完成LCD电路200的任务调度后,处理器100自动进入下一个时间片区,即时间片区T8,以进行按键电路300的任务调度。在按键电路300的任务调度时间片区内,处理器100将共用的GPIO端口(即端口PA)设为输入模式,处理器100读取并存储共用的GPIO端口的按键指令,例如,当某一按键被触发时,与该按键相连的GPIO端口(例如端口PA0)的状态值被改变,处理器100读取该GPIO端口的状态值,并存储在内置的RAM存储器中。
当处理器100完成按键电路300的任务调度后,处理器100自动进入下一个时间片区,即时间片区T9,以进行LED灯电路400的任务调度。在LED灯电路400的任务调度时间片区内,处理器100将共用的GPIO端口设为输出模式,处理器100读取上一次存储的按键指令,用以点亮相应的LED灯。
同理,在送信电路500的任务调度时间片区,即时间片区T10内,处理器100将在时间片区T8扫描到的按键指令进行编码、调制后进行发射,以实现无线遥控。
下面参照图2和图3以一个具体的实施例详细描述根据本发明实施例的IO共用控制电路的控制方法。需要说明的是,以下描述仅是示例性说明,而非对本发明的具体限定。
请参照图2,图2为本实施例的IO共用控制电路的电路原理图。选定的处理器100内部具有4MHz的高速振荡器以及外接有32.768KHz的晶体振荡器,连接有4*8段式LCD显示屏、按键KEY1~KEY8、LED灯LED1~LED8和红外发射电路,LCD显示屏循环显示000~999,显示变化间隔为0.5秒,当有按键被触发时,LCD第4个字符显示被触发的按键序号,同时点亮相应的LED灯来显示按键的序列号。假设变量DISP_BUF1、DISP_BUF2和DISP_BUF3用于存放要显示的数字,DISP_BUF4用于存放按键序列号。需要说明的是,电路中可根据遥控器功能的实际需求而增减LCD显示屏的扫描端(即SEG端)、LED灯和按键的数量。
初始化时,处理器100将共用的GPIO端口,即端口PA设为LCD输出端,开启端口PA的上拉寄存器,将端口PB5设为按键扫描控制端,将端口PC2设为LED灯输出控制端,将端口PC3设为红外发射电路输出控制端,端口PC0、PC1、PC6和PC7分别设为LCD的COM输出端。
处理器100配置定时器,选择处理器100内部的4MHz高速振荡器为主时钟,分频系数为4分频,则时钟频率fTB=4MHz/4=1MHz,将定时器的溢出周期TTB设定为2048/fTB,则TTB=2048/fTB=2048/(1×106)=2.048毫秒。
请参照图3,处理器100将一个任务调度周期划分为11个时间片区,其中,处理器100在时间片区T0~T7进行LCD电路200驱动任务,在时间片区T8进行按键扫描任务,在时间片区T9进行LED灯驱动任务,在时间片区T10进行红外发射电路的送信任务。
处理器100启动定时器,当进入时间片区T0~T7时,处理器100将端口PB5设为输入模式,禁用按键扫描功能和LED灯,处理器100按照上述表1依次设定LCD显示屏的公共端COM0~COM3的电平电压。
假设变量com_pulse用于记录时间片区的序号,当变量cmo_pulse为偶数次时,处理器100根据显存状态对LCD显示屏输出扫描信号(即SEG信号)。
当变量DISP_BUF1的第0位为1时,处理器100给LCD显示屏的端口SEG0输出低电平信号,否则,输出高电平信号;当变量DISP_BUF1的第4位为1时,处理器100给LCD显示屏的端口SEG1输出低电平信号,否则,输出高电平信号;
当变量DISP_BUF2的第0位为1时,处理器100给LCD显示屏的端口SEG2输出低电平信号,否则,输出高电平信号;当变量DISP_BUF2的第4位为1时,处理器100给LCD显示屏的端口SEG3输出低电平信号,否则,输出高电平信号;
当变量DISP_BUF3的第0位为1时,处理器100给LCD显示屏的端口SEG4输出低电平信号,否则,输出高电平信号;当变量DISP_BUF3的第4位为1时,处理器100给LCD显示屏的端口SEG5输出低电平信号,否则,输出高电平信号;
当变量DISP_BUF4的第0位为1时,处理器100给LCD显示屏的端口SEG6输出低电平信号,否则,输出高电平信号;当变量DISP_BUF4的第4位为1时,处理器100给LCD显示屏的端口SEG7输出低电平信号,否则,输出高电平信号;
当处理器100完成LCD显示屏扫描端的输出传输后,变量DISP_BUF1~DISP_BUF4分别向右移位,为下次数据传输做准备。
当变量cmo_pulse为奇数次时,处理器100根据显存状态对LCD显示屏输出扫描信号。
当变量DISP_BUF2的第0位为1时,处理器100给LCD显示屏的端口SEG2输出高电平信号,否则,输出低电平信号;当变量DISP_BUF2的第4位为1时,处理器100给LCD显示屏的端口SEG3输出高电平信号,否则,输出低电平信号;
当变量DISP_BUF3的第0位为1时,处理器100给LCD显示屏的端口SEG4输出高电平信号,否则,输出低电平信号;当变量DISP_BUF3的第4位为1时,处理器100给LCD显示屏的端口SEG5输出高电平信号,否则,输出低电平信号;
当变量DISP_BUF4的第0位为1时,处理器100给LCD显示屏的端口SEG6输出高电平信号,否则,输出低电平信号;当变量DISP_BUF4的第4位为1时,处理器100给LCD显示屏的端口SEG7输出高电平信号,否则,输出低电平信号。
当处理器100完成LCD显示屏的任务调度后,进入时间片区T8,LED灯被禁用,处理器100对共用的GPIO端口进行初始化,即将端口PA设为输入模式且开启上拉寄存器,处理器100读取端口PA是否有按键指令,若有,则去抖后再次确认是否有按键指令且是否为同一按键指令,若是,处理器100计算键值并暂存,且设置有键标志,此时,处理器100将端口PA设为输出模式,恢复LCD显示屏的驱动状态,驱动按键的端口PB5设为输入模式,且禁用按键。
处理器100完成按键扫描后,进入时间片区T9,检测是否有按键被触发,若是,则获取暂存的键值,查找与键值关联的显示数据,并将该显示数据发送到处理器100的端口PA,此时处理器100将端口PC2设为输出模式,LED灯工作。
当处理器100进入时间片区T10时,处理器100将端口PB5设为输入模式,按键被禁用,处理器100将端口PC2的电平设为低电平,LED灯被禁用,处理器100判断红外发射电路是否需要送信,若是,则计算发射数据并进行数据校验,开启载波,送信完成后,发送停止信号,并关闭端口PC3。
处理器100完成送信任务调度后,进入下一个任务周期,重复T0~T10的任务调度。需要说明的是,处理器100可根据实际产品的需求而增加外围的功能电路,根据功能电路的数量而增加或删除调度任务。
根据本发明实施例的IO共用控制电路的控制方法,通过如此设置,可以达成至少如下的一些效果,通过处理器100对外围的功能电路进行分时控制,可以充分利用处理器100的GPIO端口,避免处理器100为每个功能电路预留独立的端口,有利于降低处理器100端口的数量需求,而且可以实现共用GPIO端口的功能电路之间的协调控制。
本发明实施例还公开一种遥控器,包括处理器100,处理器100用于执行上述的IO共用控制电路的控制方法。
本发明实施例还公开一种计算机可读存储介质,存储有计算机可执行指令,计算机可执行指令用于执行上述的IO共用控制电路的控制方法。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所述技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (11)
1.一种IO共用控制电路的控制方法,其特征在于,包括以下步骤:
处理器对GPIO端口的寄存器进行初始化;
所述处理器对定时器进行配置,并以所述定时器的溢出周期为单位,将任务周期划分若干个时间片区;
所述处理器为外围的功能电路的调度任务分配时间片区;
所述处理器启动所述定时器,根据所述时间片区的顺序分时启用相应的功能电路。
2.根据权利要求1所述的IO共用控制电路的控制方法,其特征在于,所述处理器对定时器进行配置,具体包括以下步骤:
获取时钟频率;
根据所述时钟频率设定所述定时器的溢出周期。
3.根据权利要求1或2所述的IO共用控制电路的控制方法,其特征在于,所述功能电路包括具有多个公共端的LCD电路,所述处理器在连续的若干个所述时间片区内对所述LCD电路进行任务调度;
其中,所述处理器将共用的GPIO端口设为输出模式,
所述处理器在一个时间片区内将其中一个公共端的电平设为高电平,其它所述公共端的电平均设为基准电平;
所述处理器在下一个时间片区内将所述其中一个公共端的电平设为低电平,其它所述公共端的电平均设为基准电平。
4.根据权利要求3所述的IO共用控制电路的控制方法,其特征在于,所述LCD电路还包括多个扫描端,
当所述公共端的电平为高电平时,要显示数据的扫描端的电平为低电平,其它扫描端的电平均高电平;
当所述公共端的电平为低电平时,要显示数据的扫描端的电平为高电平,其它扫描端的电平均为低电平。
5.根据权利要求3所述的IO共用控制电路的控制方法,其特征在于,所述公共端包括第一至第四公共端,所述处理器执行以下步骤:
在第一时间片区内,将第一公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第二时间片区内,将第一公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第三时间片区内,将第二公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第四时间片区内,将第二公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第五时间片区内,将第三公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第六时间片区内,将第三公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2;
在第七时间片区内,将第四公共端的电平电压设为VDD,其它公共端的电平电压设为VDD/2;
在第八时间片区内,将第四公共端的电平电压设为VSS,其它公共端的电平电压设为VDD/2。
6.根据权利要求3所述的IO共用控制电路的控制方法,其特征在于,所述功能电路还包括按键电路,在所述按键电路的任务调度时间片区内,所述处理器将所述共用的GPIO端口设为输入模式,所述处理器读取并存储所述共用的GPIO端口的按键指令。
7.根据权利要求6所述的IO共用控制电路的控制方法,其特征在于,所述功能电路还包括LED灯电路,在所述LED灯电路的任务调度时间片区内,所述处理器将所述共用的GPIO端口设为输出模式,所述处理器读取上一次存储的所述按键指令,用以点亮相应的LED灯。
8.根据权利要求6或7所述的IO共用控制电路的控制方法,其特征在于,所述功能电路还包括送信电路,在所述送信电路的任务调度时间片区内,所述处理器将所述按键指令进行编码、调制后进行发射。
9.根据权利要求2所述的IO共用控制电路的控制方法,其特征在于,所述处理器对定时器进行配置,还包括以下步骤:
根据所述时间片区的数量和所述溢出周期计算LCD帧频率;
判断所述LCD帧频率是否在区间[25,250]Hz的范围内,若是,则所述溢出周期符合要求,否则,重新设定所述溢出周期。
10.一种遥控器,其特征在于,包括处理器,所述处理器用于执行权利要求1至9任意一项所述的IO共用控制电路的控制方法。
11.一种存储介质,存储有处理器可执行指令,其特征在于,所述处理器可执行指令由处理器执行时用于执行权利要求1至9任意一项所述的IO共用控制电路的控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010337271.1A CN111613042A (zh) | 2020-04-26 | 2020-04-26 | Io共用控制电路的控制方法、遥控器和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010337271.1A CN111613042A (zh) | 2020-04-26 | 2020-04-26 | Io共用控制电路的控制方法、遥控器和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111613042A true CN111613042A (zh) | 2020-09-01 |
Family
ID=72196039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010337271.1A Pending CN111613042A (zh) | 2020-04-26 | 2020-04-26 | Io共用控制电路的控制方法、遥控器和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111613042A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117478114A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0707255A1 (en) * | 1994-10-13 | 1996-04-17 | AT&T Corp. | Cascaded multiplying current mirror driver for led's |
CN101303832A (zh) * | 2007-05-10 | 2008-11-12 | 比亚迪股份有限公司 | 电源电路、液晶驱动装置、液晶显示装置及升压电路 |
CN103354453A (zh) * | 2013-06-27 | 2013-10-16 | 杭州士兰微电子股份有限公司 | 具有指示灯和按键端口复用的电路及方法 |
CN203931172U (zh) * | 2014-07-01 | 2014-11-05 | 广州安广电子有限公司 | Lcd显示与按键扫描共用io口的遥控器 |
CN206726740U (zh) * | 2017-01-22 | 2017-12-08 | 深圳英利新能源有限公司 | Lcd驱动电路 |
-
2020
- 2020-04-26 CN CN202010337271.1A patent/CN111613042A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0707255A1 (en) * | 1994-10-13 | 1996-04-17 | AT&T Corp. | Cascaded multiplying current mirror driver for led's |
CN101303832A (zh) * | 2007-05-10 | 2008-11-12 | 比亚迪股份有限公司 | 电源电路、液晶驱动装置、液晶显示装置及升压电路 |
CN103354453A (zh) * | 2013-06-27 | 2013-10-16 | 杭州士兰微电子股份有限公司 | 具有指示灯和按键端口复用的电路及方法 |
CN203931172U (zh) * | 2014-07-01 | 2014-11-05 | 广州安广电子有限公司 | Lcd显示与按键扫描共用io口的遥控器 |
CN206726740U (zh) * | 2017-01-22 | 2017-12-08 | 深圳英利新能源有限公司 | Lcd驱动电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117478114A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
CN117478114B (zh) * | 2023-12-28 | 2024-03-08 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294970B2 (en) | LED driver device | |
CN111613042A (zh) | Io共用控制电路的控制方法、遥控器和存储介质 | |
CN100414578C (zh) | 显示器及其驱动方法 | |
CN103247259A (zh) | 有源矩阵显示器的驱动系统 | |
CN109215586B (zh) | 降低双重影像效果的显示方法及其显示系统 | |
CN101369407A (zh) | 场序制彩色led背光源技术的控制方法 | |
EP0837444A2 (en) | Gray-scale signal generating circuit for a matrix-addressed liquid crystal display | |
CN101308633B (zh) | 色彩序列控制方法及使用该方法的背光模块与显示装置 | |
WO2010143333A1 (ja) | 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機 | |
CN110148373B (zh) | 一种显示面板、显示装置和显示面板的驱动方法 | |
US6943806B2 (en) | Portable information terminal apparatus | |
US11250814B2 (en) | Display device | |
KR20050012671A (ko) | 디스플레이 드라이버 및 화상 디스플레이 방법 | |
CN101853640A (zh) | 显示装置及其画面更新率的调变方法 | |
EP1603108A1 (en) | Mixed Monochrome and Colour Display Driving Technique | |
US8279160B2 (en) | LED driving element, backlight device, and backlight device driving method | |
CN102215620B (zh) | 发光二极管的驱动装置与其驱动方法 | |
EP0089688B1 (en) | Display apparatus | |
CN102194424A (zh) | 显示装置及其驱动方法 | |
CN108377594B (zh) | 一种移动设备指示灯的驱动方法、驱动装置及移动设备 | |
US20100118060A1 (en) | Portable electronic apparatus and method for controlling light thereof | |
JP2612379B2 (ja) | Ledドットマトリクス表示装置及びその表示画面スクロール方式 | |
JP2650776B2 (ja) | 表示装置の制御装置 | |
CN113496665B (zh) | 显示设备 | |
JP3634129B2 (ja) | 表示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200901 |
|
RJ01 | Rejection of invention patent application after publication |