CN111612684B - 电子装置与其控制方法 - Google Patents
电子装置与其控制方法 Download PDFInfo
- Publication number
- CN111612684B CN111612684B CN201910133028.5A CN201910133028A CN111612684B CN 111612684 B CN111612684 B CN 111612684B CN 201910133028 A CN201910133028 A CN 201910133028A CN 111612684 B CN111612684 B CN 111612684B
- Authority
- CN
- China
- Prior art keywords
- circuit
- processor
- processing circuit
- processing unit
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Abstract
本发明提供一种具图形处理运算资源配置功能的电子装置与其控制方法。所述电子装置包含处理器、切换电路以及影像处理电路。处理器包含第一处理单元与第二处理单元。切换电路连接第一处理单元与第二处理单元。影像处理电路包含个别连接切换电路的第一图形处理电路与第二图形处理电路。处理器与影像处理电路用以运行测试程序以产生测试资料,且处理器用以依据测试资料控制切换电路,致使第一处理单元电性连接第一图形处理电路且第二处理单元电性连接第二图形处理电路,或致使第一处理单元电性连接第一图形处理电路与第二图形处理电路。
Description
【技术领域】
本发明是有关于一种电子装置与其控制方法,特别是一种具有图形处理运算资源配置功能的电子装置与其控制方法。
【背景技术】
电子装置具有处理器与影像处理电路。一般而言,当处理器与影像处理电路的复数个图形处理电路共同运作时,处理器分配给各个图形处理电路的资源会决定整体影像处理的效能。因此,需要一种电子装置与电子装置的控制方法,改善处理器与复数图形处理电路的运算资源配置方式,提升整体电子装置的影像处理效能。
【发明内容】
本发明要解决的技术问题是在于提供一种具有图形处理运算资源配置功能的电子装置与其控制方法。
为解决上述技术问题,一种具有图形处理运算资源配置功能的电子装置,包含处理器、切换电路以及影像处理电路。处理器包含第一处理单元与第二处理单元。切换电路连接第一处理单元与第二处理单元。影像处理电路包含个别连接切换电路的第一图形处理电路与第二图形处理电路。处理器与影像处理电路用以运行测试程序以产生测试资料,且处理器用以依据测试资料控制切换电路,致使第一处理单元电性连接第一图形处理电路且第二处理单元电性连接第二图形处理电路,或致使第一处理单元电性连接第一图形处理电路与第二图形处理电路。
本发明还提供一种具有图形处理运算资源配置功能的电子装置的控制方法,包含:透过处理器以及影像处理电路运行测试程序以产生测试资料;以及依据测试资料,将处理器的第一处理单元电性连接影像处理电路的第一图形处理电路且将处理器的第二处理单元电性连接影像处理电路的第二图形处理电路,或将第一处理单元电性连接第一图形处理电路与第二图形处理电路。
相较于现有技术,本发明电子装置与其控制方法,可改善处理器与影像处理电路的复数图形处理电路的运算资源配置方式,进而提升整体电子装置的实际影像处理效能。再者,电子装置的使用者可更弹性地搭配任意的扩充卡且不论扩充卡为何,电子装置都能达到最佳的实际影像处理效能。
【附图说明】
图1-图3是依据本发明的一些实施例的具有图形处理运算资源配置功能的电子装置的示意图。
图4-图6是图1-图3的电子装置的一实施态样的示意图。
图7-图9是图1-图3的电子装置的另一实施态样的示意图。
图10是依据本发明的一些实施例的具有图形处理运算资源配置功能的电子装置的控制方法的流程图。
【具体实施方式】
图1是依据本发明实施例的具有图形处理运算资源配置功能的电子装置100的示意图。电子装置100包含处理器110、切换电路120以及影像处理电路130。切换电路120连接在处理器110与影像处理电路130之间。其中,图1是以处理器110包含两处理单元为例,处理器110包含第一处理单元111与第二处理单元112。并且,图1是以影像处理电路130包含两图形处理电路(例如Graphics Processing Unit,GPU)为例,影像处理电路130包含第一图形处理电路131与第二图形处理电路132。如图1所示,处理单元111、112连接切换电路120,且切换电路120连接图形处理电路131、132。电子装置100需要使用图形处理电路131、132。在此情况下,由于处理器110包含处理单元111、112,因此处理器110需要判定如何配置处理单元111、112与图形处理电路131、132。
在运作上,请合并参照图10,在步骤301中,处理器110控制切换电路120操作于第一模式,以使处理单元111、112与图形处理电路131、132进入如图2所示的第一连接模式,即第一处理单元111及第二处理单元112经由切换电路120分别连接第一图形处理电路131及第二图形处理电路132。在此情况下,处理器110与影像处理电路130在步骤301中共同运行测试程序,并且基于所述测试程序的运行产生第一测试资料。继之,在步骤301中,处理器110控制切换电路120操作于第二模式,以使处理单元111、112与图形处理电路131、132进入如图3所示的第二连接模式,即第一处理单元111经由切换电路120连接第一图形处理电路131及第二图形处理电路132,而第二处理单元112并未连接于任一图形处理电路131、132。同样地,基于第二连接模式,处理器110与影像处理电路130在步骤301中共同运行所述测试程序,并且基于所述测试程序的运行产生第二测试资料。
进一步地,在步骤302中,处理器110先比较第一测试资料与第二测试资料。若处理器110判定第一测试资料相应于处理器110与影像处理电路130的实际影像处理效能优于第二测试资料相应于处理器110与影像处理电路130的实际影像处理效能,则处理器110在步骤302中控制切换电路120使处理单元111、112与图形处理电路131、132进入对应第一测试资料的第一连接模式(如图2所示);反之,若处理器110判定第二测试资料相应的实际影像处理效能优于第一测试资料相应的实际影像处理效能,则处理器110在步骤302中控制切换电路120使处理单元111、112与图形处理电路131、132进入对应第二测试资料的第二连接模式(如图3所示)。
基于上述实施例的内容,电子装置100可自动地判断处理器110的处理单元111、112与影像处理电路130的图形处理电路131、132之间的最佳配置模式。具体而言,电子装置100可依据需求运行各种测试程序,并且可透过处理器110依据各种测试程序所产生的测试资料控制切换电路120,自动地使处理器110的处理单元111、112与影像处理电路130的图形处理电路131、132具有最佳的配置,借以产生较佳的实际影像处理效能。
于本实施例中,处理器110与影像处理电路130共同运行测试程序时,处理器110可控制切换电路120以使处理单元111、112与图形处理电路131、132先进入如图3所示的第二连接模式,并且在第二连接模式的状况下产生测试资料。继之,处理器110再控制切换电路120以使处理单元111、112与图形处理电路131、132先进入如图2所示的第一连接模式,并且在第一连接模式的状况下产生测试资料。
于本实施例中,前述的测试程序包含第一连接模式与第二连接模式的切换顺序,例如,第一连接模式是优先于第二连接模式。处理器110基于测试程序所包含的切换顺序先控制切换电路120操作于第一模式,使处理单元111、112与图形处理电路131、132进入如图2所示例的第一连接模式,处理器110与影像处理电路130再基于第一连接模式协同运行测试程序,并产生第一测试资料;在产生第一测试资料之后,处理器110再控制切换电路120切换至第二模式,使处理单元111、112与图形处理电路131、132进入如图3所示例的第二连接模式,处理器110与影像处理电路130再基于第二连接模式协同运行测试程序,并产生第二测试资料。处理器110比较第一测试资料及第二测试资料,并基于比较结果判定如何配置处理单元111、112与图形处理电路131-133。
于本实施例中,电子装置100更可包含一存储器单元,存储器单元储存有不同连接模式的切换顺序的列表,处理器110与影像处理电路130在协同运行测试程序时,处理器110读取存储器单元,以取得储存在存储器单元中不同连接模式的切换顺序,处理器110基于储存在存储器单元中不同连接模式的切换顺序控制切换电路120,以该存储器单元储存有第一及第二连接模式两种连接模式的切换顺序为例,使处理单元111、112与图形处理电路131、132依据储存在存储器单元中不同连接模式的切换顺序分别进入第一连接模式及第二连接模式。例如,存储器单元是储存第二连接模式优先于第一连接模式,则处理器110先控制切换电路120操作于第二模式,使处理单元111、112与图形处理电路131、132进入如图3所示例的第二连接模式,借以产生第二测试资料。同理,在产生第二测试资料之后,处理器110再控制切换电路120切换至第一模式,使处理单元111、112与图形处理电路131、132进入如图2所示例的第一连接模式,借以产生第一测试资料。处理器110再基于第一测试资料及第二测试资料判定如何配置处理单元111、112与图形处理电路131-133。
于另一实施例中,各图形处理电路131-133具有不同的预设影像处理效能,而前述的存储器单元中预先储存有多个预设的不同图形处理电路的代码及/或型号以及对应的预设影像处理效能。处理器110与影像处理电路130在协同运行测试程序时,处理器110可根据图形处理电路131-133的代码及/或型号读取存储器单元,并比对图形处理电路131-133的代码及/或型号以及预设的代码及/或型号,以取得各图形处理电路131-133的预设影像处理效能,处理器110再依据图形处理电路131-133的预设影像处理效能判定应先控制切换电路120进入第一模式或第二模式,于此不再赘述。
于本实施例中,切换电路120包含多个开关元件,藉此受控于处理器110以切换连接各处理单元111、112与影像处理电路130的各图形处理电路131-132来呈现分别对应各种连接模式的各种连结关系,例如前述的第一连接模式及第二连接模式。于本实施例中,切换电路120包含重定时器(re-timer)。在此状况下,处理器110可控制重定时器以补偿不同路径所造成的资料延迟,进而取得更精确的实际影像处理效能。
图4-图6及图7-图9是依据本发明的另一实施例的电子装置200的示意图。请合并参照图4-图6及图7-图9,图4-图6及图7-图9与图1-图3的差异在于,电子装置200更包含扩充卡140,扩充卡140可为主机总线界面(Host Bus Adapter;HBA)卡或独立磁碟冗余阵列(Redundant Array of Independent Disks;RAID)卡。并且,影像处理电路130包含三个图形处理电路131-133。其中,扩充卡140连接切换电路120,且切换电路120连接图形处理电路131-133。基此,处理器110需要判定如何配置处理单元111、112与图形处理电路131-133之间的连接,以根据不同的扩充卡140而连动调整处理单元111、112与图形处理电路131-133之间的连接。并且,根据不同的扩充卡140,处理器110能配置处理单元111、112为满载或未满载的不同连接组合。
详细而言,如图4-图6及图7-图9所示,处理器110的第一处理单元111具有两连接埠111A、111B,处理器110的第二处理单元112具有两连接埠112A、112B,扩充卡140与影像处理电路130是共享处理器110的连接埠111A、111B、112A、112B,也就是处理器110的连接埠111A、111B、112A、112B可连接于图形处理电路131-133及扩充卡140中的任一者。其中,处理器110配置满载的连接是表示处理器110的全部连接埠111A、111B、112A、112B均分别连接于图形处理电路131-133及扩充卡140中的任一者;再者,处理器110配置为非满载的连接是表示处理器110的四个连接埠111A、111B、112A、112B中的至少一者未连接于图形处理电路131-133及扩充卡140中的任一者。处理器110能控制切换电路120的组态来配置各处理单元111、112与图形处理电路131-133之间形成满载的连接或未满载的连接。并且,处理器110能基于满载或未满载的连接改变切换电路120的组态而形成处理单元111、112与图形处理电路131-133之间分别对应各种连接模式的满载或未满载的多种连接组合。
举例来说,以处理器110的其中一第一处理单元111是经由切换电路120固定连接于扩充卡140为例,如图4所示,第一处理单元111的其中一连接埠111A是经由切换电路120固定连接于扩充卡140,且第一处理单元111的另一连接埠111B是经由切换电路120连接于第一图形处理电路131,第二处理单元112的两连接埠112A、112B则经由切换电路120分别连接于图形处理电路132、133,也就是处理器110的全部连接埠111A、111B、112A、112B均分别连接于图形处理电路131-133及扩充卡140中的任一者,前述的连接形成满载的第一连接模式;接着,以前述的第一处理单元111的其中一连接埠111A经由切换电路120固定连接于扩充卡140为例,处理器110基于满载的连接改变切换电路120的组态,如图5所示,致使第一处理单元111的连接埠111B变更为经由切换电路120连接于第二图形处理电路132,第二处理单元112的连接埠112A、112B则变更为经由切换电路120连接于图形处理电路131、133;于是,处理器110的全部连接埠111A、111B、112A、112B均分别连接于图形处理电路131-133及扩充卡140中的任一者,前述的连接形成满载的第二连接模式;同理,以前述的第一处理单元111的其中一连接埠111A经由切换电路120固定连接于扩充卡140为例,处理器110再基于满载的连接改变切换电路120的组态,如图6所示,致使第一处理单元111的连接埠111B变更为经由切换电路120连接于第三图形处理电路133,第二处理单元112的连接埠112A、112B则变更为经由切换电路120连接于图形处理电路131、132;于是,处理器110的全部连接埠111A、111B、112A、112B均分别连接于图形处理电路131-133及扩充卡140中的任一者,前述的连接形成满载的第三连接模式。
进一步,在未满载的情形中,以前述的第一处理单元111的连接埠111A是经由切换电路120固定连接于扩充卡140为例,如图7所示,第一处理单元111的连接埠111B并未经由切换电路120连接于影像处理电路130中的任一图形处理电路131-133,而第二处理单元112的连接埠112A、112B经由切换电路120连接于图形处理电路131、132;于是,处理器110的四个连接埠111A、111B、112A、112B的其中至少一者并未连接于图形处理电路131、132及扩充卡140中的任一者,前述的连接形成未满载的第一连接模式。接着,以前述的第一处理单元111的连接埠111A是经由切换电路120固定连接于扩充卡140为例,处理器110基于未满载的连接改变切换电路120的组态,如图8所示,致使第一处理单元111的连接埠111B由未连接于影像处理电路130变更为经由切换电路120连接于第一图形处理电路131,第二处理单元112的连接埠112A则变更为经由切换电路120连接于第二图形处理电路132,第二处理单元112的连接埠112B则变更为未经由切换电路120连接于影像处理电路130;于是,处理器110的四个连接埠111A、111B、112A、112B的其中至少一者并未连接于图形处理电路131、132及扩充卡140中的任一者,前述的连接形成未满载的第二连接模式;同理,以前述的第一处理单元111的连接埠111A经由切换电路120固定连接于扩充卡140为例,处理器110再基于未满载的连接改变切换电路120的组态,如图9所示,致使第一处理单元111的连接埠111B变更为经由切换电路120连接于第二图形处理电路132,第二处理单元112的连接埠112A则变更为经由切换电路120连接于第一图形处理电路131,第二处理单元112的连接埠112B则亦未经由切换电路120连接于影像处理电路130;于是,处理器110的四个连接埠111A、111B、112A、112B的其中至少一者并未连接于图形处理电路131、132及扩充卡140中的任一者,前述的连接形成未满载的第三连接模式。
基此,处理器110依据满载的第一连接模式、满载的第二连接模式、满载的第三连接模式、未满载的第一连接模式、未满载的第二连接模式及未满载的第三连接模式与影像处理电路130协同运行测试程序而分别产生六笔测试资料。处理器110分别比较六笔测试资料并判定相应于最佳的实际影像处理效能的测试资料,以控制切换电路120切换至对应的组态。举例来说,以满载的第一连接模式、满载的第二连接模式、满载的第三连接模式、未满载的第一连接模式、未满载的第二连接模式及未满载的第三连接模式分别对应于第一测试资料、第二测试资料、第三测试资料、第四测试资料、第五测试资料及第六测试资料为例,若处理器110判断出第一测试资料相应的实际影像处理效能优于其他测试资料相应的实际影像处理效能,处理器110则控制切换电路120使处理单元111、112与图形处理电路131-133进入对应第一测试资料的满载的第一连接模式,如图4所示。其余情况则依此类推,不再赘述。
于是,由于扩充卡140是依电子装置100、200的不同客户的要求而有不同的客制化规格,也就是扩充卡140的运作效能会随着客户要求不同的客制化规格而不同,且也会因为客户临时改变要求而搭配具有不同运作效能的扩充卡140,电子装置100、200的设计者并无法预知客户是否会改变扩充卡140的运作效能而预先以较佳的连接模式配置连接处理器110与影像处理电路130,也无法确保以相同的连接模式来使电子装置100、200搭配不同的扩充卡140后,仍能以原本的连接模式使所搭配的影像处理电路130具有较佳的实际影像处理效能,而根据本发明的电子装置100、200的一些实施例,处理器110能依据实际的状况(例如:电子装置100、200实际搭配使用的扩充卡140与影像处理电路130)自动地配置处理器110与影像处理电路130的连接模式,电子装置100、200的使用者可更弹性地搭配任意的扩充卡140且都能达到电子装置100、200的最佳的实际影像处理效能,而无需修改或重新设计电子装置100、200。
于本实施例中,处理器110与影像处理电路130共同运行测试程序时,处理器110可依据上述操作以任意次序产生第一、第二、第三、第四、第五、第六测试资料。
于本实施例中,处理器110尚未判定执行特定影像处理工作需要使用的图形处理电路131-133。在此状况下,处理器110可控制切换电路120,使得处理单元111、112与图形处理电路131-133之间的所有可能的连结方式皆可被建构以执行测试程序并产生测试资料。处理器110可依据所述测试资料选择需要使用的图形处理电路131-133的数量以及连结方式。举例而言,处理器110在比较对应处理单元111、112与图形处理电路131-133之间的各种连结方式所产生的测试资料后,判断仅需要使用图形处理电路131、132。在此状况下,处理器110关闭第三图形处理电路133,并且依据各测试资料的比较结果连结处理单元111、112与图形处理电路131、132。例如,在图7至图9中,处理器110已关闭第三图形处理电路133,处理器110仅连接于图形处理电路131、132。
综上所述,本发明实施例所提供的电子装置与电子装置的控制方法可改善处理器与影像处理电路的复数图形处理电路的运算资源配置方式,进而提升整体电子装置的实际影像处理效能。再者,电子装置的使用者可更弹性地搭配任意的扩充卡且不论扩充卡为何,电子装置都能达到最佳的实际影像处理效能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种具图形处理运算资源配置功能的电子装置,其特征在于,包含:
一处理器,包含一第一处理单元与一第二处理单元;
一切换电路,连接该第一处理单元与该第二处理单元;以及
一影像处理电路,包含个别连接该切换电路的一第一图形处理电路与一第二图形处理电路;
该处理器与该影像处理电路用以运行一测试程序以产生一测试资料,且该处理器用以依据该测试资料控制该切换电路,致使该第一处理单元电性连接该第一图形处理电路且该第二处理单元电性连接该第二图形处理电路,或致使该第一处理单元电性连接该第一图形处理电路与该第二图形处理电路,
其中,该切换电路是操作于一第一模式或一第二模式,当该切换电路操作于该第一模式时,该第一处理单元经由该切换电路电性连接该第一图形处理电路且该第二处理单元经由该切换电路电性连接该第二图形处理电路而形成一第一连接模式,当该切换电路操作于该第二模式时,该第一处理单元经由该切换电路电性连接该第一图形处理电路与该第二图形处理电路而形成一第二连接模式,其中,该处理器与该影像处理电路是根据该第一连接模式及该第二连接模式运行该测试程序以产生包含一第一测试资料及一第二测试资料的该测试资料,该处理器比较该第一测试资料及该第二测试资料而产生一比较结果以判断该电子装置的一影像处理效能,且该处理器根据该比较结果选择性地控制该切换电路操作于该第一模式或该第二模式。
2.根据权利要求1所述的电子装置,更包含一扩充卡连接于该切换电路,其特征在于,该切换电路固定连接该扩充卡与该处理器的任一该第一处理单元或该第二处理单元。
3.根据权利要求1所述的电子装置,其特征在于,该影像处理电路更包含连接该切换电路的一第三图形处理电路;
该处理器更用以依据该测试资料控制该切换电路,致使该第二处理单元电性连接该第三图形处理电路。
4.根据权利要求1所述的电子装置,其特征在于,该影像处理电路更包含连接该切换电路的一第三图形处理电路;
该处理器更用以依据该测试资料关闭该第三图形处理电路。
5.根据权利要求1所述的电子装置,其特征在于,该切换电路包含复数开关元件与一重定时器。
6.一种具图形处理运算资源配置功能的电子装置的控制方法,其特征在于,包含:
透过一处理器以及一影像处理电路运行一测试程序以产生一测试资料;以及
依据该测试资料,将该处理器的一第一处理单元电性连接该影像处理电路的一第一图形处理电路且将该处理器的一第二处理单元电性连接该影像处理电路的一第二图形处理电路,或将该第一处理单元电性连接该第一图形处理电路与该第二图形处理电路,
其中,透过该处理器以及该影像处理电路运行该测试程序以产生该测试资料的步骤包含,
透过该处理器控制一切换电路操作于一第一模式,操作于该第一模式的该切换电路连接该第一处理单元与该第一图形处理电路,且连接该第二处理单元与该第二图形处理电路,
在该切换电路操作于该第一模式时,透过该处理器与该影像处理电路运行该测试程序以产生一第一测试资料,
透过该处理器控制该切换电路操作于一第二模式,操作于该第二模式的该切换电路连接该第一处理单元与该第一图形处理电路及该第二图形处理电路,及
在该切换电路操作于该第二模式时,透过该处理器与该影像处理电路运行该测试程序以产生一第二测试资料,
其中,依据该测试资料,将该第一处理单元电性连接该第一图形处理电路且将该第二处理单元电性连接该第二图形处理电路,或将该第一处理单元电性连接该第一图形处理电路与该第二图形处理电路的步骤包含,
透过该处理器比较该第一测试资料及该第二测试资料而产生一比较结果以判断该电子装置的一影像处理效能,及
透过该处理器根据该比较结果选择性地控制该切换电路操作于该第一模式或该第二模式,使该第一处理单元电性连接该第一图形处理电路且该第二处理单元电性连接该第二图形处理电路,或使该第一处理单元电性连接该第一图形处理电路与该第二图形处理电路。
7.根据权利要求6所述的电子装置的控制方法,其特征在于,更包含:透过该切换电路固定连接一扩充卡及该处理器中的任一该第一处理单元或该第二处理单元。
8.根据权利要求6所述的电子装置的控制方法,其特征在于,更包含:
依据该测试资料将该第二处理单元电性连接该影像处理电路的一第三图形处理电路。
9.根据权利要求6所述的电子装置的控制方法,其特征在于,更包含:
透过该处理器依据该测试资料关闭该影像处理电路的一第三图形处理电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910133028.5A CN111612684B (zh) | 2019-02-22 | 2019-02-22 | 电子装置与其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910133028.5A CN111612684B (zh) | 2019-02-22 | 2019-02-22 | 电子装置与其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111612684A CN111612684A (zh) | 2020-09-01 |
CN111612684B true CN111612684B (zh) | 2023-10-03 |
Family
ID=72201896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910133028.5A Active CN111612684B (zh) | 2019-02-22 | 2019-02-22 | 电子装置与其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111612684B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537918A (en) * | 2004-05-13 | 2005-11-16 | Compal Communications Inc | Handheld electronic device featuring graphics processing and method thereof |
TW200719207A (en) * | 2005-11-10 | 2007-05-16 | Emine Technology Co Ltd | Switching system for dual image and method thereof using the same |
TW201314469A (zh) * | 2011-09-20 | 2013-04-01 | Acer Inc | 具有多個資料連接埠的電子裝置 |
TW201423384A (zh) * | 2012-12-12 | 2014-06-16 | Inventec Corp | 測試裝置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060282604A1 (en) * | 2005-05-27 | 2006-12-14 | Ati Technologies, Inc. | Methods and apparatus for processing graphics data using multiple processing circuits |
US10198358B2 (en) * | 2014-04-02 | 2019-02-05 | Advanced Micro Devices, Inc. | System and method of testing processor units using cache resident testing |
-
2019
- 2019-02-22 CN CN201910133028.5A patent/CN111612684B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537918A (en) * | 2004-05-13 | 2005-11-16 | Compal Communications Inc | Handheld electronic device featuring graphics processing and method thereof |
TW200719207A (en) * | 2005-11-10 | 2007-05-16 | Emine Technology Co Ltd | Switching system for dual image and method thereof using the same |
TW201314469A (zh) * | 2011-09-20 | 2013-04-01 | Acer Inc | 具有多個資料連接埠的電子裝置 |
TW201423384A (zh) * | 2012-12-12 | 2014-06-16 | Inventec Corp | 測試裝置 |
Non-Patent Citations (2)
Title |
---|
刘欢 ; 韩俊刚 ; 李卯良 ; 杨铮 ; .时钟共享多线程处理器SIMD控制器设计与实现.电子技术应用.2016,(11),全文. * |
田泽 ; 张淑 ; 张骏 ; 许宏杰 ; 黎小玉 ; 郭蒙 ; .图形处理器片段处理单元的设计与实现.计算机应用.2014,(S2),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111612684A (zh) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6134621A (en) | Variable slot configuration for multi-speed bus | |
US7191277B2 (en) | Dynamic allocation of devices to host controllers | |
US6334174B1 (en) | Dynamically-tunable memory controller | |
CN107480011B (zh) | Bios切换装置 | |
CN100444145C (zh) | Pci express链路的动态重新配置 | |
US7848899B2 (en) | Systems and methods for testing integrated circuit devices | |
CN108090006B (zh) | 一种一键切换PCIE Switch工作模式的方法 | |
US8756360B1 (en) | PCI-E compatible chassis having multi-host capability | |
CN111856258A (zh) | 用于芯片的测试的方法、设备、存储介质和相应的芯片 | |
US20100017630A1 (en) | Power control system of a high density server and method thereof | |
US7143271B2 (en) | Automatic register backup/restore system and method | |
CN108334372A (zh) | 固件升级处理方法、装置和系统 | |
US7596726B2 (en) | Method and apparatus for selecting a primary resource in a redundant subsystem | |
US6857065B2 (en) | System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory | |
CN111612684B (zh) | 电子装置与其控制方法 | |
CN112631664B (zh) | 信号分配方法、装置、计算机设备及可读存储介质 | |
CN110471811B (zh) | 一应用于输入输出接口配置的控制系统 | |
US6189128B1 (en) | Design for testability method selectively employing two methods for forming scan paths in a circuit | |
US6769069B1 (en) | Service processor control of module I / O voltage level | |
CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
TWI697865B (zh) | 具圖形處理運算資源配置功能之電子裝置與其控制方法 | |
CN106030561A (zh) | 计算系统控制 | |
CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
CN109994147B (zh) | 一种固态硬盘的测试装置及方法 | |
CN112650700A (zh) | 一种基于PCIe SWITCH的系统装置及配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |