CN111610816B - 供电电压校准装置和供电电压校准方法 - Google Patents

Abstract

本申请涉及一种供电电压校准装置和供电电压校准方法。其中，该供电电压校准方法包括：供电电压校准装置获取供电芯片输出的供电电压；供电电压校准装置根据供电电压与目标供电电压，生成阻值调整指令，并将阻值调整指令发送给光电探测器的供电芯片的数字电位器，其中，阻值调整指令用于调节数字电位器的阻值。通过本申请，解决了受温度变化或供电通道不一致性等因素影响导致光电探测器的供电电压不一致的问题，提高了光电探测器的供电电压一致性。

Description

供电电压校准装置和供电电压校准方法

技术领域

本申请涉及光电探测器领域，特别是涉及一种光电探测器的供电电压校准装置和供电电压校准方法。

背景技术

PET系统依赖于光电探测器探测到的光子对符合计数来重建医学扫描图像。光电探测器是PET系统的重要组件。目前，PET系统常用的光电探测器为硅光电倍增管(SiliconPhotoMultiplier，简称为SiPM)。在给PET系统中的SiPM供电时，出于驱动能力的考虑，需要用多片低压差线性稳压器(Low DropOut regulator，简称为LDO)电源芯片对不同的SiPM进行供电。由于不同的LDO电源芯片输出的供电电压存在误差、供电通道存在不一致性，这种误差和不一致性都会导致不同SiPM增益的不一致，进而导致图像质量变差。

LDO电源芯片可以通过对其电压调节端上电压值的调节来调整其供电电压。通常，为了消除或减小不同的LDO电源芯片的供电电压误差，是依靠人工调节连接在电压调节端上的数字电位器的阻值，使得数字电位器的分压发生改变，而该数字电位器上的分压又被连接到电压调节端，从而实现LDO电源芯片的供电电压的调节。

然而，人工调节数字电位器的阻值需要耗费不少的精力。并且，数字电位器从本质上来说还是半导体器件，其温度系数大，容易受到电流、电压、温度变化的影响。尤其是温度变化对数字电位器阻值影响大，导致LDO电源芯片在温度变化时供电电压误差增大。而在温度变化时完全依靠人工调数字电位器既不经济也不现实。

发明内容

本申请实施例提供了一种供电电压校准装置和供电电压校准方法，以至少解决受温度变化或供电通道不一致性等因素影响导致光电探测器的供电电压不一致的问题。

第一方面，本申请实施例提供了一种供电电压校准装置，用于校准光电探测器的供电芯片的供电电压，所述供电芯片通过调节数字电位器的阻值来调节所述供电电压，所述供电电压校准装置包括：电压采样单元、电压偏差校正单元和数字电位器驱动单元，其中，所述电压采样单元，与所述电压偏差校正单元电性连接，用于获取所述供电芯片输出的供电电压；所述电压偏差校正单元，与所述数字电位器驱动单元电性连接，用于根据所述供电电压与目标供电电压，生成控制信号；所述数字电位器驱动单元，用于根据所述控制信号，调节所述数字电位器的阻值。

在其中一些实施例中，所述供电电压校准装置包括FPGA模块和分压单元；其中，所述FPGA模块包括所述电压采样单元、所述电压偏差校正单元和所述数字电位器驱动单元；所述分压单元电性连接于所述电压采样单元的输入端，用于将所述供电电压等比例缩小后传递给所述电压采样单元。

在其中一些实施例中，所述分压单元采用分压电阻分压，所述分压电阻的精度不低于0.1％。

在其中一些实施例中，所述电压偏差校正单元包括存储器和控制器，所述存储器与所述控制器电性连接，所述电压采样单元和所述数字电位器驱动单元分别与所述控制器电性连接；其中，所述存储器中存储有所述目标供电电压；所述控制器用于根据所述供电电压与所述目标供电电压，生成所述控制信号。

在其中一些实施例中，所述数字电位器驱动单元通过SPI总线与所述数字电位器通讯。

第二方面，本申请实施例提供了一种供电电压校准方法，用于校准光电探测器的供电芯片的供电电压，所述供电芯片通过调节数字电位器的阻值来调节所述供电电压，所述方法包括：

供电电压校准装置获取所述供电芯片输出的供电电压；

所述供电电压校准装置根据所述供电电压与目标供电电压，生成阻值调整指令，并将所述阻值调整指令发送给所述光电探测器的供电芯片的数字电位器，其中，所述阻值调整指令用于调节所述数字电位器的阻值。

在其中一些实施例中，供电电压校准装置获取所述供电芯片输出的供电电压包括：

所述供电电压校准装置多次获取所述供电芯片输出的供电电压，并取多次获取的供电电压的平均值作为用于生成所述阻值调整指令的所述供电电压。

在其中一些实施例中，所述供电电压校准装置根据所述供电电压与目标供电电压，生成阻值调整指令包括：

所述供电电压校准装置根据所述供电电压与所述目标供电电压的均值，生成所述阻值调整指令。

在其中一些实施例中，所述方法包括：

所述供电电压校准装置循环执行下列步骤，直至所述供电电压相对于所述目标供电电压的误差值小于预设值：获取所述供电芯片输出的供电电压，根据所述供电电压与所述目标供电电压的均值，生成所述阻值调整指令，并将所述阻值调整指令发送给所述供电芯片的数字电位器。

在其中一些实施例中，在所述供电电压相对于所述目标供电电压的误差值小于预设值之后，所述方法还包括：

所述供电电压校准装置存储与所述供电芯片的数字电位器当前的阻值对应的控制参数；

当所述供电芯片上电时，所述供电电压校准装置根据存储的所述控制参数生成阻值调整指令，并将该阻值调整指令发送给所述供电芯片的数字电位器。

相比于相关技术，本申请实施例提供的供电电压校准装置和供电电压校准方法，通过供电电压校准装置获取供电芯片输出的供电电压；供电电压校准装置根据供电电压与目标供电电压，生成阻值调整指令，并将阻值调整指令发送给光电探测器的供电芯片的数字电位器，其中，阻值调整指令用于调节数字电位器的阻值的方式，解决了受温度变化或供电通道不一致性等因素影响导致光电探测器的供电电压不一致的问题，提高了光电探测器的供电电压一致性。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例的供电电压校准装置的结构示意图；

图2是根据本申请优选实施例的供电电压校准装置与供电芯片连接的电路拓扑图；

图3是根据本申请实施例的供电电压校准方法的流程图；

图4是根据本申请实施例的计算机设备的硬件结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

本实施例提供了一种供电电压校准装置，该供电电压校准装置用于校准光电探测器的供电芯片的供电电压，其中，该供电芯片通过调节数字电位器的阻值来调节供电电压。

图1是根据本申请实施例的供电电压校准装置的结构示意图，如图1所示，该供电电压校准装置包括：电压采样单元10、电压偏差校正单元20和数字电位器驱动单元30。其中，电压采样单元10与电压偏差校正单元20电性连接，电压偏差校正单元20与数字电位器驱动单元30电性连接。

上述的供电电压校准装置在工作时，电压采样单元10与供电芯片的供电电压输出端连接，数字电位器驱动单元30与连接在供电芯片的电压调节端的数字电位器电性连接。

电压采样单元10在采样得到供电电压之后，将供电电压或者供电电压对应的采样电压送入电压偏差校正单元20。

电压偏差校正单元20则根据供电电压与目标供电电压，生成控制信号；如果电压偏差校正单元20接收到的是采样电压，则电压偏差校正单元20还可以将采样电压按照设定比例放大得到供电电压，然后再根据供电电压与目标供电电压生成控制信号。

电压偏差校正单元20可以为P控制器、PI控制器、PID控制器、模糊控制器，还可以是其他的具有负反馈功能的闭环控制器。通常而言，控制器输出的控制量不足以驱动被控对象。在本实施例中，为了能够驱动数字电位器，电压偏差校正单元20和数字电位器驱动单元30连接。

数字电位器驱动单元30根据控制器发来的控制信号，生成驱动信号调节数字电位器的阻值。在数字电位器的阻值被改变以后，数字电位器两端的分压也随之改变。由于数字电位器上的分压被连接到供电芯片的电压调节端，因此，供电芯片输出的供电电压也被随之改变。

如果一次供电电压校准没有将供电芯片的供电电压调节到目标供电电压，则可以重复上述供电电压校准，直至供电电压被调节到目标供电电压允许的误差范围内。

图2是根据本申请优选实施例的供电电压校准装置与供电芯片连接的电路拓扑图，如图2所示，数字电位器连接在供电芯片的电压调节端adj，电压采样单元10连接在供电芯片的电压输出端out，供电芯片由电压输入端In的电源Vin供电。在其中一些实施例中，电压采样单元10、电压偏差校正单元20和数字电位器驱动单元30中的一个或者多个可以通过FPGA模块1实现。由于常用的光电检测器所需的供电电压为数十伏的量级，而以一种FPGA模块为例，其电压采样单元XADC可以实现12bit 1M采样率的电压采样，然而其能够采样的动态范围为0～1伏。因此，在采用FPGA模块来实现电压采样单元10时，供电芯片的供电电压可以经过分压单元40分压后再送入FPGA模块内的电压采样单元10进行采样。分压单元40用于将供电电压等比例缩小后传递给电压采样单元10。

在本实施例中采用的分压单元40为串联在供电电压输出端out和接地端的两个电阻，该分压单元40结构简单。供电电压被两个电阻分别分压后，其中一个电阻的分压被电压采样单元10采样。为了确保分压精度，分压单元40采用的分压电阻精度尽量要高，例如在本实施例中分压电阻的精度不低于0.1％。

在其中一些实施例中，电压偏差校正单元20包括存储器21和控制器22，存储器21与控制器22电性连接，电压采样单元10和数字电位器驱动单元30分别与控制器22电性连接；其中，存储器21中存储有目标供电电压；控制器22用于根据供电电压与目标供电电压，生成控制信号。

在其中一些实施例中，存储器21为非易失性存储器，这样使得即使供电电压校准装置掉电后，其存储的目标供电电压仍继续保留，并在上电后，根据目标供电电压进行供电电压校准。

相对于机械电位器只要不改变游标位置，断电再复电后，游标值保持不变；数字电位器情况则不一样。有的数字电位器内置EEPROM，能够记忆上一次配置的电阻值，复电后电阻值保持不变。有的数字电位器复电后将电阻值自动设为中值。有的数字电位器在复电后将电阻值随机设值。在本申请的一些实施例中，存储器21还可以用于存储其他的参数，例如，在完成供电电压校准后，可以将最终得到的控制量相关参数(例如数字电位器的阻值，数字电位器驱动单元发出的驱动信号相关参数)存储在存储器21中，在下一次上电时，控制器22和数字电位器驱动单元30根据该控制量相关参数生成驱动信号，实现对数字电位器的上电配置，则在每次上电时都能够快速完成光电检测器的供电电压校准。

在供电电压被调节到目标供电电压允许的误差范围内时，完成供电电压校准。在此后，电压采样单元10可以继续采样供电电压，而电压偏差校正单元20通过比较供电电压与目标供电电压的差值(或者差值的绝对值)是否在允许的误差范围内，来决定是否生成控制信号。其中，在供电电压与目标供电电压的差值(或者差值的绝对值)在允许的误差范围内，则不生成控制信号。随着温度变化或者数字电位器或供电芯片性能的变化，导致供电芯片的供电电压出现偏差，直至供电电压与目标供电电压的差值超出允许的误差范围，则电压偏差校正单元20开始生成控制信号，以实现对供电电压的校准。

在其中一些实施例中，数字电位器驱动单元30通过串行外设接口(SerialPeripheral Interface，简称为SPI)总线与数字电位器通讯。SPI总线是一种同步串行外设接口，它可以使FPGA芯片与各种外围设备以串行方式进行通信以交换信息。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线(SCLK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)和低电平有效的从机选择线(SS)(有的SPI接口芯片带有中断信号线(INT)、有的SPI接口芯片没有主机输出/从机输入数据线(MOSI))。并且，通过将多个数字电位器接入SPI总线，使用一个供电电压校准装置可以为SPI总线上的多个数字电位器配置阻值，从而实现多个供电芯片的供电电压校准，节约了成本。

本实施例还提供了一种供电电压校准方法，用于校准光电探测器的供电芯片的供电电压，供电芯片通过调节数字电位器的阻值来调节供电电压。图3是根据本申请实施例的供电电压校准方法的流程图。如图3所示，该流程包括如下步骤：

步骤S301，供电电压校准装置获取供电芯片输出的供电电压。

步骤S302，供电电压校准装置根据供电电压与目标供电电压，生成阻值调整指令，并将阻值调整指令发送给光电探测器的供电芯片的数字电位器，其中，阻值调整指令用于调节数字电位器的阻值。

通过上述步骤，根据供电电压与目标供电电压生成阻值调整指令实现对供电芯片的数字电位器的阻值配置，从而调节光电探测器的供电芯片的供电电压，解决了受温度变化或供电通道不一致性等因素影响导致光电探测器的供电电压不一致的问题，提高了光电探测器的供电电压一致性。

为了降低测量误差，在其中一些实施例中，供电电压校准装置获取供电芯片输出的供电电压时，供电电压校准装置可以多次获取供电芯片输出的供电电压，并取多次获取的供电电压的平均值作为用于生成阻值调整指令的供电电压。例如，每采样到32次供电电压取该32次供电电压的平均值，然后将该平均值与目标供电电压进行比较，根据比较结果设置数字电位器的阻值。

在其中一些实施例中，供电电压校准装置根据供电电压与目标供电电压，生成阻值调整指令包括：供电电压校准装置比较供电电压和目标供电电压的大小；在供电电压大于目标供电电压且偏差超出预设误差值的情况下，供电电压校准装置生成第一阻值调整指令，第一阻值调整指令用于降低数字电位器的电阻值；在供电电压小于目标供电电压且偏差超出预设误差值的情况下，供电电压校准装置生成第二阻值调整指令，第二阻值调整指令用于增加数字电位器的电阻值；重复上述步骤，直至供电电压相对于目标供电电压的误差值小于预设误差值。

通过上述步骤多次迭代调整数字电位器的阻值，最终将使得数字电位器在某个阻值时，供电芯片的供电电压相对于目标供电电压的误差值小于预设误差值，从而完成供电电压校准。

然而，如果以固定步长调整数字电位器的阻值，步长太大，则无法达到足够的精度甚至无法将供电电压调整到目标供电电压附近；如果步长太小，则需要很多次调整过程才能够完成校准。为了提高调整效率并保证调整精度，在本申请实施例中使用了变化的步长来调整数字电位器的阻值，即每次调整的步长都为上一次调整步长的一半，即二分法。

参考图2，采用二分法调节供电电压包括如下步骤：

步骤1，开始调节时，先确定二分法调节区间的边界。首先FPGA模块给电位计配置一个初始值D0，LDO产生一个输出电压V0，经过R1和R2两个0.1％精度的电阻分压后，送入XADC进行采样，为了降低测量误差，可以采用32次采样求平均的办法，将采样平均值S0与调节目标值S做对比。如果S0比S小，则将D0作为调节区间的下边界，电位计配置值的上限作为上边界。如果S0比S大，则将0作为调节区间的下边界，D0作为调节区间的上边界。

步骤2，确定调节区间确定后，将调节边界的中心值作为这一次的配置值D1对数字电位计进行配置，再一次将采样平均值S1和S对比，并根据对比结果更新调节区间。如果S1大于S则保留调节区间的下边界，并将调节区间的上边界更新为D1，如果S1小于S则保留调节区间的上边界，并将调节区间的下边界更新为D1。

步骤3，重复步骤2，直到采样平均值Sn收敛到S的一个误差范围内，此时则认为调节成功。

在其中一些实施例中，在供电电压相对于目标供电电压的误差值小于预设误差值之后，供电电压校准装置存储与供电芯片的数字电位器当前的阻值对应的控制参数；当供电芯片上电时，供电电压校准装置根据存储的控制参数生成阻值调整指令，并将该阻值调整指令发送给供电芯片的数字电位器。

另外，结合图3描述的本申请实施例的供电电压校准方法可以由计算机设备来实现。图4为根据本申请实施例的计算机设备的硬件结构示意图。

计算机设备可以包括处理器41以及存储有计算机程序指令的存储器42。

具体地，上述处理器41可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，简称为ASIC)，或者可以被配置成实施本申请实施例的一个或多个集成电路。

其中，存储器45可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器45可包括硬盘驱动器(Hard Disk Drive，简称为HDD)、软盘驱动器、固态驱动器(SolidState Drive，简称为SSD)、闪存、光盘、磁光盘、磁带或通用串行总线(Universal SerialBus，简称为USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器45可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器45可在数据处理装置的内部或外部。在特定实施例中，存储器45是非易失性(Non-Volatile)存储器。在特定实施例中，存储器45包括只读存储器(Read-Only Memory，简称为ROM)和随机存取存储器(RandomAccess Memory，简称为RAM)。在合适的情况下，该ROM可以是掩模编程的ROM、可编程ROM(Programmable Read-Only Memory，简称为PROM)、可擦除PROM(Erasable ProgrammableRead-Only Memory，简称为EPROM)、电可擦除PROM(Electrically Erasable ProgrammableRead-Only Memory，简称为EEPROM)、电可改写ROM(Electrically Alterable Read-OnlyMemory，简称为EAROM)或闪存(FLASH)或者两个或更多个以上这些的组合。在合适的情况下，该RAM可以是静态随机存取存储器(Static Random-Access Memory，简称为SRAM)或动态随机存取存储器(Dynamic Random Access Memory，简称为DRAM)，其中，DRAM可以是快速页模式动态随机存取存储器(Fast Page Mode Dynamic Random Access Memory，简称为FPMDRAM)、扩展数据输出动态随机存取存储器(Extended Date Out Dynamic RandomAccess Memory，简称为EDODRAM)、同步动态随机存取内存(Synchronous Dynamic Random-Access Memory，简称SDRAM)等。

存储器45可以用来存储或者缓存需要处理和/或通信使用的各种数据文件，以及处理器42所执行的可能的计算机程序指令。

处理器41通过读取并执行存储器42中存储的计算机程序指令，以实现上述实施例中的任意一种供电电压校准方法。

在其中一些实施例中，计算机设备还可包括通信接口43和总线40。其中，如图4所示，处理器41、存储器42、通信接口43通过总线40连接并完成相互间的通信。

通信接口43用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。通信接口43还可以实现与其他部件例如：外接设备、图像/数据采集设备、数据库、外部存储以及图像/数据处理工作站等之间进行数据通信。

总线40包括硬件、软件或两者，将计算机设备的部件彼此耦接在一起。总线40包括但不限于以下至少之一：数据总线(Data Bus)、地址总线(Address Bus)、控制总线(Control Bus)、扩展总线(Expansion Bus)、局部总线(Local Bus)。举例来说而非限制，总线40可包括图形加速接口(Accelerated Graphics Port，简称为AGP)或其他图形总线、增强工业标准架构(Extended Industry Standard Architecture，简称为EISA)总线、前端总线(Front Side Bus，简称为FSB)、超传输(Hyper Transport，简称为HT)互连、工业标准架构(Industry Standard Architecture，简称为ISA)总线、无线带宽(InfiniBand)互连、低引脚数(Low Pin Count，简称为LPC)总线、存储器总线、微信道架构(Micro ChannelArchitecture，简称为MCA)总线、外围组件互连(Peripheral Component Interconnect，简称为PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(Serial AdvancedTechnology Attachment，简称为SATA)总线、视频电子标准协会局部(Video ElectronicsStandards Association Local Bus，简称为VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线40可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线，但本申请考虑任何合适的总线或互连。

另外，结合上述实施例中的供电电压校准方法，本申请实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种供电电压校准方法。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种供电电压校准装置，用于校准光电探测器的供电芯片的供电电压，所述供电芯片通过调节数字电位器的阻值来调节所述供电电压，其特征在于，所述供电电压校准装置对所述供电芯片的输出电压进行实时校准和上电时的快速校准；所述供电电压校准装置包括：电压采样单元、电压偏差校正单元和数字电位器驱动单元，其中，所述电压采样单元，与所述电压偏差校正单元电性连接，用于获取所述供电芯片输出的供电电压；所述电压偏差校正单元，与所述数字电位器驱动单元电性连接，用于根据所述供电电压与目标供电电压，生成控制信号；所述数字电位器驱动单元，通过SPI总线与多个所述数字电位器通讯，用于根据所述控制信号，调节多个所述数字电位器的阻值。

2.根据权利要求1所述的供电电压校准装置，其特征在于，所述供电电压校准装置包括FPGA模块和分压单元；其中，所述FPGA模块包括所述电压采样单元、所述电压偏差校正单元和所述数字电位器驱动单元；所述分压单元电性连接于所述电压采样单元的输入端，用于将所述供电电压等比例缩小后传递给所述电压采样单元。

3.根据权利要求2所述的供电电压校准装置，其特征在于，所述分压单元采用分压电阻分压，所述分压电阻的精度不低于0.1％。

4.根据权利要求1所述的供电电压校准装置，其特征在于，所述电压偏差校正单元包括存储器和控制器，所述存储器与所述控制器电性连接，所述电压采样单元和所述数字电位器驱动单元分别与所述控制器电性连接；其中，所述存储器中存储有所述目标供电电压；所述控制器用于根据所述供电电压与所述目标供电电压，生成所述控制信号。

5.一种供电电压校准方法，用于校准光电探测器的供电芯片的供电电压，所述供电芯片通过调节数字电位器的阻值来调节所述供电电压，其特征在于，所述方法对所述供电芯片的输出电压进行实时校准和上电时的快速校准；所述方法包括：

供电电压校准装置获取所述供电芯片输出的供电电压；

所述供电电压校准装置根据所述供电电压与目标供电电压，生成阻值调整指令，并将所述阻值调整指令通过SPI总线发送给所述光电探测器的多个供电芯片的数字电位器，其中，所述阻值调整指令用于调节所述数字电位器的阻值。

6.根据权利要求5所述的供电电压校准方法，其特征在于，供电电压校准装置获取所述供电芯片输出的供电电压包括：

所述供电电压校准装置多次获取所述供电芯片输出的供电电压，并取多次获取的供电电压的平均值作为用于生成所述阻值调整指令的所述供电电压。

7.根据权利要求5所述的供电电压校准方法，其特征在于，所述供电电压校准装置根据所述供电电压与目标供电电压，生成阻值调整指令包括：

所述供电电压校准装置比较所述供电电压和所述目标供电电压的大小；

在所述供电电压大于目标供电电压且偏差超出预设误差值的情况下，所述供电电压校准装置生成第一阻值调整指令，所述第一阻值调整指令用于降低所述数字电位器的电阻值；在所述供电电压小于目标供电电压且偏差超出预设误差值的情况下，所述供电电压校准装置生成第二阻值调整指令，所述第二阻值调整指令用于增加所述数字电位器的电阻值；重复上述步骤，直至所述供电电压相对于所述目标供电电压的误差值小于预设误差值。

8.根据权利要求7所述的供电电压校准方法，其特征在于，在所述数字电位器的阻值调整中，所述阻值调整指令调整所述数字电位器的阻值变化值为上一次调整所述数字电位器的阻值变化值的一半。

9.根据权利要求7所述的供电电压校准方法，其特征在于，在所述供电电压相对于所述目标供电电压的误差值小于预设误差值之后，所述方法还包括：

所述供电电压校准装置存储与所述供电芯片的数字电位器当前的阻值对应的控制参数；

当所述供电芯片上电时，所述供电电压校准装置根据存储的所述控制参数生成阻值调整指令，并将该阻值调整指令发送给所述供电芯片的数字电位器。

10.根据权利要求7所述的供电电压校准方法，其特征在于，在所述供电电压相对于所述目标供电电压的误差值小于预设误差值之后，所述方法还包括：

电压采样单元继续采样所述供电电压并重复该步骤，直至所述供电电压与目标供电电压的差值超出允许的误差范围，则所述供电电压校准装置根据所述差值进行电压校准。

Images