CN111610422A - 多芯片igbt模块键合线缺陷的监测电路及监测方法 - Google Patents

Abstract

本发明公开了多芯片IGBT模块键合线缺陷的监测电路及监测方法，该监测电路包括驱动器，驱动器包括隔离电源单元、信号比较单元、信号运算单元、工作驱动单元和状态监测单元；隔离电源单元用于向其它各单元供电；信号比较单元用于将多芯片IGBT模块的门极电压Vge与基准预设值Vsth进行比较；信号运算单元用于向工作驱动单元和状态监测单元输出不同的控制信号；工作驱动单元控制多芯片IGBT模块的开通和关断；状态监测单元控制是否向多芯片IGBT模块内注入恒定的门极电流。既能保证多芯片IGBT模块的正常工作，又能在不拆卸的情况下方便地进行监测，确保准确的评估多芯片IGBT模块老化状态。

Description

多芯片IGBT模块键合线缺陷的监测电路及监测方法

技术领域

本发明涉及电力电子技术领域，具体涉及多芯片IGBT模块键合线缺陷的监测电路及监测方法。

背景技术

电力电子装置在新能源发电、交通牵引、航空航天等领域得到了广泛运用，提高电力电子装置的可靠性能满足更严格的安全和成本需求。绝缘栅双极型晶体管(insulatedgate bipolar transistor，IGBT)模块作为一款通用的功率半导体器件，广泛应用于宽功率等级的电力电子装置中。为提高功率模块的通流能力和降低使用成本，键合线封装的多芯片IGBT模块被认为是提高功率模块容量的一种有前途的解决方案，多芯片IGBT模块是由多个芯片并联连接而成，在每个芯片内又由多个IGBT组成，然而，复杂恶劣的工况和交变的热-机械应力使得IGBT 模块也成为电力电子装置中易老化损坏的器件之一。由功率模块老化引起的不可预见的故障会带来昂贵的代价，对含缺陷的多芯片IGBT模块的状态监测也成为了提高大功率电力电子系统可靠性的一种经济有效的方法。

键合线疲劳失效是IGBT模块常见的封装失效故障之一，现有的对IGBT模块键合线状态检测的方法主要有非电气量监测和电气量监测。其中非电气量监测主要有X光检测、涡流脉冲成像等技术，这些技术更多运用于故障后IGBT模块的失效分析，不适用于工业现场对IGBT模块键合线缺陷进行监测。电气量监测的方法主要有IGBT饱和压降、短路电流和门极开关信号等方法；IGBT饱和压降的方法是利用键合线脱落后IGBT模块两端等效寄生电阻增大，通过注入一定量的电流来监测IGBT模块键合线的健康状态，由于IGBT饱和压降受到芯片结温的影响，而多芯片IGBT模块中各个芯片的温度不一致，导致这种在监测中需要保证恒定电流且同时需要获取监测过程中模块结温的方法对IGBT模块的键合线缺陷监测有一定的局限性；短路电流的方法是利用IGBT模块转移特性中各温度点有一个相同的短路电流，该短路电流随IGBT模块键合线缺陷的增大而减小，且不受温度的影响，但短路电流无论是对IGBT模块还是电力电子设备的潜在危害性是比较大的；门极开关信号可用来监测多芯片IGBT模块键合线的缺陷状态，但这些开关特征量很容易受到噪声的影响，并且要求采样设备具有很高的采样频率，不利于工业现场实际应用。

因此，如何提供一种便捷对多芯片IGBT模块的键合线缺陷状态进行监测的电路和方法，使得既能保证IGBT模块的正常工作，又能在不拆卸的情况下方便地进行参数监测，确保准确的评估多芯片IGBT模块的老化状态，提高模块和系统的可靠性成为了急需解决的技术问题。

发明内容

针对现有技术存在的上述不足，本发明要解决的技术问题是：如何提供一种既能保证多芯片IGBT模块的正常工作，又能在不拆卸的情况下方便地进行监测，确保准确的评估多芯片IGBT模块老化状态的多芯片IGBT模块键合线缺陷的监测电路。

另外，本申请还提供一种多芯片IGBT模块键合线缺陷的监测方法，以实现既能保证多芯片IGBT模块的正常工作，又能在不拆卸的情况下方便地进行监测，确保准确的评估多芯片IGBT模块老化状态的目的。

为了解决上述技术问题，本发明采用如下技术方案：

多芯片IGBT模块键合线缺陷的监测电路，包括驱动器，所述驱动器包括隔离电源单元、信号比较单元、信号运算单元、工作驱动单元和状态监测单元；

所述隔离电源单元用于向所述信号比较单元、所述信号运算单元、所述工作驱动单元和所述状态监测单元供电；

所述信号比较单元用于将多芯片IGBT模块的门极电压Vge与基准预设值Vsth进行比较，并将比较的结果输出给所述信号运算单元；

所述信号运算单元根据接收到的所述信号比较单元比较的结果向所述工作驱动单元和所述状态监测单元输出不同的控制信号；

所述工作驱动单元根据接收到的所述信号运算单元的控制信号来控制多芯片IGBT模块的开通和关断；

所述状态监测单元根据接收到的所述信号运算单元的控制信号来控制是否向多芯片IGBT模块内注入门极电流。

本发明的工作原理是：在对多芯片IGBT模块键合线缺陷状态进行监测时，首先由信号运算单元发出控制信号给工作驱动单元，使得工作驱动单元控制多芯片IGBT模块的关断，此时多芯片IGBT模块的门极电压Vge小于基准预设值Vsth；信号比较单元将多芯片IGBT模块的门极电压Vge与基准预设值Vsth的比较结果输出给信号运算单元，信号运算单元发出控制信号给状态监测单元，使得状态监测单元向多芯片IGBT模块内注入恒定的门极电流，此时多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元发出控制信号给状态监测单元，使得状态监测单元停止向多芯片IGBT模块内注入恒定的门极电流；计算状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t，利用该时间t来表征多芯片IGBT模块键合线的缺陷状态。

多芯片IGBT模块是由多条并联连接的芯片支路组成，而每条芯片支路是由IGBT支路和与其连接的键合线构成。当状态监测单元向多芯片IGBT模块注入恒定门极电流时，该门极电流是均匀分布并流入到多个并联连接的芯片内的，当其中一个或多个芯片支路内的IGBT键合线全部断裂后，门极电流就不会再流入到IGBT键合线全部断裂的芯片处，由此使得分布到其余并联连接的芯片上的电流变大，故而多芯片IGBT模块的门极电压Vge增加的速度变快，多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth的时间将减小，状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t也将减小，因此通过计算状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t就可以来表征多芯片IGBT模块内键合线的缺陷状态。

本发明的有益效果在于：本发明的监测电路既能保证多芯片IGBT模块的正常应用，又能在多芯片IGBT模块不拆卸的情况下进行测试，而且具有实时在线监测的潜能，同时该监测电路的集成度高，监测的方法易于实施，对多芯片IGBT模块老化状态的评估准确，由此提高多芯片IGBT模块和具有该多芯片IGBT模块系统的可靠性，具有实际应用的价值。

同时，本发明的监测电路在进行监测时，是在多芯片IGBT模块关断状态下进行监测的，实验验证该方法不受芯片结温的影响，具有实时在线监测的能力。

优选的，还包括微处理器，所述微处理器向所述驱动器发出作为所述驱动器的输入控制信号Svi和Sci,所述信号运算单元接收所述驱动器的输入控制信号Svi和Sci，所述信号运算单元将接收到的所述驱动器的输入控制信号Svi和Sci与所述信号比较单元输出的结果进行运算处理后得到输出控制信号Sv和Sc，其中输出控制信号Sv输出给所述工作驱动单元，输出控制信号Sc输出给所述状态监测单元,且所述输出控制信号Sc还作为所述驱动器的输出控制信号Sc输出给所述微处理器；

所述工作驱动单元的输出端与多芯片IGBT模块进行连接，并能够在输出控制信号Sv为高电平时控制多芯片IGBT模块的开通，且在输出控制信号Sv为低电平时控制多芯片IGBT模块的关断；

所述状态监测单元的输出端与多芯片IGBT模块进行连接，在多芯片IGBT模块处于关断状态时，所述状态监测单元能够在输出控制信号Sc为高电平时向多芯片IGBT模块注入恒定的门极电流，以为提供多芯片IGBT模块键合线缺陷监测的条件，且在输出控制信号Sc为低电平时停止向多芯片IGBT模块注入恒定的门极电流。

这样，在进行监测时，首先微处理器向驱动器发出作为驱动器的输入控制信号Svi和Sci均为低电平，此时信号运算单元的输出控制信号Sv和Si也均为低电平，工作驱动单元控制多芯片IGBT模块保持关断状态，多芯片IGBT模块的门极电压Vge小于基准预设值Vsth，状态监测单元停止向多芯片IGBT模块内注入门极电流；

然后，微处理器向驱动器发出作为驱动器的输入控制信号Svi保持为低电平，工作驱动单元将控制多芯片IGBT模块保持为关断状态，微处理器向驱动器发出作为驱动器的输入控制信号Sci由低电平变为高电平，此时状态监测单元开始向多芯片IGBT模块内注入门极电流，使得多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元将信号比较单元输出的结果与驱动器的输入控制信号Sci进行运算处理，使得信号运算单元的输出控制信号Sc由高电平变为低电平，状态监测单元停止向多芯片IGBT模块内注入门极电流，同时驱动器的输出控制信号Sc还将输出给微处理器，微处理器根据接收到的驱动器的输出控制信号Sc变为低电平时，微处理器还将驱动器的输入控制信号Sci由高电平变为低电平；这样，状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t即为驱动器的输出控制信号Sc保持为高电平的时间tgsc，利用该时间tgsc即可来表征多芯片IGBT模块内键合线的缺陷状态。

优选的，所述隔离电源单元具有一个输入接口和多个输出接口，所述隔离电源单元的输入接口用于与外部电源连接，所述隔离电源单元的输出接口分别与所述信号比较单元、所述信号运算单元、所述工作驱动单元和所述状态监测单元连接，其中所述隔离电源单元与所述工作驱动单元的输出接口能够输出-Vm和+Vs两个电压值，所述隔离电源单元与所述状态监测单元的输出接口能够输出-Vm和+Vc两个电压值。

这样，利用隔离电源单元输出多个不同的电压值，以满足信号比较单元、信号运算单元、工作驱动单元和状态监测单元对电压值的不同需求。

优选的，所述工作驱动单元包括IGBT第一门极驱动器、电阻R0、电阻R1、电阻R2、双向稳压管TVS和具有并联体二极管的N沟道增强型MOSFET，所述IGBT第一门极驱动器的输入端通过电阻R0与输出控制信号Sv连接，所述IGBT第一门极驱动器的两个电源端分别与所述隔离电源单元中能够输出-Vm和+Vs两个电压值的输出接口连接，所述IGBT第一门极驱动器的输出端与所述N沟道增强型MOSFET的源极连接，所述N沟道增强型MOSFET的栅极通过反向器与所述驱动器的输入控制信号Sci连接，所述N沟道增强型MOSFET的漏极与所述电阻R1的一端连接，所述电阻R1的另一端同时与所述电阻R2的一端、所述状态监测单元的输出端和多芯片IGBT模块的门极连接，所述电阻R2的另一端同时与多芯片IGBT模块的源极和地连接，所述双向稳压管TVS与所述电阻R2并联连接。

这样，当驱动器的输入控制信号Svi为高电平，驱动器的输入控制信号Sci为低电平时，N沟道增强型MOSFET导通，IGBT第一门极驱动器输出高电压+Vs使得多芯片IGBT模块导通，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的高电压+Vs；

当驱动器的输入控制信号Svi和输入控制信号Sci均为低电平时，N沟道增强型MOSFET依然导通，IGBT第一门极驱动器输出低电压-Vm使得多芯片IGBT模块关断，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的低电压-Vm。

这样，工作驱动单元就实现了根据接收到的信号运算单元的控制信号来控制多芯片IGBT模块的开通和关断的目的。

优选的，所述状态监测单元包括IGBT第二门极驱动器、电阻R3、电阻R4、电阻R5、电阻R6、二极管D1、二极管D2、单向稳压管ZD、NPN型晶体管Q1和PNP型晶体管Q2，所述IGBT第二门极驱动器的输入端通过电阻R3与输出控制信号Sc连接，所述IGBT第二门极驱动器的两个电源端分别与所述隔离电源单元中能够输出-Vm和+Vc两个电压值的输出接口连接，所述IGBT第二门极驱动器的输出端通过电阻R4与所述NPN型晶体管Q1的基极连接，所述NPN型晶体管Q1的集电极与所述IGBT第二门极驱动器用于连接+Vc电压值的电源端进行连接，所述NPN型晶体管Q1的发射极同时与所述电阻R5的一端和所述单向稳压管ZD的阴极连接，所述电阻R5的另一端与所述PNP型晶体管Q2的发射极连接，所述单向稳压管ZD的阳极同时与所述PNP型晶体管Q2的基极和所述电阻R6的一端连接，所述电阻R6的另一端与所述二极管D1的阳极连接，所述二极管D1的阴极与所述IGBT第二门极驱动器用于连接-Vm电压值的电源端进行连接，所述PNP型晶体管Q2的集电极与所述二极管D2的阳极连接，所述二极管D2的阴极与多芯片IGBT模块的门极连接。

这样，当驱动器的输入控制信号Svi为低电平，驱动器的输入控制信号Sci为高电平时，N沟道增强型MOSFET关断，输出控制信号Sc为高电平，状态监测单元导通输出，并向多芯片IGBT模块内注入恒定的门极电流，由此使得多芯片IGBT模块的门极电压Vge逐渐增大，当多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth时，信号运算单元的输出控制信号Sc将自动变为低电平信号，状态监测单元断开不输出，并停止向多芯片IGBT模块内注入恒定的门极电流。这样，就实现了根据接收到的信号运算单元的输出控制信号来控制是否向多芯片IGBT模块内注入恒定的门极电流的目的。

优选的，所述信号比较单元包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器Comp和数字隔离器Diso，所述电阻R7的一端用于与多芯片IGBT模块的门极连接，所述电阻R7的另一端同时与所述比较器Comp的反向输入端和所述电阻R8的一端连接，所述电阻R8的另一端同时与所述电源隔离单元中能够输出-Vm电压值的输出接口和地连接，所述电阻R9的一端与所述电源隔离单元中能够输出+VCC电压值的输出接口连接，所述电阻R9的另一端同时与所述电阻R11的一端、所述电阻R10的一端和所述比较器Comp的同相输入端连接，所述电阻R11的另一端同时与所述比较器Comp的输出端和所述数字隔离器Diso的输入端连接，所述电阻R10的另一端接地，所述比较器Comp的两个电源引脚分别与所述电源隔离单元中能够输出+VCC电压值的输出接口和地连接。

这样，比较器Comp与电阻R9，电阻R10和电阻R11构成具有滞后环的反转配置，电阻R7与多芯片IGBT模块的门极连接，用于采用多芯片IGBT模块的门极电压，并将采集到的门极电压Vge经过电阻R7和电阻R8的分压后输入到比较器Comp的反向输入端，+VCC电压值经过电阻R9和电阻R10的分压后得到的基准预设值Vsth输入到比较器Comp的同相输入端，利用比较器Comp将两个输入端的电压值进行比较，当同相输入端电压大于反向输入端电压时，比较器Comp输出高电平，当反向输入端电压增大到同相输入端电压大小时，比较器Comp输出低电压。

优选的，所述信号运算单元包括第一与非门NaS、第二与非门NaR、第三与非门NaD和第一或非门NoR，第一与非门NaS和第二与非门NaR构成SR锁存器，所述第一与非门NaS的一个输入端与所述驱动器的输入控制信号Sci连接，所述第一与非门NaS的另一个输入端与所述第二与非门NaR的输出端连接，所述第二与非门NaR的一个输入端与所述数字隔离器Diso的输出端连接，所述第二与非门NaR的另一个输入端同时与所述第一与非门NaS的输出端和所述第三与非门NaD的一个输入端连接，所述第三与非门NaD的另一个输入端与所述驱动器的输入控制信号Sci连接，所述第三与非门NaD的输出端与第一或非门NoR的一个输入端连接，所述第一或非门NoR的另一个输入端与所述驱动器的输入控制信号Svi连接，所述第一或非门NoR的输出端产生输出控制信号Sc，并通过下拉电阻R12接地。

这样，由第一与非门NaS和第二与非门NaR构成SR锁存器，SR锁存器的两个输入端分别用于接收驱动器的输入控制信号Sci和信号比较单元中数字离合器Diso的输出端信号，同时第三与非门NaD其中一个输入端连接输入控制信号，第一或非门NoR的一个输入端连接驱动器的输入控制信号Svi，这样，信号运算单元就实现了将驱动器的输入控制信号Sci和Svi与信号比较单元的输出信号进行运算的目的。

一种多芯片IGBT模块键合线缺陷的监测方法，采用上述多芯片IGBT模块键合线缺陷的监测电路，包括以下步骤：

步骤1）所述信号运算单元发出控制信号给所述工作驱动单元，使得工作驱动单元控制多芯片IGBT模块的关断，此时多芯片IGBT模块的门极电压Vge小于基准预设值Vsth；

步骤2）所述信号比较单元将步骤1）中多芯片IGBT模块的门极电压Vge与基准预设值Vsth的比较结果输出给所述信号运算单元，所述信号运算单元发出控制信号给状态监测单元，使得状态监测单元向多芯片IGBT模块内注入恒定的门极电流，此时多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元发出控制信号给状态监测单元，使得状态监测单元停止向多芯片IGBT模块内注入恒定的门极电流；

步骤3）计算步骤2）中状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t，利用该时间t来表征多芯片IGBT模块键合线的缺陷状态。

这样，由于多芯片IGBT模块是由多条并联连接的芯片支路组成，而每条芯片支路是由IGBT支路和与其连接的键合线构成，当状态监测单元向多芯片IGBT模块注入恒定门极电流时，该门极电流是均匀分布并流入到多个并联连接的芯片内的，当其中一个或多个芯片支路的IGBT键合线全部断裂后，门极电流就不会再流入到IGBT键合线全部断裂的芯片处，由此使得分布到其余并联连接的芯片上的电流变大，故而多芯片IGBT模块的门极电压Vge增加的速度变快，多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth的时间将减小，状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t也将减小，因此通过计算状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t就可以来表征多芯片IGBT模块内键合线的缺陷状态。

同时，本发明的监测方法，是在多芯片IGBT模块关断状态下进行监测的，实验验证该方法不受芯片结温的影响，具有实时在线监测的能力。

优选的，还包括微处理器，所述微处理器向所述驱动器发出作为所述驱动器的输入控制信号Svi和Sci,所述信号运算单元接收所述驱动器的输入控制信号Svi和Sci，所述信号运算单元将接收到的所述驱动器的输入控制信号Svi和Sci与所述信号比较单元输出的结果进行运算处理后得到输出控制信号Sv和Sc，其中输出控制信号Sv输出给所述工作驱动单元，输出控制信号Sc输出给所述状态监测单元,且所述输出控制信号Sc还作为所述驱动器的输出控制信号Sc输出给所述微处理器；

所述工作驱动单元的输出端与多芯片IGBT模块进行连接，并能够在输出控制信号Sv为高电平时控制多芯片IGBT模块的开通，且在输出控制信号Sv为低电平时控制多芯片IGBT模块的关断；

所述状态监测单元的输出端与多芯片IGBT模块进行连接，在多芯片IGBT模块处于关断状态时，所述状态监测单元能够在输出控制信号Sc为高电平时向多芯片IGBT模块注入恒定的门极电流，以为提供多芯片IGBT模块键合线缺陷监测的条件，且在输出控制信号Sc为低电平时停止向多芯片IGBT模块注入恒定的门极电流。

优选的，所述步骤1）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi和Sci均为低电平，此时信号运算单元的输出控制信号Sv和Si也均为低电平，工作驱动单元控制多芯片IGBT模块保持关断状态，多芯片IGBT模块的门极电压Vge小于基准预设值Vsth，状态监测单元停止向多芯片IGBT模块内注入门极电流；

步骤2）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi保持为低电平，工作驱动单元将控制多芯片IGBT模块保持为关断状态，微处理器向驱动器发出的作为驱动器的输入控制信号Sci由低电平变为高电平，此时状态监测单元开始向多芯片IGBT模块内注入门极电流，使得多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元将信号比较单元输出的结果与微处理器的输入控制信号Sci进行运算处理，使得信号运算单元的输出控制信号Sc由高电平变为低电平，状态监测单元停止向多芯片IGBT模块内注入门极电流，同时驱动器的输出控制信号Sc还将输出给微处理器，微处理器根据接收到的驱动器的输出控制信号Sc变为低电平时，微处理器还将驱动器的输入控制信号Sci由高电平变为低电平；

步骤3）中，状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t即为所述驱动器的输出控制信号Sc保持为高电平的时间tgsc。

附图说明

图1为本发明多芯片IGBT模块键合线缺陷的监测电路的结构框图；

图2为本发明多芯片IGBT模块键合线缺陷的监测电路中工作驱动单元的电路原理图；

图3为本发明多芯片IGBT模块键合线缺陷的监测电路中状态监测单元的电路原理图；

图4为本发明多芯片IGBT模块键合线缺陷的监测电路中信号比较单元的电路原理图；

图5为本发明多芯片IGBT模块键合线缺陷的监测电路中信号运算单元的电路原理图；

图6为本发明多芯片IGBT模块键合线缺陷的监测电路的电路原理图；

图7为本发明多芯片IGBT模块键合线缺陷的监测方法中状态监测的时序图；

图8为以SEMIKRON产两芯片并联支路的SKM300GB120D模块为例采用本发明多芯片IGBT模块键合线缺陷的监测方法进行监测得到的实验波形图。

具体实施方式

下面将结合附图及实施例对本发明作进一步说明。

如附图1到附图6所示，多芯片IGBT模块键合线缺陷的监测电路，包括驱动器，驱动器包括隔离电源单元、信号比较单元、信号运算单元、工作驱动单元和状态监测单元；

隔离电源单元用于向信号比较单元、信号运算单元、工作驱动单元和状态监测单元供电；

信号比较单元用于将多芯片IGBT模块的门极电压Vge与基准预设值Vsth进行比较，并将比较的结果输出给信号运算单元；

信号运算单元根据接收到的信号比较单元比较的结果向工作驱动单元和状态监测单元输出不同的控制信号；

工作驱动单元根据接收到的信号运算单元的控制信号来控制多芯片IGBT模块的开通和关断；

状态监测单元根据接收到的信号运算单元的控制信号来控制是否向多芯片IGBT模块内注入门极电流。

本发明的工作原理是：在对多芯片IGBT模块键合线缺陷状态进行监测时，首先由信号运算单元发出控制信号给工作驱动单元，使得工作驱动单元控制多芯片IGBT模块的关断，此时多芯片IGBT模块的门极电压Vge小于基准预设值Vsth；信号比较单元将多芯片IGBT模块的门极电压Vge与基准预设值Vsth的比较结果输出给信号运算单元，信号运算单元发出控制信号给状态监测单元，使得状态监测单元向多芯片IGBT模块内注入恒定的门极电流，此时多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元发出控制信号给状态监测单元，使得状态监测单元停止向多芯片IGBT模块内注入恒定的门极电流；通过计算状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t，利用该时间t来表征多芯片IGBT模块键合线的缺陷状态。

由于多芯片IGBT模块是由多条并联连接的芯片支路组成，而每条芯片支路是由IGBT支路和与其连接的键合线构成，当状态监测单元向多芯片IGBT模块注入恒定门极电流时，该门极电流是均匀分布并流入到多个并联连接的芯片内的，当其中一个或多个芯片支路的IGBT键合线全部断裂后，门极电流就不会再流入到IGBT键合线全部断裂的芯片处，由此使得分布到其余并联连接的芯片上的电流变大，故而多芯片IGBT模块的门极电压Vge增加的速度变快，多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth的时间将减小，状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t也将减小，因此通过计算状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t就可以来表征多芯片IGBT模块内键合线的缺陷状态。

本发明的有益效果在于：本发明的监测电路既能保证多芯片IGBT模块的正常应用，又能在多芯片IGBT模块不拆卸的情况下进行测试，而且具有实时在线监测的潜能，同时该监测电路的集成度高，监测的方法易于实施，对多芯片IGBT模块老化状态的评估准确，由此提高多芯片IGBT模块和具有该多芯片IGBT模块系统的可靠性，具有实际应用的价值。

在本实施例中，还包括微处理器，微处理器向驱动器发出作为驱动器的输入控制信号Svi和Sci,信号运算单元接收驱动器的输入控制信号Svi和Sci，信号运算单元将接收到的驱动器的输入控制信号Svi和Sci与信号比较单元输出的结果进行运算处理后得到输出控制信号Sv和Sc，其中输出控制信号Sv输出给工作驱动单元，输出控制信号Sc输出给状态监测单元,且输出控制信号Sc还作为驱动器的输出控制信号Sc输出给微处理器；

工作驱动单元的输出端与多芯片IGBT模块进行连接，并能够在输出控制信号Sv为高电平时控制多芯片IGBT模块的开通，且在输出控制信号Sv为低电平时控制多芯片IGBT模块的关断；

状态监测单元的输出端与多芯片IGBT模块进行连接，在多芯片IGBT模块处于关断状态时，状态监测单元能够在输出控制信号Sc为高电平时向多芯片IGBT模块注入恒定的门极电流，以为提供多芯片IGBT模块键合线缺陷监测的条件，且在输出控制信号Sc为低电平时停止向多芯片IGBT模块注入恒定的门极电流。

这样，在进行监测时，首先微处理器向驱动器发出作为驱动器的输入控制信号Svi和Sci均为低电平，此时信号运算单元的输出控制信号Sv和Sc也均为低电平，工作驱动单元控制多芯片IGBT模块保持关断状态，多芯片IGBT模块的门极电压Vge小于基准预设值Vsth，状态监测单元停止向多芯片IGBT模块内注入门极电流；

然后，微处理器向驱动器发出作为驱动器的输入控制信号Svi保持为低电平，工作驱动单元将控制多芯片IGBT模块保持为关断状态，微处理器向驱动器发出作为驱动器的输入控制信号Sci由低电平变为高电平，此时状态监测单元开始向多芯片IGBT模块内注入门极电流，使得多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元将信号比较单元输出的结果与驱动器的输入控制信号Sci进行运算处理，使得信号运算单元的输出控制信号Sc由高电平变为低电平，状态监测单元停止向多芯片IGBT模块内注入门极电流，同时驱动器的输出控制信号Sc还将输出给微处理器，微处理器根据接收到的驱动器的输出控制信号Sc变为低电平时，微处理器还将驱动器的输入控制信号Sci由高电平变为低电平；这样，状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t即为驱动器的输出控制信号Sc保持为高电平的时间tgsc，利用该时间tgsc即可来表征多芯片IGBT模块内键合线的缺陷状态。

在本实施例中，隔离电源单元具有一个输入接口和多个输出接口，隔离电源单元的输入接口用于与外部电源连接，隔离电源单元的输出接口分别与信号比较单元、信号运算单元、工作驱动单元和状态监测单元连接，其中隔离电源单元与工作驱动单元的输出接口能够输出-Vm和+Vs两个电压值，隔离电源单元与状态监测单元的输出接口能够输出-Vm和+Vc两个电压值。

这样，利用隔离电源单元输出多个不同的电压值，以满足信号比较单元、信号运算单元、工作驱动单元和状态监测单元对电压值的不同需求。

在本实施例中，工作驱动单元包括IGBT第一门极驱动器、电阻R0、电阻R1、电阻R2、双向稳压管TVS和具有并联体二极管的N沟道增强型MOSFET，IGBT第一门极驱动器的输入端通过电阻R0与输出控制信号Sv连接，IGBT第一门极驱动器的两个电源端分别与隔离电源单元中能够输出-Vm和+Vs两个电压值的输出接口连接，IGBT第一门极驱动器的输出端与N沟道增强型MOSFET的源极连接，N沟道增强型MOSFET的栅极通过反向器与驱动器的输入控制信号Sci连接，N沟道增强型MOSFET的漏极与电阻R1的一端连接，电阻R1的另一端同时与电阻R2的一端、状态监测单元的输出端和多芯片IGBT模块的门极连接，电阻R2的另一端同时与多芯片IGBT模块的源极和地连接，双向稳压管TVS与电阻R2并联连接。

这样，当驱动器的输入控制信号Svi为高电平，驱动器的输入控制信号Sci为低电平时，N沟道增强型MOSFET导通，IGBT第一门极驱动器输出高电压+Vs使得多芯片IGBT模块导通，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的高电压+Vs；

当驱动器的输入控制信号Svi为高电平和驱动器的输入控制信号Sci均为低电平时，N沟道增强型MOSFET依然导通，IGBT第一门极驱动器输出低电压-Vm使得多芯片IGBT模块关断，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的低电压-Vm；

这样，工作驱动单元就实现了根据接收到的信号运算单元的控制信号来控制多芯片IGBT模块的开通和关断的目的。

在本实施例中，状态监测单元包括IGBT第二门极驱动器、电阻R3、电阻R4、电阻R5、电阻R6、二极管D1、二极管D2、单向稳压管ZD、NPN型晶体管Q1和PNP型晶体管Q2，IGBT第二门极驱动器的输入端通过电阻R3与输出控制信号Sc连接，IGBT第二门极驱动器的两个电源端分别与隔离电源单元中能够输出-Vm和+Vc两个电压值的输出接口连接，IGBT第二门极驱动器的输出端通过电阻R4与NPN型晶体管Q1的基极连接，NPN型晶体管Q1的集电极与IGBT第二门极驱动器用于连接+Vc电压值的电源端进行连接，NPN型晶体管Q1的发射极同时与电阻R5的一端和单向稳压管ZD的阴极连接，电阻R5的另一端与PNP型晶体管Q2的发射极连接，单向稳压管ZD的阳极同时与PNP型晶体管Q2的基极和电阻R6的一端连接，电阻R6的另一端与二极管D1的阳极连接，二极管D1的阴极与IGBT第二门极驱动器用于连接-Vm电压值的电源端进行连接，PNP型晶体管Q2的集电极与二极管D2的阳极连接，二极管D2的阴极与多芯片IGBT模块的门极连接。

这样，当驱动器的输入控制信号Svi为低电平，驱动器的输入控制信号Sci为高电平时，N沟道增强型MOSFET关断，输出控制信号Sc为高电平，状态监测单元导通输出，并向多芯片IGBT模块内注入恒定的门极电流，由此使得多芯片IGBT模块的门极电压Vge逐渐增大，当多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth时，信号运算单元的输出控制信号Sc将自动变为低电平信号，状态监测单元断开不输出，并停止向多芯片IGBT模块内注入恒定的门极电流。这样，就实现了根据接收到的信号运算单元的输出控制信号来控制是否向多芯片IGBT模块内注入恒定的门极电流的目的。

在本具体实施例中，IGBT第一门极驱动器和IGBT第二门极驱动器均采用IGBT栅极驱动光耦合器。

在本实施例中，信号比较单元包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器Comp和数字隔离器Diso，电阻R7的一端用于与多芯片IGBT模块的门极连接，电阻R7的另一端同时与比较器Comp的反向输入端和电阻R8的一端连接，电阻R8的另一端同时与电源隔离单元中能够输出-Vm电压值的输出接口和地连接，电阻R9的一端与电源隔离单元中能够输出+VCC电压值的输出接口连接，电阻R9的另一端同时与电阻R11的一端、电阻R10的一端和比较器Comp的同相输入端连接，电阻R11的另一端同时与比较器Comp的输出端和数字隔离器Diso的输入端连接，电阻R10的另一端接地，比较器Comp的两个电源引脚分别与电源隔离单元中能够输出+VCC电压值的输出接口和地连接。

这样，比较器Comp与电阻R9，电阻R10和电阻R11构成具有滞后环的反转配置，电阻R7与多芯片IGBT模块的门极连接，用于采用多芯片IGBT模块的门极电压，并将采集到的门极电压Vge经过电阻R7和电阻R8的分压后输入到比较器Comp的反向输入端，+VCC电压值经过电阻R9和电阻R10的分压后得到的基准预设值Vsth输入到比较器Comp的同相输入端，利用比较器Comp将两个输入端的电压值进行比较，当同相输入端电压大于反向输入端电压时，比较器Comp输出高电平，当反向输入端电压增大到同相输入端电压大小时，比较器Comp输出低电压。

在本实施例中，信号运算单元包括第一与非门NaS、第二与非门NaR、第三与非门NaD和第一或非门NoR，第一与非门NaS和第二与非门NaR构成SR锁存器，第一与非门NaS的一个输入端与驱动器的输入控制信号Sci连接，第一与非门NaS的另一个输入端与第二与非门NaR的输出端连接，第二与非门NaR的一个输入端与数字隔离器Diso的输出端连接，第二与非门NaR的另一个输入端同时与第一与非门NaS的输出端和第三与非门NaD的一个输入端连接，第三与非门NaD的另一个输入端与驱动器的输入控制信号Sci连接，第三与非门NaD的输出端与第一或非门NoR的一个输入端连接，第一或非门NoR的另一个输入端与驱动器的输入控制信号Svi连接，第一或非门NoR的输出端产生输出控制信号Sc，并通过下拉电阻R12接地。

这样，由第一与非门NaS和第二与非门NaR构成SR锁存器，SR锁存器的两个输入端分别用于接收驱动器的输入控制信号Sci和信号比较单元中数字离合器Diso的输出端信号，同时第三与非门NaD其中一个输入端连接输入控制信号，第一或非门NoR的一个输入端连接驱动器的输入控制信号Svi，这样，信号运算单元就实现了将驱动器的输入控制信号Sci和Svi与信号比较单元的输出信号进行运算的目的。

一种多芯片IGBT模块键合线缺陷的监测方法，采用上述多芯片IGBT模块键合线缺陷的监测电路，包括以下步骤：

步骤1）信号运算单元发出控制信号给工作驱动单元，使得工作驱动单元控制多芯片IGBT模块的关断，此时多芯片IGBT模块的门极电压Vge小于基准预设值Vsth；

步骤2）信号比较单元将步骤1）中多芯片IGBT模块的门极电压Vge与基准预设值Vsth的比较结果输出给信号运算单元，信号运算单元发出控制信号给状态监测单元，使得状态监测单元向多芯片IGBT模块内注入恒定的门极电流，此时多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元发出控制信号给状态监测单元，使得状态监测单元停止向多芯片IGBT模块内注入恒定的门极电流；

步骤3）计算步骤2）中状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t，利用该时间t来表征多芯片IGBT模块键合线的缺陷状态。

这样，由于多芯片IGBT模块是由多个并联连接的芯片支路组成，而每条芯片支路是由IGBT支路和与其连接的键合线构成，当状态监测单元向多芯片IGBT模块注入恒定门极电流时，该门极电流是均匀分布并流入到多个并联连接的芯片内的，当其中一个或多个芯片支路的IGBT键合线全部断裂后，门极电流就不会再流入到IGBT键合线全部断裂的芯片处，由此使得分布到其余并联连接的芯片上的电流变大，故而多芯片IGBT模块的门极电压Vge增加的速度变快，多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth的时间将减小，状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t也将减小，因此通过计算状态监测单元向多芯片IGBT模块内注入恒定门极电流的时间t就可以来表征多芯片IGBT模块内键合线的缺陷状态。

在本实施例中， 步骤1）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi和Sci均为低电平，此时信号运算单元的输出控制信号Sv和Si也均为低电平，工作驱动单元控制多芯片IGBT模块保持关断状态，多芯片IGBT模块的门极电压Vge小于基准预设值Vsth，状态监测单元停止向多芯片IGBT模块内注入门极电流；

步骤2）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi保持为低电平，工作驱动单元将控制多芯片IGBT模块保持为关断状态，微处理器向驱动器发出的作为驱动器的输入控制信号Sci由低电平变为高电平，此时状态监测单元开始向多芯片IGBT模块内注入门极电流，使得多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元将信号比较单元输出的结果与微处理器的输入控制信号Sci进行运算处理，使得信号运算单元的输出控制信号Sc由高电平变为低电平，状态监测单元停止向多芯片IGBT模块内注入门极电流，同时驱动器的输出控制信号Sc还将输出给微处理器，微处理器根据接收到的驱动器的输出控制信号Sc变为低电平时，微处理器还将驱动器的输入控制信号Sci由高电平变为低电平；

步骤3）中，状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t即为驱动器的输出控制信号Sc保持为高电平的时间tgsc。

下面，以双脉冲电路来模拟变流器中多芯片 IGBT 模块的监测过程。在图6所示的电路中，DUT为待监测的多芯片IGBT模块，L _load为电感负载，C为直流电压侧电容，DM为续流二极管。当DUT导通，负载电流I _L以虚线路径流通，当DUT关断，I _L以实线路径流通。

表1：图6所示电路在图7所示时序图下的相应信号的变化情况。

在表1中，MOS即N沟道增强型MOSFET，1表示MOSFET开通，0表示MOSFET关断，s1为锁存器SR的输出状态，t2~t3阶段的s1的结果是根据SR锁存器的特性，保持为上一阶段（t1~t2）SR锁存的输出状态，SR锁存器是为了捕捉和稳定信号比较单元输出的信号,cp为信号比较单元的输出状态，具体分析如下：

t ₀--t ₁阶段，Svi为高电平，Sci为低电平时，N沟道增强型MOSFET导通，工作驱动单元工作，状态监测单元不输出，IGBT第一门极驱动器输出高电压+Vs使得多芯片IGBT模块导通，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的高电压+Vs，I _L以虚线路径流通。

t ₁--t ₂阶段，Svi和Sci均为低电平，N沟道增强型MOSFET依然导通，工作驱动单元工作，状态监测单元依然不输出，IGBT第一门极驱动器输出低电压-Vm使得多芯片IGBT模块关断，此时多芯片IGBT模块的门极电压Vge等于IGBT第一门极驱动器输出的低电压-Vm，I _L以实线路径流通，此时由于门极电压Vge小于信号比较单元的基准预设值Vsth，信号比较单元的输出信号cp为高电平，此时锁存器SR输出s1为高电平。

t ₂--t ₃阶段为状态监测阶段。Svi为低电平，Sci为高电平，N沟道增强型MOSFET关断。因此时门极电压Vge仍小于信号比较单元的基准预设值Vsth，故此时信号比较单元的输出信号cp依然为高电平，此时锁存器SR输出s1也依然为高电平，第三与非门NaD的输出为低电平，第一或非门NoR的输出控制信号Sc变为高电平，状态监测单元的输出电流i _gsc以预设的大小I _set注入到多芯片IGBT模块的门极，使得门极电压Vge开始增大；当门极电压Vge达到基准预设值Vsth时，信号比较单元的输出信号cp变为低电平，锁存器SR输出s1变为低电平，第三与非门NaD的输出为高电平，第一或非门NoR的输出控制信号Sc变为低电平，状态监测单元自动关断并停止向多芯片IGBT模块注入门极电流，同时第一或非门NoR的输出控制信号Sc还将反馈给微处理器，当微处理器监测到输出控制信号Sc由高电平跳变为低电平时，微处理器使输入控制信号Sci也置为低电平，置为低电平的输入控制信号Sci又使得N沟道增强型MOSFETMOSFET开通，门极电压Vge迅速减小，当门极电压Vge再次小于基准预设值Vsth时，信号比较单元的输出信号cp变为高电平，锁存器SR输出s1也再次变为高电平；在并联的多芯片IGBT模块中，当某些芯片因键合线全部断裂而导致这些芯片支路失效时，多芯片IGBT模块的门极输入电容减小，这会使得在状态监测阶段，在状态监测单元的恒定的输出电流下，输出控制信号Sc持续高电平的时间变短，即信号Sc持续高电平的时间tgsc可用来表征监测键合线缺陷状态。

t ₃--t ₄阶段，Svi和Sci均为低电平，因门极电压Vge小于基准预设值Vsth时，信号比较单元的输出信号cp为高电平，而Sci为低电平，故锁存器SR输出s1也再次变为高电平，状态如t ₁--t ₂阶段，DUT等待下一开关周期的运行。

图8为是以SEMIKRON产SKM300GB120D模块为例的实验波形图，工作驱动单元用电源电压为（-15V，0V，+15V），状态监测单元用电源电压（-15V，0V，+3V），通过调节信号比较单元中电阻R7和电阻R8大小的比值，使得Vsth为-4V。

SKM300GB120D模块中每个开关为两芯片并联支路，每条芯片支路上有八个键合线，如图8所示，n=0表示模块键合线没有发生断裂；n=8表示其中一条芯片支路上的8根键合线全部断裂，从图中可以看到当其只一条支路上键合线全部断裂，信号Sc持续高电平时间显著缩短，便于辨识。

本专利所提监测方法是在多芯片IGBT模块关断状态下进行监测的，实验验证该方法不受芯片结温的影响，具有实时在线监测的能力。

最后需要说明的是，以上实施例仅用以说明本发明的技术方案而非限制技术方案，本领域的普通技术人员应当理解，那些对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.多芯片IGBT模块键合线缺陷的监测电路，其特征在于，包括驱动器，所述驱动器包括隔离电源单元、信号比较单元、信号运算单元、工作驱动单元和状态监测单元；

所述隔离电源单元用于向所述信号比较单元、所述信号运算单元、所述工作驱动单元和所述状态监测单元供电；

所述信号比较单元用于将多芯片IGBT模块的门极电压Vge与基准预设值Vsth进行比较，并将比较的结果输出给所述信号运算单元；

所述信号运算单元根据接收到的所述信号比较单元比较的结果向所述工作驱动单元和所述状态监测单元输出不同的控制信号；

所述工作驱动单元根据接收到的所述信号运算单元的控制信号来控制多芯片IGBT模块的开通和关断；

所述状态监测单元根据接收到的所述信号运算单元的控制信号来控制是否向多芯片IGBT模块内注入恒定的门极电流。

2.根据权利要求1所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，还包括微处理器，所述微处理器向所述驱动器发出作为所述驱动器的输入控制信号Svi和Sci,所述信号运算单元接收所述驱动器的输入控制信号Svi和Sci，所述信号运算单元将接收到的所述驱动器的输入控制信号Svi和Sci与所述信号比较单元输出的结果进行运算处理后得到输出控制信号Sv和Sc，其中输出控制信号Sv输出给所述工作驱动单元，输出控制信号Sc输出给所述状态监测单元,且所述输出控制信号Sc还作为所述驱动器的输出控制信号Sc输出给所述微处理器；

所述工作驱动单元的输出端与多芯片IGBT模块进行连接，并能够在输出控制信号Sv为高电平时控制多芯片IGBT模块的开通，且在输出控制信号Sv为低电平时控制多芯片IGBT模块的关断；

所述状态监测单元的输出端与多芯片IGBT模块进行连接，在多芯片IGBT模块处于关断状态时，所述状态监测单元能够在输出控制信号Sc为高电平时向多芯片IGBT模块注入恒定的门极电流，以为提供多芯片IGBT模块键合线缺陷监测的条件，且在输出控制信号Sc为低电平时停止向多芯片IGBT模块注入恒定的门极电流。

3.根据权利要求2所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，所述隔离电源单元具有一个输入接口和多个输出接口，所述隔离电源单元的输入接口用于与外部电源连接，所述隔离电源单元的输出接口分别与所述信号比较单元、所述信号运算单元、所述工作驱动单元和所述状态监测单元连接，其中所述隔离电源单元与所述工作驱动单元的输出接口能够输出-Vm和+Vs两个电压值，所述隔离电源单元与所述状态监测单元的输出接口能够输出-Vm和+Vc两个电压值。

4.根据权利要求3所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，所述工作驱动单元包括IGBT第一门极驱动器、电阻R0、电阻R1、电阻R2、双向稳压管TVS和具有并联体二极管的N沟道增强型MOSFET，所述IGBT第一门极驱动器的输入端通过电阻R0与输出控制信号Sv连接，所述IGBT第一门极驱动器的两个电源端分别与所述隔离电源单元中能够输出-Vm和+Vs两个电压值的输出接口连接，所述IGBT第一门极驱动器的输出端与所述N沟道增强型MOSFET的源极连接，所述N沟道增强型MOSFET的栅极通过反向器与所述驱动器的输入控制信号Sci连接，所述N沟道增强型MOSFET的漏极与所述电阻R1的一端连接，所述电阻R1的另一端同时与所述电阻R2的一端、所述状态监测单元的输出端和多芯片IGBT模块的门极连接，所述电阻R2的另一端同时与多芯片IGBT模块的源极和地连接，所述双向稳压管TVS与所述电阻R2并联连接。

5.根据权利要求4所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，所述状态监测单元包括IGBT第二门极驱动器、电阻R3、电阻R4、电阻R5、电阻R6、二极管D1、二极管D2、单向稳压管ZD、NPN型晶体管Q1和PNP型晶体管Q2，所述IGBT第二门极驱动器的输入端通过电阻R3与输出控制信号Sc连接，所述IGBT第二门极驱动器的两个电源端分别与所述隔离电源单元中能够输出-Vm和+Vc两个电压值的输出接口连接，所述IGBT第二门极驱动器的输出端通过电阻R4与所述NPN型晶体管Q1的基极连接，所述NPN型晶体管Q1的集电极与所述IGBT第二门极驱动器用于连接+Vc电压值的电源端进行连接，所述NPN型晶体管Q1的发射极同时与所述电阻R5的一端和所述单向稳压管ZD的阴极连接，所述电阻R5的另一端与所述PNP型晶体管Q2的发射极连接，所述单向稳压管ZD的阳极同时与所述PNP型晶体管Q2的基极和所述电阻R6的一端连接，所述电阻R6的另一端与所述二极管D1的阳极连接，所述二极管D1的阴极与所述IGBT第二门极驱动器用于连接-Vm电压值的电源端进行连接，所述PNP型晶体管Q2的集电极与所述二极管D2的阳极连接，所述二极管D2的阴极与多芯片IGBT模块的门极连接。

6.根据权利要求5所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，所述信号比较单元包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器Comp和数字隔离器Diso，所述电阻R7的一端用于与多芯片IGBT模块的门极连接，所述电阻R7的另一端同时与所述比较器Comp的反向输入端和所述电阻R8的一端连接，所述电阻R8的另一端同时与所述电源隔离单元中能够输出-Vm电压值的输出接口和地连接，所述电阻R9的一端与所述电源隔离单元中能够输出+VCC电压值的输出接口连接，所述电阻R9的另一端同时与所述电阻R11的一端、所述电阻R10的一端和所述比较器Comp的同相输入端连接，所述电阻R11的另一端同时与所述比较器Comp的输出端和所述数字隔离器Diso的输入端连接，所述电阻R10的另一端接地，所述比较器Comp的两个电源引脚分别与所述电源隔离单元中能够输出+VCC电压值的输出接口和地连接。

7.根据权利要求6所述的多芯片IGBT模块键合线缺陷的监测电路，其特征在于，所述信号运算单元包括第一与非门NaS、第二与非门NaR、第三与非门NaD和第一或非门NoR，所述第一与非门NaS和所述第二与非门NaR构成SR锁存器，所述第一与非门NaS的一个输入端与所述驱动器的输入控制信号Sci连接，所述第一与非门NaS的另一个输入端与所述第二与非门NaR的输出端连接，所述第二与非门NaR的一个输入端与所述数字隔离器Diso的输出端连接，所述第二与非门NaR的另一个输入端同时与所述第一与非门NaS的输出端和所述第三与非门NaD的一个输入端连接，所述第三与非门NaD的另一个输入端与所述驱动器的输入控制信号Sci连接，所述第三与非门NaD的输出端与第一或非门NoR的一个输入端连接，所述第一或非门NoR的另一个输入端与所述驱动器的输入控制信号Svi连接，所述第一或非门NoR的输出端产生输出控制信号Sc，并通过下拉电阻R12接地。

8.一种多芯片IGBT模块键合线缺陷的监测方法，其特征在于，采用如权利要求1所述的多芯片IGBT模块键合线缺陷的监测电路，包括以下步骤：

步骤1）所述信号运算单元发出控制信号给所述工作驱动单元，使得工作驱动单元控制多芯片IGBT模块的关断，此时多芯片IGBT模块的门极电压Vge小于基准预设值Vsth；

步骤2）所述信号比较单元将步骤1）中多芯片IGBT模块的门极电压Vge与基准预设值Vsth的比较结果输出给所述信号运算单元，所述信号运算单元发出控制信号给状态监测单元，使得状态监测单元向多芯片IGBT模块内注入恒定的门极电流，此时多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元发出控制信号给状态监测单元，使得状态监测单元停止向多芯片IGBT模块内注入恒定的门极电流；

步骤3）计算步骤2）中状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t，利用该时间t来表征多芯片IGBT模块键合线的缺陷状态。

9.根据权利要求8所述的多芯片IGBT模块键合线缺陷的监测方法，其特征在于，还包括微处理器，所述微处理器向所述驱动器发出作为所述驱动器的输入控制信号Svi和Sci,所述信号运算单元接收所述驱动器的输入控制信号Svi和Sci，所述信号运算单元将接收到的所述驱动器的输入控制信号Svi和Sci与所述信号比较单元输出的结果进行运算处理后得到输出控制信号Sv和Sc，其中输出控制信号Sv输出给所述工作驱动单元，输出控制信号Sc输出给所述状态监测单元,且所述输出控制信号Sc还作为所述驱动器的输出控制信号Sc输出给所述微处理器；

所述工作驱动单元的输出端与多芯片IGBT模块进行连接，并能够在输出控制信号Sv为高电平时控制多芯片IGBT模块的开通，且在输出控制信号Sv为低电平时控制多芯片IGBT模块的关断；

所述状态监测单元的输出端与多芯片IGBT模块进行连接，在多芯片IGBT模块处于关断状态时，所述状态监测单元能够在输出控制信号Sc为高电平时向多芯片IGBT模块注入恒定的门极电流，以为提供多芯片IGBT模块键合线缺陷监测的条件，且在输出控制信号Sc为低电平时停止向多芯片IGBT模块注入恒定的门极电流。

10.根据权利要求9所述的多芯片IGBT模块键合线缺陷的监测方法，其特征在于，所述步骤1）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi和Sci均为低电平，此时信号运算单元的输出控制信号Sv和Sc也均为低电平，工作驱动单元控制多芯片IGBT模块保持关断状态，多芯片IGBT模块的门极电压Vge小于基准预设值Vsth，状态监测单元停止向多芯片IGBT模块内注入门极电流；

步骤2）中，微处理器向驱动器发出的作为驱动器的输入控制信号Svi保持为低电平，工作驱动单元将控制多芯片IGBT模块保持为关断状态，微处理器向驱动器发出的作为驱动器的输入控制信号Sci由低电平变为高电平，此时状态监测单元开始向多芯片IGBT模块内注入门极电流，使得多芯片IGBT模块的门极电压Vge逐渐增大，当信号比较单元监测到多芯片IGBT模块的门极电压Vge增大到基准预设值Vsth并将该结果输出给信号运算单元时，信号运算单元将信号比较单元输出的结果与驱动器的输入控制信号Sci进行运算处理，使得信号运算单元的输出控制信号Sc由高电平变为低电平，状态监测单元停止向多芯片IGBT模块内注入门极电流，同时驱动器的输出控制信号Sc还将输出给微处理器，微处理器根据接收到的驱动器的输出控制信号Sc变为低电平时，微处理器还将驱动器的输入控制信号Sci由高电平变为低电平；

步骤3）中，状态监测单元向多芯片IGBT模块内注入恒定的门极电流的时间t即为所述驱动器的输出控制信号Sc保持为高电平的时间tgsc。

Images