CN111584712A - 片上集成电感及集成电路 - Google Patents

片上集成电感及集成电路 Download PDF

Info

Publication number
CN111584712A
CN111584712A CN202010437633.4A CN202010437633A CN111584712A CN 111584712 A CN111584712 A CN 111584712A CN 202010437633 A CN202010437633 A CN 202010437633A CN 111584712 A CN111584712 A CN 111584712A
Authority
CN
China
Prior art keywords
inductor
diameter
inductance coils
inductors
cross connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010437633.4A
Other languages
English (en)
Inventor
侯卫兵
张利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Litong Communication Co Ltd
Original Assignee
Beijing Litong Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Litong Communication Co Ltd filed Critical Beijing Litong Communication Co Ltd
Priority to CN202010437633.4A priority Critical patent/CN111584712A/zh
Publication of CN111584712A publication Critical patent/CN111584712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种片上集成电感，其包括：至少一组电感线圈，每组包含4N个电感线圈，N≥1，每组中的电感线圈围成区域的形状和面积均相同，每组电感线圈在同一平面排布成方阵，且所有电感线圈由同一导线绕制而成，所有电感线圈其中一个上设置有片上集成电感的接线端。本发明公开了一种包含上述片上集成电感的集成电路。本发明设计多个紧靠一起的环形一体化片上集成电感，多个环形按照一定顺序相互串联，这样这多个紧靠一起的环形电感磁场方向相邻相反。通过设计多个紧靠一起的环形电感，对远端电路的辐射影响相互抵消，大大减小了电感整体对远端的电磁辐射，因而减小对其他VCO的影响。

Description

片上集成电感及集成电路
技术领域
本发明涉及电器元件领域。更具体地说，本发明涉及一种片上集成电感及集成电路。
背景技术
在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响，尤其对于其他电路会产生辐射影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前,高品质因数的片上电感广泛应用在VCO，低噪声放大器等射频电路模块中。随着CMOS技术的工艺节点越来越小，电感辐射对其他电路的影响也变得越来越关键。在射频收发器中，多个VCO会产生相互影响，对其他电路也会产生影响，如何减小甚至消除这些影响是本发明欲解决的问题。
发明内容
本发明的一个目的是解决至少上述问题，并提供至少后面将说明的优点。
本发明还有一个目的是提供一种片上集成电感及集成电路，本发明设计多个紧靠一起的环形一体化片上集成电感，多个环形按照一定顺序相互串联，这样这多个紧靠一起的环形电感磁场方向相邻相反。通过设计多个紧靠一起的环形电感，对远端电路的辐射影响相互抵消，大大减小了电感整体对远端的电磁辐射，因而减小对其他VCO的影响。
为了实现根据本发明的这些目的和其它优点，提供了一种片上集成电感，其包括：
至少一组电感线圈，每组包含4N个电感线圈，N≥1，每组中的电感线圈围成区域的形状和面积均相同，每组电感线圈在同一平面排布成方阵，且所有电感线圈由同一导线绕制而成，所有电感线圈其中一个上设置有片上集成电感的接线端。
优选的是，所述电感线圈围成区域的形状为圆形或者正多边形。
优选的是，每组包含4个电感线圈。
优选的是，所述电感线圈设有一组且电感线圈围成区域的形状为圆形，排布成方阵的一组4个电感线圈中，
每一列的上下两电感线圈在相互靠近处导线交叉连接，同时两行其中一行的左右两电感线圈在相互靠近处导线交叉连接；或
每一行的左右两电感线圈在相互靠近处导线交叉连接，同时两列其中一列的上下两电感线圈在相互靠近处导线交叉连接；
其中，导线交叉点设置有隔离层，以阻止导线在交叉点连通，4个电感线圈中任意一电感线圈上设有片上集成电感的接线端。
优选的是，所述电感线圈设有两组且每组中电感线圈围成区域的形状均为圆形，其中一组中的电感线圈直径大于另一组中的电感线圈直径，两组电感线圈分布在同一平面，且直径较小一组中的每一电感线圈分别同轴设置于直径较大一组中的一电感线圈内，排布成方阵的二组电感线圈中，
每一列的上部大直径电感线圈和下部小直径电感线圈在相互靠近处导线交叉连接，每一列的上部小直径电感线圈和下部大直径电感线圈在相互靠近处导线交叉连接，同时两行其中一行的左部大直径电感线圈和右部小直径电感线圈在相互靠近处导线交叉连接，且该行的左部小直径电感线圈和右部大直径电感线圈在相互靠近处导线交叉连接，两行其中另一行的左部两电感线圈导线交叉连接或右部两电感线圈导线交叉连接；或
每一行的左部大直径电感线圈和右部小直径电感线圈在相互靠近处导线交叉连接，每一行的左部小直径电感线圈和右部大直径电感线圈在相互靠近处导线交叉连接，同时两列其中一列的上部大直径电感线圈和下部小直径电感线圈在相互靠近处导线交叉连接，且该列的上部小直径电感线圈和下部大直径电感线圈在相互靠近处导线交叉连接，两列其中另一列的上部两电感线圈导线交叉连接或下部两电感线圈导线交叉连接；
其中，导线交叉点设置有隔离层，以阻止导线在交叉点连通，直径较大一组中的任意一电感线圈上设有片上集成电感的接线端。
本发明还提供一种应用上述片上集成电感制成的第一集成电感，所述第一集成电感由多个片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层。
本发明还提供一种应用上述片上集成电感制成的第二集成电感，所述第一集成电感由多个片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层。
本发明还提供一种包含上述片上集成电感的集成电路。
本发明还提供一种包含上述第一集成电感的集成电路。
本发明还提供一种包含上述第二集成电感的集成电路。
本发明至少包括以下有益效果：在同一平面上的至少4个紧靠一起的环形一体化电感，按照一定顺序相互串联，这样紧靠一起的环形电感磁场方向相邻相反。通过设计至少4个紧靠一起的环形电感，对远端电路的辐射影响相互抵消，大大减小了电感整体对远端的电磁辐射，因而减小对其他VCO的影响。宏观上就像其中一个的辐射会进入相邻一个，互感形成一个闭环，泄露很少。
本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
图1为本发明所述片上集成电感第一种实施例的俯视图；
图2为本发明所述片上集成电感第二种实施例的俯视图；
图3为本发明所述片上集成电感第三种实施例的俯视图；
图4为本发明所述片上集成电感第四种实施例的俯视图；
图5为本发明所述片上集成电感第五种实施例的俯视图；
图6为本发明所述片上集成电感第六种实施例的俯视图；
图7为本发明所述片上集成电感第七种实施例的俯视图；
图8为本发明所述片上集成电感第八种实施例的俯视图；
图9为本发明所述片上集成电感第九种实施例的俯视图；
图10为本发明所述片上集成电感第十种实施例的俯视图；
图11为本发明所述第一集成电感的立体图；
图12为本发明所述第二集成电感的立体图。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
需要说明的是，在本发明的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1～7所示，本发明提供一种片上集成电感，其包括：
至少一组电感线圈1，每组包含4N个电感线圈1，N≥1，每组中的电感线圈1围成区域的形状和面积均相同，每组电感线圈1在同一平面排布成方阵，且所有电感线圈1由同一导线绕制而成，所有电感线圈1其中一个上设置有片上集成电感的接线端2。
这里，每组可以包含4个电感线圈1(如图1所示)，当然还可以是16个(如图2所示)，甚至更多，但是考虑到片上集成空间有限，设置太多不利于集成电路的排布，故只列举上述两种进行说明。
这里，所述电感线圈1围成区域的形状可以为圆形，还可以为正多边形，如正方形(如图3所示)，当然还可以为其他正多边形。
这里，所述电感线圈1设有一组且电感线圈1围成区域的形状为圆形，排布成方阵的一组4个电感线圈1中：
每一列的上下两电感线圈1在相互靠近处导线交叉连接，同时两行其中一行的左右两电感线圈1在相互靠近处导线交叉连接(如图1和4所示)；或
每一行的左右两电感线圈1在相互靠近处导线交叉连接，同时两列其中一列的上下两电感线圈1在相互靠近处导线交叉连接(如图5～6所示)；
其中，导线交叉点设置有隔离层3，以阻止导线在交叉点连通，4个电感线圈1中任意一电感线圈1上设有片上集成电感的接线端2，附图4～5中示出了左侧上下两电感线圈1上设置接线端2的情形，附图6中示出了右侧上部电感线圈1上设置接线端2的情形。
在另一实施例中，如图7～10所示，每组包含4个电感线圈1，所述电感线圈1设有两组且每组中电感线圈1围成区域的形状均为圆形，其中一组中的电感线圈1直径大于另一组中的电感线圈1直径，两组电感线圈1分布在同一平面，且直径较小一组中的每一电感线圈1分别同轴设置于直径较大一组中的一电感线圈1内，排布成方阵的二组电感线圈1中：
每一列的上部大直径电感线圈1和下部小直径电感线圈1在相互靠近处导线交叉连接，每一列的上部小直径电感线圈1和下部大直径电感线圈1在相互靠近处导线交叉连接，同时两行其中一行的左部大直径电感线圈1和右部小直径电感线圈1在相互靠近处导线交叉连接，且该行的左部小直径电感线圈1和右部大直径电感线圈1在相互靠近处导线交叉连接，两行其中另一行的左部两电感线圈1导线交叉连接或右部两电感线圈1导线交叉连接(如图7～8所示)；或
每一行的左部大直径电感线圈1和右部小直径电感线圈1在相互靠近处导线交叉连接，每一行的左部小直径电感线圈1和右部大直径电感线圈1在相互靠近处导线交叉连接，同时两列其中一列的上部大直径电感线圈1和下部小直径电感线圈1在相互靠近处导线交叉连接，且该列的上部小直径电感线圈1和下部大直径电感线圈1在相互靠近处导线交叉连接，两列其中另一列的上部两电感线圈1导线交叉连接或下部两电感线圈1导线交叉连接(如图9～10所示)；
其中，导线交叉点设置有隔离层3，以阻止导线在交叉点连通，直径较大一组中的任意一电感线圈1上设有片上集成电感的接线端2，附图7～9中示出了直径较大一组中的左侧上下两电感线圈1上设置接线端2的情形，附图10中示出了直径较大一组中的右侧上部电感线圈1上也可设置接线端2。
本发明还提供一种应用前述实施例中的片上集成电感制成的第一集成电感，所述第一集成电感由多个片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层，这里如图11所示，仅以3个片上集成电感为例示出，中下两个片上集成电感在相对位置A处贯穿隔离层导线连接，中上两个片上集成电感在相对位置B处贯穿隔离层导线连接。在其他实施例中，实际上可以设置2个或者3个以上片上集成电感，每个片上集成电感一组也可以包含4个以上(如图2所示)的电感线圈。
本发明还提供一种应用前述实施例中的片上集成电感制成的第二集成电感，所述第一集成电感由多个片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层，这里如图12所示，仅以3个片上集成电感为例示出，中下两个片上集成电感在相对位置C处贯穿隔离层导线连接，中上两个片上集成电感在相对位置D处贯穿隔离层导线连接。
上述实施例在使用时，由于在同一平面上的至少4个紧靠一起的环形一体化电感，按照一定顺序相互串联，这样紧靠一起的环形电感磁场方向相邻相反。通过设计至少4个紧靠一起的环形电感，对远端电路的辐射影响相互抵消，大大减小了电感整体对远端的电磁辐射，因而减小对其他VCO的影响。宏观上就像其中一个的辐射会进入相邻一个，互感形成一个闭环，泄露很少
本发明还提供一种包含上述片上集成电感的集成电路。
本发明还提供一种包含上述第一集成电感的集成电路。
本发明还提供一种包含上述第二集成电感的集成电路。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种片上集成电感，其特征在于，包括：
至少一组电感线圈，每组包含4N个电感线圈，N≥1，每组中的电感线圈围成区域的形状和面积均相同，每组电感线圈在同一平面排布成方阵，且所有电感线圈由同一导线绕制而成，所有电感线圈其中一个上设置有片上集成电感的接线端。
2.如权利要求1所述的片上集成电感，其特征在于，所述电感线圈围成区域的形状为圆形或者正多边形。
3.如权利要求1所述的片上集成电感，其特征在于，每组包含4个电感线圈。
4.如权利要求3所述的片上集成电感，其特征在于，所述电感线圈设有一组且电感线圈围成区域的形状为圆形，排布成方阵的一组4个电感线圈中，
每一列的上下两电感线圈在相互靠近处导线交叉连接，同时两行其中一行的左右两电感线圈在相互靠近处导线交叉连接；或
每一行的左右两电感线圈在相互靠近处导线交叉连接，同时两列其中一列的上下两电感线圈在相互靠近处导线交叉连接；
其中，导线交叉点设置有隔离层，以阻止导线在交叉点连通，4个电感线圈中任意一电感线圈上设有片上集成电感的接线端。
5.如权利要求3所述的片上集成电感，其特征在于，所述电感线圈设有两组且每组中电感线圈围成区域的形状均为圆形，其中一组中的电感线圈直径大于另一组中的电感线圈直径，两组电感线圈分布在同一平面，且直径较小一组中的每一电感线圈分别同轴设置于直径较大一组中的一电感线圈内，排布成方阵的二组电感线圈中，
每一列的上部大直径电感线圈和下部小直径电感线圈在相互靠近处导线交叉连接，每一列的上部小直径电感线圈和下部大直径电感线圈在相互靠近处导线交叉连接，同时两行其中一行的左部大直径电感线圈和右部小直径电感线圈在相互靠近处导线交叉连接，且该行的左部小直径电感线圈和右部大直径电感线圈在相互靠近处导线交叉连接，两行其中另一行的左部两电感线圈导线交叉连接或右部两电感线圈导线交叉连接；或
每一行的左部大直径电感线圈和右部小直径电感线圈在相互靠近处导线交叉连接，每一行的左部小直径电感线圈和右部大直径电感线圈在相互靠近处导线交叉连接，同时两列其中一列的上部大直径电感线圈和下部小直径电感线圈在相互靠近处导线交叉连接，且该列的上部小直径电感线圈和下部大直径电感线圈在相互靠近处导线交叉连接，两列其中另一列的上部两电感线圈导线交叉连接或下部两电感线圈导线交叉连接；
其中，导线交叉点设置有隔离层，以阻止导线在交叉点连通，直径较大一组中的任意一电感线圈上设有片上集成电感的接线端。
6.一种应用如权利要求4所述的片上集成电感制成的第一集成电感，所述第一集成电感由多个如权利要求4所述的片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层。
7.一种应用如权利要求5所述的片上集成电感制成的第二集成电感，所述第二集成电感由多个如权利要求5所述的片上集成电感重叠制成，相邻两片上集成电感导线连通，且相邻两片上集成电感间设置有隔离层。
8.一种包含如权利要求1～5中任意一项所述的片上集成电感的集成电路。
9.一种包含如权利要求6所述的第一集成电感的集成电路。
10.一种包含如权利要求7所述的第二集成电感的集成电路。
CN202010437633.4A 2020-05-21 2020-05-21 片上集成电感及集成电路 Pending CN111584712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010437633.4A CN111584712A (zh) 2020-05-21 2020-05-21 片上集成电感及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010437633.4A CN111584712A (zh) 2020-05-21 2020-05-21 片上集成电感及集成电路

Publications (1)

Publication Number Publication Date
CN111584712A true CN111584712A (zh) 2020-08-25

Family

ID=72110983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010437633.4A Pending CN111584712A (zh) 2020-05-21 2020-05-21 片上集成电感及集成电路

Country Status (1)

Country Link
CN (1) CN111584712A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN110690037A (zh) * 2019-11-08 2020-01-14 展讯通信（上海）有限公司 一种电感结构
CN110783079A (zh) * 2019-11-08 2020-02-11 展讯通信（上海）有限公司 一种电感结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN110690037A (zh) * 2019-11-08 2020-01-14 展讯通信（上海）有限公司 一种电感结构
CN110783079A (zh) * 2019-11-08 2020-02-11 展讯通信（上海）有限公司 一种电感结构

Similar Documents

Publication Publication Date Title
KR101512805B1 (ko) 3차원 인덕터 및 변압기
KR101298288B1 (ko) Ｖｃｏ 커플링 감소 방법 및 인덕터 레이아웃
CN109860146B (zh) 一种基于硅通孔互连的高密度三维集成螺旋电感器
EP1068642B1 (en) An inductance device
TWI651826B (zh) 併入具有3d配置的電感並且堆疊有對應裸片的集成無源器件的電路
KR101430608B1 (ko) 유리 기술의 3차원 인덕터 및 변압기 설계 방법
CN104067518B (zh) 产生输出信号的驱动器电路和方法
EP2273613A1 (en) Magnetic shield layout, semiconductor device and application
CN112002539B (zh) 能减小对远端电磁辐射的集成电感及集成电路
TWI394180B (zh) 積體電路電感器結構、電子系統及減少積體電路電感器之間的磁耦之方法
CN102906830A (zh) 磁屏蔽电感器结构
US8125290B2 (en) Apparatus for silencing electromagnetic noise
CN111584712A (zh) 片上集成电感及集成电路
US20150311271A1 (en) Landside embedded inductor for fanout packaging
CN110676028B (zh) 变压器装置
JP6327639B2 (ja) 直交型ソレノイドインダクタ
US20110037556A1 (en) Printed circuit board
US20100052837A1 (en) Integrated Circuit Multilevel Inductor
US20230335511A1 (en) Packaging Substrate
CN112868076A (zh) 变压器
CN114446623B (zh) 电感器组件和集成电路
US20230369204A1 (en) Active under shielding for coils and transformers
US20030153159A1 (en) Integrated circuit having oversized components and method of manafacture thereof
US20220406530A1 (en) Thin film capacitor and electronic circuit module having the same
TW201801251A (zh) 半導體積體電路裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825