CN111565040A - 一种基于双重共模谐振的压控振荡器 - Google Patents

Abstract

本发明公开了一种基于双重共模谐振的压控振荡器，应用于电子电路设计领域；本发明的压控振荡器包括无源谐振腔、交叉耦合晶体管对、尾部滤波网络、缓冲驱动接口和输出匹配网络；无源谐振腔包括差分电感、开关电容阵列和一对变容管；交叉耦合晶体管对包括一对晶体管；尾部滤波网络包括尾部电感、电流源和旁路电容；缓冲驱动接口包括两个交流耦合电容、两个偏压电阻和一对通过中和电容交叉耦合的晶体管对；输出匹配网络包括一对匹配电容、变压器和GSG输出端口。本发明中通过隐式和显式谐振网络构成双重共模谐振网络，在整个宽带调谐范围内为主谐振腔在二次谐波处提供高阻抗，抑制噪声电流注入谐振腔，从而改善宽带调谐范围内的相位噪声。

Description

一种基于双重共模谐振的压控振荡器

技术领域

本发明涉及电子电路设计领域，尤其涉及一种基于双重共模谐振的压控振荡器。

背景技术

近年来，随着5G技术的发展和AI时代的到来，人类社会已经产生了海量的数据，在我们生产生活的很多领域都面临着如何进行高速大容量数据传输的挑战。微波毫米波频段因为有着丰富的频谱资源且其本身就具有超宽带和支持高速率等特点，成为了当下的研究重点，再加上CMOS制造工艺的不断发展，在先进制程中晶体管性能有了显著的提高，其特征频率可以达到上百GHz，可以用于实现毫米波芯片，相比于昂贵的III-V族半导体，极大地降低了成本且易于数字系统相集成，硅基毫米波芯片被广泛应用于各类通信系统之中。由于下一代无线通信标准中信号的调制方式越来越复杂，要保证低误码率，对毫米波收发机芯片中频率源在宽带范围内的相位噪声指标提出了很高的要求，从而加大了频率源中关键模块——压控振荡器的设计难度。

宽带低相位噪声压控振荡器的设计一直以来都是研究的热点，对此科研人员也提出了多种解决方案。2008年Andrea Mazzanti等人提出了C类压控振荡器结构，通过降低交叉耦合晶体管对的栅极偏置电压，避免其进入三极管区，保证谐振腔在整个振荡周期内都有高Q值从而改善相位噪声，但是这种结构存在起振困难、电压输出摆幅受限等问题；随后Wei Deng等人提出了反馈环动态控制的C类压控振荡器结构，缓解了上述问题，但是这种结构的环路控制设计复杂，开销较大；2013年Bogdan Staszewski等人提出了F类压控振荡器结构，构建高阶谐振腔使基波与三次谐波相叠加合成伪方波信号，从而改善相位噪声，但是设计过程中对谐波叠加时相对幅度和相位的控制很难实现，而且高阶谐振腔设计复杂，开销较大；2001年Hegazi等人提出的尾部滤波技术和2017年Murphy等人提出的隐式共模谐振技术原理上都是构建在二次谐波处的共模谐振网络，为主谐振腔提供高输入阻抗以此来抑制噪声电流注入，但是在宽带范围内实现都需要大量的调谐电容阵列，加大面积开销且会降低谐振腔Q值，而且随着压控振荡器工作频率的升高，Murphy提出的隐式共模谐振技术的实施理论在设计中很难被满足。

公开号为CN108259037A的专利中公开了一种多谐振腔耦合低相位噪声压控振荡器，压控振荡器电路利用多个压控振荡器相互耦合以提升相位噪声性能，并采用电流复用技术来降低电路功耗；其中，所述压控振荡器电路包括相互耦合的第一压控振荡器、第二压控振荡器、第三压控振荡器和第四压控振荡器。每个压控振荡器的负阻单元电路均采用电流复用结构以降低功耗并去除共模节点的二次谐波对相位噪声的恶化，进一步提升相位噪声性能。该压控振荡器仍然存在以下缺点：采用多个压控振荡器相互耦合以提升相位噪声性能，但相位噪声仍较大，电路设计冗余。

发明内容

技术目的：针对现有技术中压控振荡器在微波毫米波频段内相位噪声大的缺陷，本发明公开了一种基于双重共模谐振的压控振荡器，采用在压控振荡器整个二次谐波的宽带频率范围内为主谐振腔提供高输入阻抗的双重共模谐振技术，设计并选用了具有高Q值的无源调谐阵列和器件，能够有效降低宽带频率调谐范围内的相位噪声，电路设计简洁高效。

技术方案：为实现上述技术目的，本发明提供以下技术方案。

一种基于双重共模谐振的压控振荡器，所述压控振荡器包括由无源谐振腔、交叉耦合晶体管对和尾部滤波网络构成的压控振荡器核心，以及由缓冲驱动接口和输出匹配网络构成的输出缓冲器；所述压控振荡器为双重共模谐振，无源谐振腔作为隐式共模谐振电路和尾部滤波网络作为显式共模谐振电路，降低压控振荡器宽带频率调谐范围内的相位噪声；

所述无源谐振腔包括带中间抽头的差分电感、第一共模电容和第二共模电容；差分电感两端分别并联第一共模电容和第二共模电容；差分电感两端分别连接到压控振荡器核心的差分信号输出端；所述无源谐振腔通过差分电感、第一共模电容和第二共模电容并联构成隐式共模谐振电路，并输出差分输出信号；

所述尾部滤波网络主要由尾部电感、尾部寄生电容、电流源和旁路电容构成，尾部寄生电容一端和尾部电感一端与交叉耦合晶体管对中第一晶体管和第二晶体管的源极连接，尾部寄生电容的另一端接地，尾部电感的另一端与电流源连接，尾部电感一端与旁路电容的一端连接，旁路电容的另一端接地；所述尾部滤波网络用于通过尾部电感和尾部寄生电容并联构成显式共模谐振电路。

更进一步地，所述交叉耦合晶体管对主要由第一晶体管和第二晶体管交叉耦合构成，所述两个晶体管的漏极和栅极分别与压控振荡器核心的差分信号输出端连接；所述交叉耦合晶体管对用于提供负阻补偿谐振电路的能量损失；

所述缓冲驱动接口输入端与压控振荡器核心的差分信号输出端连接，输出端与输出匹配网络的差分输入端口连接；所述缓冲驱动接口用于增强压控振荡器核心的输出驱动能力；

所述输出匹配网络主要由第一匹配电容、变压器、第二匹配电容和GSG输出端口顺次级联构成，第一匹配电容的两端为差分输入端口，与缓冲驱动接口的输出端连接；第二匹配电容的两端为正输出信号端和负输出信号端，与GSG输出端口连接；所述输出匹配网络用于将缓冲驱动接口的输出阻抗共轭匹配至GSG输出端口的终端负载阻抗。

更进一步地，所述无源谐振腔还包括开关电容阵列和一对变容管，开关电容阵列与差分电感并联，所述一对变容管为AMOS变容管，一对变容管的栅极与压控振荡器核心的差分信号输出端连接，漏极与外部调谐电压连接，用于连续频率调谐。

更进一步地，所述开关电容阵列为N比特开关电容阵列，由2^N -1个带反相器浮空型开关电容构成，分为N组，每组由一位数字信号控制，从高位到低位每位数字信号对应的组内开关电容的数量依次为2^N-1、2^N-2、···4、2、1；每组内级联的带反相器浮空型开关电容的反相器的输入端与该组的数字信号连接。

更进一步地，所述带反相器浮空型开关电容包括第一电容、第二电容、浮空开关NMOS晶体管、第一电阻、第二电阻和反相器；反相器的输入端与相应数字信号连接，输出端与浮空开关NMOS晶体管的栅极连接，第一电阻两端分别连接反相器的输入端和浮空开关NMOS晶体管的漏极，第二电阻两端分别连接反相器的输入端和浮空开关NMOS晶体管的源极，第一电容第二电容的一端分别连接浮空开关NMOS晶体管的漏极和源极，另一端分别连接至压控振荡器核心的差分信号输出端。

更进一步地，所述电流源由若干NMOS晶体管并联构成，所有NMOS晶体管的源极接地，栅极连接至第一外部偏置电压，旁路电容一端连接电流源的漏极，另一端接地。

更进一步地，所述缓冲驱动接口主要由第一交流耦合电容、第二交流耦合电容、第一偏压电阻、第二偏压电阻和一对通过两个中和电容交叉耦合的伪差分共源NMOS晶体管对构成，两个中和电容包括第一中和电容和第二中和电容，伪差分共源NMOS晶体管对包括第三NMOS晶体管和第四NMOS晶体管；第三NMOS晶体管和第四NMOS晶体管的源极接地，漏极作为缓冲驱动接口的输出端，与输出匹配网络的差分输入端口连接；栅极分别连接第一交流耦合电容和第二交流耦合电容的一端，第一交流耦合电容和第二交流耦合电容的另一端作为缓冲驱动接口输入端，与压控振荡器核心的差分信号输出端连接；第一偏压电阻和第二偏压电阻的一端与所述伪差分共源NMOS晶体管对的栅极连接，另一端连接至第二外部偏置电压；第一中和电容跨接在第三NMOS晶体管的栅极和第四NMOS晶体管的漏极之间，其电容值与第三NMOS晶体管的栅漏寄生电容相同；第二中和电容跨接在第四NMOS晶体管的栅极和第三NMOS晶体管的漏极之间，其电容值与第四NMOS晶体管的栅漏寄生电容相同。

更进一步地，所述带中间抽头的差分电感利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数在两匝以上，可以看作是由两个相同的第一电感和第二电感构成的变压器，耦合系数为k，中间抽头通过AP层金属连接至电源电压VDD。

更进一步地，所述尾部电感利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数至少两匝；所述变压器利用CMOS集成电路工艺的第八层和第九层金属实现，由两个八边形差分电感构成。

更进一步地，所述无源谐振腔、尾部滤波网络、缓冲驱动接口和输出匹配网络中的电容均为用CMOS集成电路工艺的第二层至第七层金属所构造的MOM电容。

有益效果：

1、本发明采用在压控振荡器整个二次谐波的宽带频率范围内为主谐振腔提供高输入阻抗的双重共模谐振技术，设计并选用了具有高Q值的无源调谐阵列和器件，能够有效降低宽带频率调谐范围内的相位噪声，电路设计简洁高效；

2、本发明提供了尾部大电感高Q值的设计思路，提供了一套新型的在微波毫米波频段中通过调节差分电感的耦合系数来实施隐式共模谐振的完整方法论；

3、本发明采用多个最大型号的晶体管并联构成电流源的方案来控制输出电压摆幅，减弱了闪烁噪声，使压控振荡器工作更稳定，有效协调了相位噪声与功耗。

附图说明

图1是本发明的压控振荡器的模块框图；

图2是本发明的压控振荡器电路结构示意图；

图3是本发明实施例中整个谐振腔输入阻抗等效电路模型的示意图；

图4是实施例中14-24GHz频段整个谐振腔输入阻抗模型的仿真结果图；

图5是实施例中在20GHz处不同电感值与对应能取到最高Q值的金属线宽度之间的关系图。

图6是实施例中在微波毫米波频段通过调节差分电感实现隐式共模谐振的实施原理。

图7是实施例中带中间抽头的差分电感版图的示意图。

图8是实施例中当输出频率为8GHz时，在1MHz频偏处的相位噪声与电流源并联晶体管个数之间的关系图。

图9是8-11GHz频段四种不同情况下压控振荡器的相位噪声范围仿真结果对比图。

图10是8-11GHz频段内偏离振荡频率1KHz-10MHz处的最高和最低的两条相位噪声仿真曲线图；

其中，100为无源谐振腔，101为差分电感，102为第一电感，103为第二电感，104为第一共模电容，105为第二共模电容，106为开关电容阵列，107为第一变容管，108为第二变容管，V_tune为外部调谐电压，109为带反相器浮空型开关电容，110为第一电容，111为第二电容，112为浮空开关NMOS晶体管，113为第一电阻，114为第二电阻，115为反相器；

200为交叉耦合晶体管对，201为第一晶体管，202为第二晶体管；

300为尾部滤波网络，301为尾部电感，302为尾部寄生电容，303为电流源，304为旁路电容，Vbias1为第一外部偏置电压；

400为缓冲驱动接口，401为第一交流耦合电容，402为第二交流耦合电容，403为第一偏压电阻，404为第二偏压电阻，405为第三NMOS晶体管，406为第四NMOS晶体管，407为第一中和电容，408为第二中和电容；

500为输出匹配网络，501为第一匹配电容，502为变压器，503为第二匹配电容，504为GSG输出端口，V_out+为正输出信号端，V_out-为负输出信号端。

具体实施方式

为了进一步的说明本发明公开的技术方案，下面结合说明书附图和实施例作详细的阐述。本领域的技术人员应得知，在不违背本发明精神前提下所做出的优选和改进均落入本发明的保护范围，对于本领域的惯用技术在本具体实施例中不做详细记载和说明。

本发明的压控振荡器涉及的应用领域包括但不限于卫星通信、5G通信、相控阵系统和毫米波雷达等。

实施例：

如附图1和附图2所示，本发明提供的一种基于双重共模谐振的压控振荡器，包括无源谐振腔100、交叉耦合晶体管对200、尾部滤波网络300、缓冲驱动接口400和输出匹配网络500；其中无源谐振腔100、交叉耦合晶体管对200和尾部滤波网络300构成的压控振荡器核心，缓冲驱动接口400和输出匹配网络500构成输出缓冲器。压控振荡器为双重共模谐振，无源谐振腔100作为隐式共模谐振电路，尾部滤波网络300作为显式共模谐振电路，降低压控振荡器宽带频率调谐范围内的相位噪声。

其中，无源谐振腔100包括带中间抽头的差分电感101、第一共模电容104和第二共模电容105；差分电感101两端分别并联第一共模电容104和第二共模电容105；差分电感101两端分别连接到压控振荡器核心的差分信号输出端；所述无源谐振腔100通过差分电感101、第一共模电容104和第二共模电容105并联构成隐式共模谐振电路，并输出差分输出信号。

本实施例中的无源谐振腔100由带中间抽头的差分电感101、开关电容阵列106和一对变容管并联构成，一对变容管包括第一变容管107和第二变容管108。开关电容阵列106与差分电感101并联，所述一对变容管包括第一变容管107和第二变容管108为AMOS变容管，一对变容管包括第一变容管107和第二变容管108的栅极与压控振荡器核心的差分信号输出端连接，漏极与外部调谐电压V_tune连接，用于连续频率调谐。

带中间抽头的差分电感101利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数在两匝以上包括两匝，可以看作是由两个相同的第一电感102和第二电感103构成的变压器，耦合系数为k，中间抽头通过AP层金属连接至电源电压VDD。差分电感101利用CMOS集成电路工艺中第九层金属实现，相比于单端电感具有更高的Q值；离散调谐方式与连续调谐方式相结合，拓宽了压控振荡器的频率调谐范围；其中，开关电容109采用带反相器的浮空型结构，提高了品质因数，钳制住了开关关断时的电位，减小了相位噪声；变容管107、108选用AMOS（Accumulation-mode MOS）变容管，具有较高的Q值和较宽的调谐范围。其中，无源器件的参数需要合理设置，使整个谐振腔具有高Q值，离散频率调谐和连续频率调谐相结合，极大地拓宽了频率调谐范围。

如图1所示，可将频率调谐范围的二次谐波频段划分为低频部分与高频部分；本实施例中的无源谐振腔100也被称为隐式共模谐振网络，差分电感101和谐振腔中的共模电容104、105并联谐振在电路中二次谐波的低频段处；本实施例中的尾部滤波网络300也被称为显式共模谐振网络，尾部电感301和尾部寄生电容302并联谐振在电路中二次谐波的高频段处；两者相结合，构成双重共模谐振网络，在宽带范围内为主谐振腔提供高输入阻抗，能有效抑制噪声电流注入，从而改善宽带范围内的相位噪声。需要说明的是，之所以选择在高频部分采用显式共模谐振，是因为尾部寄生电容302较小，如果在低频部分谐振的话需要非常大的电感值，这不仅增加了面积，而且在所需要的频段可能实现不了如此大的电感，额外增加尾部电容由于密勒效应又会使频率调谐范围缩小。本发明提供了高频部分尾部大电感高Q值的设计思路，提供了一套新型的在微波毫米波频段中通过调节差分电感101的耦合系数来实施隐式共模谐振的完整方法论。

开关电容阵列106为N比特开关电容阵列，由2^N -1个带反相器浮空型开关电容109构成，分为N组，每组由一位数字信号控制，从高位到低位每位数字信号对应的组内开关电容的数量依次为2^N-1、2^N-2、···4、2、1；每组内级联的带反相器浮空型开关电容109的反相器115的输入端与该组的数字信号连接。

带反相器浮空型开关电容109包括第一电容110、第二电容111、浮空开关NMOS晶体管112、第一电阻113、第二电阻114和反相器115；反相器115的输入端与相应数字信号连接，输出端与浮空开关NMOS晶体管112的栅极连接，第一电阻113两端分别连接反相器115的输入端和浮空开关NMOS晶体管112的漏极，第二电阻114两端分别连接反相器115的输入端和浮空开关NMOS晶体管112的源极，第一电容110第二电容111的一端分别连接浮空开关NMOS晶体管112的漏极和源极，另一端分别连接至压控振荡器核心的差分信号输出端。数字控制信号通过两个相同的隔交流通直流的第一电阻113、第二电阻114分别反馈至浮空开关NMOS晶体管112的漏极和源极，通过反相器115反馈至开关晶体管112的栅极，当数字控制信号为高电平时带反相器浮空型开关电容关断，当数字控制信号为低电平时带反相器浮空型开关电容导通。

交叉耦合晶体管对200主要由第一晶体管201和第二晶体管202交叉耦合构成，两个晶体管的尺寸相同，布局对称；两个晶体管的漏极和栅极分别与压控振荡器核心的差分信号输出端连接；所述交叉耦合晶体管对200用于提供负阻补偿谐振电路的能量损失；第一晶体管201和第二晶体管202为NMOS晶体管对、PMOS晶体管对或CMOS晶体管对。

尾部滤波网络300主要由尾部电感301、尾部寄生电容302、电流源303和旁路电容304构成，尾部寄生电容302一端和尾部电感301一端与交叉耦合晶体管对200中第一晶体管201和第二晶体管202的源极连接，尾部寄生电容302的另一端接地，尾部电感301的另一端与电流源303连接，尾部电感301一端与旁路电容304的一端连接，旁路电容304的另一端接地；所述尾部滤波网络300用于通过尾部电感301和尾部寄生电容302并联构成显式共模谐振电路。

电流源303由若干NMOS晶体管并联构成，即多个最大面积的NMOS晶体管；所有NMOS晶体管的源极接地，栅极连接至第一外部偏置电压Vbias1，旁路电容304一端连接电流源303的漏极，另一端接地，用于滤除电流源中二次谐波处的噪声电流。其中，电流源实现了对输出电压摆幅的控制，减弱了闪烁噪声，使压控振荡器工作更稳定，以此来协调功耗与相位噪声。

尾部电感301利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数在两匝以上包括两匝。

缓冲驱动接口400输入端与压控振荡器核心的差分信号输出端连接，输出端与输出匹配网络500的差分输入端口连接；所述缓冲驱动接口400用于增强压控振荡器核心的输出驱动能力；

缓冲驱动接口400主要由第一交流耦合电容401、第二交流耦合电容402、第一偏压电阻403、第二偏压电阻404和一对通过两个中和电容交叉耦合的伪差分共源NMOS晶体管对构成，两个中和电容包括第一中和电容407和第二中和电容408，伪差分共源NMOS晶体管对包括第三NMOS晶体管405和第四NMOS晶体管406，第三NMOS晶体管405和第四NMOS晶体管406的尺寸相同，布局对称；第三NMOS晶体管405和第四NMOS晶体管406的源极接地，漏极作为缓冲驱动接口400的输出端，与输出匹配网络500的差分输入端口连接；栅极分别连接第一交流耦合电容401和第二交流耦合电容402的一端，第一交流耦合电容401和第二交流耦合电容402的另一端作为缓冲驱动接口400输入端，与压控振荡器核心的差分信号输出端连接；第一偏压电阻403和第二偏压电阻404的一端与所述伪差分共源NMOS晶体管对的栅极连接，另一端连接至第二外部偏置电压Vbias2；第一中和电容407跨接在第三NMOS晶体管405的栅极和第四晶体管406的漏极之间，其电容值与第三NMOS晶体管405的栅漏寄生电容相同；第二中和电容408跨接在第四NMOS晶体管406的栅极和第三NMOS晶体管405的漏极之间，其电容值与第四NMOS晶体管406的栅漏寄生电容相同。其中，耦合电容的选取需要折中考虑寄生电容对频率调谐范围的影响和传输信号的分压损耗，中和电容抵消了源-漏寄生电容的影响，提高了缓冲器的差模稳定性和反向隔离度。

输出匹配网络500主要由第一匹配电容501、变压器502、第二匹配电容503和GSG输出端口504顺次级联构成，第一匹配电容501的两端为差分输入端口，与缓冲驱动接口400的输出端连接；第二匹配电容503的两端为正输出信号端V_out+和负输出信号端V_out-，与GSG输出端口504连接；所述输出匹配网络500用于将缓冲驱动接口400的输出阻抗共轭匹配至GSG输出端口504的终端负载阻抗。

输出匹配网络500将缓冲驱动接口的输出阻抗共轭匹配至GSG输出端口504的终端负载阻抗50欧姆，基于“电容—变压器—电容”的输出匹配网络500能够实现宽带匹配，且传输损耗的带内波动能被控制在1.5dB以内。变压器502利用CMOS集成电路工艺的第八层和第九层金属实现，由两个八边形差分电感构成。

无源谐振腔100、尾部滤波网络300、缓冲驱动接口400和输出匹配网络500中的电容均为用CMOS集成电路工艺的第二层至第七层金属所构造的MOM（Metal-Oxide-Metal）电容。这种电容具有较高的Q值，且单位面积内的电容密度较大，利用多层金属堆叠可以有效节省面积。

本发明提供了一种能够在整个二次谐波的宽带频率范围内为主谐振腔提供高输入阻抗的双重共模谐振技术，而且设计并选用了具有高Q值的无源调谐阵列和器件，能够有效降低宽带频率调谐范围内的相位噪声，电路设计简洁高效。

附图3给出了采用双重共模谐振技术之后，整个谐振腔输入阻抗的等效电路模型。在共模工作模式下，谐振腔的输入阻抗网络可以看成由两个分别在低频段和高频段谐振的有一定损耗的LC网络串联构成，电阻R1、R2分别代表隐式谐振网络和显式谐振网络中的损耗，整个谐振腔的输入阻抗Zin(Tank)可以看作由隐式谐振网络的输入阻抗Zin1和显式谐振网络的输入阻抗Zin2相叠加。

附图4给出了本实施例中在一款8-11GHz频率可调压控振荡器设计中应用双重共模谐振技术后，在二次谐波16-22GHz频段内整个谐振腔输入阻抗模型的仿真结果。经过阻抗叠加之后，整个谐振腔输入阻抗Zin(Tank)得到了显著提高，且在整个16-22GHz的宽带范围内都能保持在 600 欧姆以上。值得注意的是，显式谐振网络的输入阻抗Zin2在整个输入阻抗的提升中起到了主要作用，这是因为在实际设计过程中，尾部电感值一般较大，在宽带范围内的整个输入阻抗中占主导地位。

附图5给出了CMOS集成电路工艺中在20GHz处不同电感值与对应能取到最高Q值的金属线宽度之间的关系，本实施例中的尾部电感301在实际设计中一般具有较大的电感值，会达到1nH以上，在设计中需要调节八边形电感的版图参数使其在毫米波工作频段内具有较高的Q值。电感Q值会随频率变化，一般是先升高后下降，在变化过程中存在一段“尖峰”，在保持电感值不变的情况下，改变金属线宽可以使“尖峰”在频带上前后移动，使线宽变宽会使其往低频移动，线宽变窄则往高频移动，设计过程中应尽量使“尖峰”位于电感的工作频段内，因此，对于每一个确定频段内的确定的电感值来说都存在着一个最佳的线宽，在设计中能够通过调节金属线宽的方式使Q值最优化；在同一频率处，一般电感值越大，对应最佳线宽越窄。此外，大电感的最佳线宽取值会受到CMOS工艺最小金属线宽度的规则限制。需要注意的是，尾电感的Q值也不能过高，如果两个谐振网络的Q值都很高的话会导致整个输入阻抗曲线波动较大，在频带内出现凹陷，从而恶化凹陷频率处的相位噪声。

附图6给出了在微波毫米波频段通过调节差分电感101实现隐式共模谐振的实施方法和原理。如图1所示，本实施例中无源谐振腔100中的差分电感101可以看作是由两个相同的单电感102、103构成的变压器，耦合系数为k；需要注意的是，本实施例中的差分电感101在版图上的匝数在两匝以上包括两匝，因此耦合系数k大于零。在毫米波频段内，基波与二次谐波频率相距很远，在这个范围内电感值和k都会随着频率的升高而变大。本实施例中将差分工作模式下谐振腔中单端电感值记为Ldm，将共模工作模式下谐振腔中单端电感值记为Lcm；将基波振荡频率处单电感102、103的值记为La，耦合系数记为ka；将两倍振荡频率处单电感102、103的值记为Lb，耦合系数记为kb；其中，Ldm=(1+ka)La，Lcm=(1-kb)Lb，随着频率的升高，存在Lb>La，kb>ka。当实施隐式共模谐振技术时，将版图内的谐振电感进行EM仿真，仿出的电感值即为Ldm的值，因为电容随着频率的改变几乎没有变化；然后可以计算出Lcm的值为

（1）

其中，

为基波振荡频率，

为单边共模电容值。实现隐式共模谐振的主要思路 是：维持差分工作状态下的电感值Ldm不变，通过改变耦合系数k，来调节共模模式中的电感 Lcm到我们想要的值。如图5所示，当我们把耦合系数k调大时，ka、kb都会变大，又因为要维 持Ldm不变，根据Ldm的定义式，就要使La变小，即调小单电感102、103的值，于是Lb也会随着 变小，在Lcm的定义式中，(1-kb)的值和Lb的值都变小了，最终导致Lcm的值变小；反过来，同 理可得，当我们维持Ldm不变，把耦合系数k调小，会导致Lcm变大；即，在保持Ldm不变的情况 下，改变k的大小，Lcm会随之反方向变化，不断调节之后，就能达到我们想要的值。

附图7给出了带中间抽头的八边形差分电感版图的示意图，可以通过扩大金属线之间的间距S使耦合系数k变小，通过缩小金属线之间的间距S使耦合系数k变大，在此过程中对变压器中单个电感值的影响不大。值得注意的是，调节金属线间距S几乎不会影响差分电感的Q值。

附图8给出了当压控振荡器的输出频率为8GHz时，在1MHz频偏处的相位噪声与电流源303并联晶体管个数之间的关系图。本实施例中电流源303采用多个最大面积的NMOS晶体管并联的方案，如图7所示，在保持电流源中电流不变的情况下，并联晶体管个数越多，则相位噪声越小；这是因为随着晶体管个数的变多，在偏置电流相同的情况下，栅极偏压就会越小，这样电流源晶体管的过驱动电压就会变小，从而给漏极电压留有充足的裕量，工作时就不易进入三极管区，就能保持稳定的输出电流。需要说明的是，实际设计过程中还需要综合考虑电流源晶体管在版图里占据的面积大小，再选择合适的并联晶体管个数，而且考虑到版图布局的对称性，一般选取偶数个。

附图9给出了8-11GHz频率可调的压控振荡器分别在未采用共模谐振技术、仅采用隐式共模谐振技术、仅采用显式共模谐振技术和采用双重共模谐振技术四种不同情况下的频偏1MHz处相位噪声范围的仿真结果。值得注意的是，本实施例中采用了双重共模谐振技术的压控振荡器的相位噪声最低，和未采用共模谐振技术处理的压控振荡器相比，在整个频段内都下降了5dB以上，验证了本实施例中提出的双重共模谐振技术确实具有在宽带频率范围内降低相位噪声的效果。

附图10给出了本发明的压控振荡器在整个频率调谐范围8-11GHz内的偏离振荡频率1KHz-10MHz处最高和最低两条相位噪声曲线的电磁场仿真结果，在偏离振荡频率1MHz处的相位噪声变化范围约为-112.5至-121.5dBc/Hz，其中最小值-121.5dBc/Hz在输出频率为8GHz时取得，最大值-112.5dBc/Hz在输出频率为11GHz时取得。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于双重共模谐振的压控振荡器，其特征在于：所述压控振荡器包括由无源谐振腔（100）、交叉耦合晶体管对（200）和尾部滤波网络（300）构成的压控振荡器核心，以及由缓冲驱动接口（400）和输出匹配网络（500）构成的输出缓冲器；所述压控振荡器为双重共模谐振，无源谐振腔（100）作为隐式共模谐振电路和尾部滤波网络（300）作为显式共模谐振电路，降低压控振荡器宽带频率调谐范围内的相位噪声；

所述无源谐振腔（100）包括带中间抽头的差分电感（101）、第一共模电容（104）和第二共模电容（105）；差分电感（101）两端分别并联第一共模电容（104）和第二共模电容（105）；差分电感（101）两端分别连接到压控振荡器核心的差分信号输出端；所述无源谐振腔（100）通过差分电感（101）、第一共模电容（104）和第二共模电容（105）并联构成隐式共模谐振电路，并输出差分输出信号；

所述尾部滤波网络（300）主要由尾部电感（301）、尾部寄生电容（302）、电流源（303）和旁路电容（304）构成，尾部寄生电容（302）一端和尾部电感（301）一端与交叉耦合晶体管对（200）中第一晶体管（201）和第二晶体管（202）的源极连接，尾部寄生电容（302）的另一端接地，尾部电感（301）的另一端与电流源（303）连接，尾部电感（301）一端与旁路电容（304）的一端连接，旁路电容（304）的另一端接地；所述尾部滤波网络（300）用于通过尾部电感（301）和尾部寄生电容（302）并联构成显式共模谐振电路。

2.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：

所述交叉耦合晶体管对（200）主要由第一晶体管（201）和第二晶体管（202）交叉耦合构成，所述两个晶体管的漏极和栅极分别与压控振荡器核心的差分信号输出端连接；所述交叉耦合晶体管对（200）用于提供负阻补偿谐振电路的能量损失；

所述缓冲驱动接口（400）输入端与压控振荡器核心的差分信号输出端连接，输出端与输出匹配网络（500）的差分输入端口连接；所述缓冲驱动接口（400）用于增强压控振荡器核心的输出驱动能力；

所述输出匹配网络（500）主要由第一匹配电容（501）、变压器（502）、第二匹配电容（503）和GSG输出端口（504）顺次级联构成，第一匹配电容（501）的两端为差分输入端口，与缓冲驱动接口（400）的输出端连接；第二匹配电容（503）的两端为正输出信号端（V_out+）和负输出信号端（V_out-），与GSG输出端口（504）连接；所述输出匹配网络（500）用于将缓冲驱动接口（400）的输出阻抗共轭匹配至GSG输出端口（504）的终端负载阻抗。

3.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述无源谐振腔（100）还包括开关电容阵列（106）和一对变容管，开关电容阵列（106）与差分电感（101）并联，所述一对变容管为AMOS变容管，一对变容管的栅极与压控振荡器核心的差分信号输出端连接，漏极与外部调谐电压（V_tune）连接，用于连续频率调谐。

4.根据权利要求3所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述开关电容阵列（106）为N比特开关电容阵列，由2^N -1个带反相器浮空型开关电容（109）构成，分为N组，每组由一位数字信号控制，从高位到低位每位数字信号对应的组内开关电容的数量依次为2^N-1、2^N-2、···4、2、1；每组内级联的带反相器浮空型开关电容（109）的反相器（115）的输入端与该组的数字信号连接。

5.根据权利要求4所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述带反相器浮空型开关电容（109）包括第一电容（110）、第二电容（111）、浮空开关NMOS晶体管（112）、第一电阻（113）、第二电阻（114）和反相器（115）；反相器（115）的输入端与相应数字信号连接，输出端与浮空开关NMOS晶体管（112）的栅极连接，第一电阻（113）两端分别连接反相器（115）的输入端和浮空开关NMOS晶体管（112）的漏极，第二电阻（114）两端分别连接反相器（115）的输入端和浮空开关NMOS晶体管（112）的源极，第一电容（110）第二电容（111）的一端分别连接浮空开关NMOS晶体管（112）的漏极和源极，另一端分别连接至压控振荡器核心的差分信号输出端。

6.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述电流源（303）由若干NMOS晶体管并联构成，所有NMOS晶体管的源极接地，栅极连接至第一外部偏置电压（Vbias1），旁路电容（304）一端连接电流源（303）的漏极，另一端接地。

7.根据权利要求2所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述缓冲驱动接口（400）主要由第一交流耦合电容（401）、第二交流耦合电容（402）、第一偏压电阻（403）、第二偏压电阻（404）和一对通过两个中和电容交叉耦合的伪差分共源NMOS晶体管对构成，两个中和电容包括第一中和电容（407）和第二中和电容（408），伪差分共源NMOS晶体管对包括第三NMOS晶体管（405）和第四NMOS晶体管（406）；第三NMOS晶体管（405）和第四NMOS晶体管（406）的源极接地，漏极作为缓冲驱动接口（400）的输出端，与输出匹配网络（500）的差分输入端口连接；栅极分别连接第一交流耦合电容（401）和第二交流耦合电容（402）的一端，第一交流耦合电容（401）和第二交流耦合电容（402）的另一端作为缓冲驱动接口（400）输入端，与压控振荡器核心的差分信号输出端连接；第一偏压电阻（403）和第二偏压电阻（404）的一端与所述伪差分共源NMOS晶体管对的栅极连接，另一端连接至第二外部偏置电压（Vbias2）；第一中和电容（407）跨接在第三NMOS晶体管（405）的栅极和第四NMOS晶体管（406）的漏极之间，其电容值与第三NMOS晶体管（405）的栅漏寄生电容相同；第二中和电容（408）跨接在第四NMOS晶体管（406）的栅极和第三NMOS晶体管（405）的漏极之间，其电容值与第四NMOS晶体管（406）的栅漏寄生电容相同。

8.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述带中间抽头的差分电感（101）利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数在两匝以上，是由两个相同的第一电感（102）和第二电感（103）构成的变压器，耦合系数为k，中间抽头通过AP层金属连接至电源电压VDD。

9.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述尾部电感（301）利用CMOS集成电路工艺的第九层金属实现，为八边形电感，匝数至少两匝；所述变压器（502）利用CMOS集成电路工艺的第八层和第九层金属实现，由两个八边形差分电感构成。

10.根据权利要求1所述的一种基于双重共模谐振的压控振荡器，其特征在于：所述无源谐振腔（100）、尾部滤波网络（300）、缓冲驱动接口（400）和输出匹配网络（500）中的电容均为用CMOS集成电路工艺的第二层至第七层金属所构造的MOM电容。

Images