CN111564550B - 半导体器件及其制造方法、具有半导体器件的电子设备 - Google Patents

半导体器件及其制造方法、具有半导体器件的电子设备 Download PDF

Info

Publication number
CN111564550B
CN111564550B CN202010260243.4A CN202010260243A CN111564550B CN 111564550 B CN111564550 B CN 111564550B CN 202010260243 A CN202010260243 A CN 202010260243A CN 111564550 B CN111564550 B CN 111564550B
Authority
CN
China
Prior art keywords
substrate
fbar
saw
group
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010260243.4A
Other languages
English (en)
Other versions
CN111564550A (zh
Inventor
庞慰
杨清瑞
张孟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202210814964.4A priority Critical patent/CN115498096A/zh
Priority to CN202010260243.4A priority patent/CN111564550B/zh
Publication of CN111564550A publication Critical patent/CN111564550A/zh
Priority to PCT/CN2021/085753 priority patent/WO2021197500A1/zh
Application granted granted Critical
Publication of CN111564550B publication Critical patent/CN111564550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种半导体器件，包括：基底，具有在基底的厚度方向上相对的第一侧和第二侧；第一组谐振器单元，设置于基底的第一侧；和第二组谐振器单元，设置于基底的第二侧，其中：每一组谐振器单元具有至少一个谐振器单元，且第一组谐振器单元和第二组谐振器单元中至少一组为体声波谐振器单元。本发明还涉及一种上述半导体器件的制造方法以及具有上述半导体器件的电子设备。

Description

半导体器件及其制造方法、具有半导体器件的电子设备
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种半导体器件及其制造方法，以及一种具有该半导体器件的电子设备。
背景技术
体声波谐振器及声表面波谐振器在滤波器等电子器件中得到广泛应用。在现有体声波或声表面波滤波器设计或者产品中，仅在基底的一侧设置相应的谐振器单元(包括压电层和电极等电学结构)。随着射频前端小型化趋势越来越严峻，单侧布置谐振器的滤波器结构不利于滤波器尺寸的进一步缩小。
另一方面，体声波滤波器和声表面波滤波器分别具有各自的优势，比如，体声波滤波器在高频性能表现更好，而声表面波滤波器在低频性能表现更好，因此，在射频前端系统中常常需要两种滤波器相互配合，实现多频段滤波器组(即多工器)。但是传统的基于多晶氮化铝压电材料的体声波滤波器和基于单晶铌酸锂压电材料的声表面波滤波器，由于采用了不同的压电材料、结构和相应制作工艺，因此，在一个芯片上同时加工出两种滤波器是不可能实现的，阻碍了射频前端进一步小型化的发展。
发明内容
为进一步减小体声波滤波器、多工器等电子器件的横向占用面积，便于实现体声波滤波器和声表面波滤波器的高度集成，提出本发明。
根据本发明的实施例的一个方面，提出了一种半导体器件，包括：
基底，具有在基底的厚度方向上相对的第一侧和第二侧；
第一组谐振器单元，设置于基底的第一侧；和
第二组谐振器单元，设置于基底的第二侧，
其中：每一组谐振器单元具有至少一个谐振器单元，且第一组谐振器单元和/或第二组谐振器单元为体声波谐振器单元。
根据本发明的实施例的再一方面，提出了一种上述半导体器件的制造方法，包括步骤：
在基底的两侧分别形成一组谐振器单元，每组谐振器单元具有至少一个谐振器单元。
根据本发明的实施例的还一方面，提出了一种电子设备，包括上述的半导体器件。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1A-1C分别为根据本发明的一个示例性实施例的半导体器件的示意性剖视图、示意性俯视图和示意性仰视图，其中沿图1B中的A1A2线或者沿图1C中的B1B2线可截得图1A的剖视图，在图1A中，上部的单晶体声波谐振器单元的基底以及下部的单晶体声波谐振器的基底分别相接在中间基底的上下两侧；
图2-1至图2-14为根据本发明的一个示例性实施例的、制造图1A所示的半导体器件的工艺流程示意图；
图3为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中单晶体声波谐振器的基底被键合在常规体声波谐振器(或多晶体声波谐振器)的基底另一侧，从而形成双侧体声波谐振器结构；
图3-1至图3-6为根据本发明的一个示例性实施例的、制造图3所示的半导体器件的工艺流程示意图；
图4为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中单晶体声波谐振器的基底与常规声表面波谐振器的基底通过键合工艺彼此相接；
图5为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中中间基底的上侧设置有压电薄膜声表面波谐振器单元，中间基底的下侧设置有单晶体声波谐振器单元；
图6为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中中间基底的上侧设置有压电薄膜声表面波谐振器单元，中间基底的下侧设置有单晶体声波谐振器单元，且压电薄膜声表面波谐振器单元设置有布拉格反射层；
图7为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中多晶体声波谐振器单元的基底的上侧设置有压电薄膜声表面波谐振器单元；
图8为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中多晶体声波谐振器单元的基底的上侧设置有压电薄膜声表面波谐振器单元，且压电薄膜声表面波谐振器单元设置有布拉格反射层。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
在本发明中，压电层材料，基于不同的谐振器，可以为氮化铝(AlN)、掺杂氮化铝(doped ALN)、氧化锌(ZnO)、锆钛酸铅(PZT)、铌酸锂(LiNbO3)、石英(Quartz)、铌酸钾(KNbO3)或钽酸锂(LiTaO3)等材料，其中掺杂ALN至少含一种稀土元素，如钪(Sc)、钇(Y)、镁(Mg)、钛(Ti)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)等。
图1A-1C分别为根据本发明的一个示例性实施例的半导体器件的示意性剖视图、示意性俯视图和示意性仰视图，其中沿图1B中的A1A2线或者沿图1C中的B1B2线可截得图1A的剖视图，在图1A中，上部的单晶体声波谐振器单元的基底以及下部的单晶体声波谐振器的基底分别相接在中间基底的上下两侧。其中，中间基底10的厚度需大于第一基底20和第二基底21的厚度，且至少大于第一基底或第二基底厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，进一步的，中间基底10的厚度大于第一基底或者第二基底厚度的10倍。
在图1A所示的示例中，该半导体器件包括4个单晶FBAR(single-crystalFBAR，简称sFBAR，其与常规基于多晶压电材料的多晶FBAR的区别在于其压电层材料为单晶材料(如铌酸锂，钽酸锂，单晶氮化铝等)。
图1A-1C中附图标记说明如下：
10:中间基底，用于键合并连接位于其两侧的第一基底20和第二基底21。可选材料为单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等。
20：第一基底。
21：第二基底。第一基底和第二基底材料可以为二氧化硅、氮化硅、多晶硅、非晶硅等材料。
31，32以及33，34：嵌入基底20以及21的声学镜，本实施例中为空气腔结构，也可以是布拉格反射层或其他等效声波反射结构。
41，42：位于基底20上的谐振器下电极，其中41和42相互电学连接(本发明中“上下”电极以距离声学镜的距离远近定义，与图示中的上下位置无关，其中靠近声学镜的为“下”，远离的为“上”，后续不再说明)。在本发明中，电极材料可为：金(Au)、钨(W)、钼(Mo)、铂(Pt)，钌(Ru)、铱(Ir)、钛钨(TiW)、铝(Al)、钛(Ti)、锇(Os)、镁(Mg)、金(Au)、钨(W)、钼(Mo)、铂(Pt)、钌(Ru)、铱(Ir)、锗(Ge)、铜(Cu)、铝(Al)、铬(Cr)、砷掺杂金等类似金属形成。
51：位于基底20侧的压电薄膜层或压电层，在本实施例中，压电层51的材料为单晶材料(如铌酸锂，钽酸锂，石英，单晶氮化铝等)。
61，62：贯通压电层51的工艺孔结构，用于释放牺牲材料。
71，72：位于基底20侧的谐振器上电极。
43，44：位于基底21上的谐振器下电极。
52：位于基底21侧的压电薄膜层或压电层，在本实施例中，压电层52的材料为单晶材料(如铌酸锂，钽酸锂，石英，单晶氮化铝等)，可以与压电层51材料相同也可以不同。
63，64：贯通压电层52的工艺孔结构，用于释放牺牲材料。
73，74：位于基底21侧的谐振器上电极，上电极73和74相互电学连接。
以上的电极可以构成对应的体声波谐振器的FBAR电学结构。
图2-1至图2-14为根据本发明的一个示例性实施例的、制造图1A所示的半导体器件的工艺流程示意图，下面参照图2-1至图2-14示例性说明图1A所示的半导体器件的制造工艺或制造步骤。
步骤1：如图2-1所示，在辅助衬底Aux1(如硅、碳化硅)表面上沉积单晶压电薄膜层51，如单晶氮化铝(AlN)、氮化镓(GaN)；或者通过在辅助衬底Aux1(如铌酸锂、钽酸锂衬底)表面通过离子注入形成一个分界层，在分界层上方形成压电薄膜层51，此时压电薄膜层51材料与辅助衬底Aux1材料相同。
步骤2：如图2-2所示，在51表面沉积金属层并将金属层图形化成电极41和42(及其间的连接部)。
步骤3：如图2-3所示，在图2-2所得到的结构的压电层51及电极41和42的表面沉积一层牺牲材料S2，并图形化以形成作为声学镜的空气腔31和32的形状，牺牲层可以是多晶硅、非晶硅、二氧化硅、掺杂二氧化硅等材料。
步骤4：如图2-4所示，在图2-3所得到的结构的压电层51、空气腔牺牲材料S2及电极41和42的连接部表面沉积一层基底材料20，材料可以为二氧化硅、氮化硅、多晶硅、非晶硅等，但是与牺牲层材料不同。
步骤5：如图2-5所示，通过CMP(化学机械研磨)法将基底材料20磨平。
步骤5a：通过与步骤1-5类似的流程可制得如图2-5a所示的位于基底21一侧的与图2-5所对应的结构(此处不再复述整个流程，仅给出结果)。
步骤6：如图2-6所示，将步骤5所得到的结构的基底20的表面与另一已经制备好的基底10的一个表面进行键合，注意在基底10的键合表面上还可以具有辅助键合层(图中没有示出)，如二氧化硅、氮化硅等材料。
步骤7：如图2-7所示，将步骤6所得到的结构翻转，并通过CMP和/或刻蚀或离子注入层分离的方法去除辅助衬底Aux1，使压电层51表面暴露，并对其分离界面进行CMP处理，使其表面光整，具有较低的粗糙度。
步骤8：如图2-8所示，在所暴露出的压电层51表面沉积电极金属材料层，并图形化形成上电极71和72,随后在压电层51表面刻蚀出牺牲层释放孔61和62，使其和牺牲层31和32相连。
步骤9：如图2-9所示，在步骤8获得的结构的压电层51、牺牲层释放孔内以及上电极71和72的表面沉积工艺保护层Aux3，如二氧化硅、掺杂二氧化硅、多晶硅、氮化硅等材料，可以采用与牺牲层材料相同的材料也可以不同。
步骤10：如图2-10所示，将步骤9获得的结构再次翻转，通过CMP法将之前键合上的基底10磨除一定厚度，在此流程中保护层Aux3可防止或显著减少下方结构受到的机械损伤。没有示出的，在研磨后的基底10的表面可以选择性的沉积一层辅助键合层，如二氧化硅、氮化硅等材料。
步骤11：如图2-11所示，将步骤5a获得的结构同样键合到削减厚度后的基底10的另一个表面。
步骤12：如图2-12所示，通过CMP和/或刻蚀或离子注入层分离的方法去除辅助衬底Aux2，暴露出压电层52的表面，并对其分离界面进行CMP处理，使其表面光整，具有较低的粗糙度。在此流程中保护层Aux3可防止或显著减少下方结构可能受到的机械损伤。
步骤13：如图2-13所示，在所暴露出的压电层52表面沉积电极金属材料层，并图形化形成上电极73和74(及其间的连接部)，随后刻蚀出牺牲层释放孔63和64。
步骤14：如图2-14所示，最后采用湿法或干法刻蚀的方法去除保护层Aux3以及声学空腔31-34内的所有牺牲层材料，从而获得图1A所示结构(图1A是图2-14的翻转)。
在图1A所示的示例中，整体的基底的上下两侧设置了单晶体声波谐振器单元，但是本发明不限于此，例如，可以设置单晶体声波谐振器单元与常规体声波谐振器单元或多晶体声波谐振器单元。
图3为根据本发明的另一个示例性实施例的半导体器件的示意性剖视图，其中单晶体声波谐振器的基底被键合在常规体声波谐振器的基底另一侧，从而形成双侧体声波谐振器结构。在图3所示的实施例中，半导体器件包括2个sFBAR和两个常规FBAR，其中sFBAR是采用如图2-1到2-5的步骤加工而成的。sFABR的基底20由沉积工艺形成，其材料可选为二氧化硅，氮化硅、多晶硅、非晶硅等。在图3中，基底21为硬质基底，材料可选单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等，其厚度大于sFBAR的基底20的厚度，且至少大于基底20厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，进一步的，其厚度大于基底20厚度的10倍。
以下结合附图3-1到3-6来说明图3所示的半导体器件的制造工艺或制造步骤。图3-1至图3-6所示的过程中，省略了部分为业内熟知的步骤。
步骤1：如图3-1所示，在基底21和填充有牺牲材料S3的声学镜33和34的表面沉积并图形化出常规FBAR的下电极43和44。
步骤2：如图3-2所示，在基底21，下电极43/44以及部分牺牲层S3表面沉积一定厚度的压电薄膜52。其材料可以为氮化铝(AlN)、掺杂氮化铝(dopedALN)、氧化锌(ZnO)、锆钛酸铅(PZT)等材料，其中掺杂ALN至少含一种稀土元素，如钪(Sc)、钇(Y)、镁(Mg)、钛(Ti)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)等。
步骤3：如图3-3所示，在压电薄膜52的上表面沉积并图形化出上电极73和74(以及两电极之间的连接部)。
步骤4：如图3-4所示，在压电薄膜52上刻蚀出释放工艺孔63/64。
步骤5：如图3-5所示，在压电薄膜52及上电极73和74(以及两电极之间的连接部)上方覆盖一定厚度的保护层Aux4，如二氧化硅、掺杂二氧化硅、多晶硅、氮化硅等材料，可以采用与牺牲层材料相同的材料也可以不同。
步骤6，如图3-6所示，将图3-5所示的常规FBAR完成部分翻转，通过CMP法将基底21磨除一定厚度。没有示出的，在研磨后的基底21的表面可以选择性的沉积一层辅助键合层，如二氧化硅、氮化硅等材料。并将由另外工序完成的单晶FBAR部分按照基底-基底的方式键合在一起。此过程中Aux4保护层可起到减少基底21另一侧普通FBAR器件受到机械损伤的作用。
图4为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中单晶体声波谐振器的基底与常规声表面波谐振器的基底通过键合工艺彼此相接。
图4所示的谐振器结构或半导体器件包含2个sFBAR和1个常规声表面波谐振器(SAW)，在本发明中，常规声表面波谐振器为使用压电材料同时充当基底和压电功能层的声表面波谐振器，即没有使用压电薄膜的声表面波谐振器，与使用了压电薄膜的压电薄膜声表面波谐振器相对，其中：
sFABR是采用如图2-1到2-5的步骤加工而成的，其基底21由沉积工艺形成，材料可以是二氧化硅，氮化硅、多晶硅、非晶硅等。
附图标记51为常规SAW的压电层(SAW压电层)，其材料为铌酸锂、钽酸锂等单晶压电材料，其起到支撑作用也作为SAW的基底。
附图标记40为覆盖在压电层51表面的叉指结构电极及反射栅结构。
附图标记41，42为SAW的电学连接引脚。
附图标记40-42对应的结构形成SAW的电学结构。附图标记43、44以及73和74对应的结构(下电极、上电极)形成FBAR的电学结构。
如图4所示，SAW压电层51的一侧(图中的下侧)与FBAR基底21的第一侧(图中为上侧)通过键合工艺相连接，SAW压电层51的另一侧设置有SAW电学结构40-42，FBAR基底21的另一侧设置有FBAR压电层52以及FBAR电学结构43-44以及73-74。
在可选的实施例中，所述SAW压电层51的厚度至少为所述FBAR基底21的厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，可选的，所述SAW压电层51的厚度大于所述FBAR基底21的厚度的10倍。
图5为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中中间基底的上侧设置有压电薄膜声表面波谐振器单元，中间基底的下侧设置有单晶体声波谐振器单元。图5与图4所示的结构不同的是，图5中的声表面波谐振器采用薄膜压电层51，薄膜压电层51通过键合工艺与中间基底10的一侧相连接。中间基底10为硬质基底，材料可选单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等。薄膜压电层51的材料可选铌酸锂、钽酸锂等单晶压电材料。在可选的实施例中，中间基底10的厚度大于sFBAR一侧的基底21和薄膜压电层51的厚度，例如为基底21的厚度或薄膜压电层51的厚度的至少5倍，从而使整个芯片保持较高的机械强度和稳定性，可选的，所述中间基底10的厚度大于所述FBAR基底21或薄膜压电层51的厚度的10倍。
如图5所示，薄膜压电层51的一侧(图中为下侧)与中间基底10的第一侧(图中为上侧)连接，薄膜压电层的另一侧(图中为下侧)设置有SAW电学结构，对应于附图标记40-42。FBAR基底21的一侧(图中为上侧)与中间基底10的第二侧(图中为下侧)连接，FBAR基底21的另一侧(图中为下侧)设置有FBAR压电层52以及FBAR电学结构，对应于附图标记43-44以及73-74。
图6为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中中间基底的上侧设置有压电薄膜声表面波谐振器单元，中间基底的下侧设置有单晶体声波谐振器单元，且压电薄膜声表面波谐振器单元设置有布拉格反射层。
图6所示的谐振器结构包含2个sFBAR和1个具有布拉格反射层的压电薄膜声表面波谐振器，其中：
附图标记10为中间基底，材料可选单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等。借助中间基底可增强结构稳定性。
附图标记21为单晶FBAR的基底，其材料可以是二氧化硅、氮化硅、多晶硅、非晶硅等。
附图标记51为SAW的薄膜压电层，材料可选铌酸锂、钽酸锂等单晶压电材料。
附图标记61为位于薄膜压电层51下方的一层氧化物介电层。附图标记62-64为高低声阻交替层(布拉格反射层)，其具体层数可以与图6所示不同。
如图6所示，布拉格反射层设置在中间基底10与薄膜压电层51之间；薄膜压电层51的一侧(图中为下侧)与布拉格反射层的第一侧(图中为上侧)连接，薄膜压电层51的另一侧(图中为上侧)设置有SAW电学结构，如附图标记40-42；布拉格反射层的第二侧(图中为下侧)与中间基底10的第一侧(图中为上侧)连接；FBAR基底21的一侧(图中为上侧)与中间基底10的第二侧(图中为下侧)连接，FBAR基底21的另一侧设置有FBAR压电层51以及FBAR电学结构。
在图6所示的示例中，中间基底10的硬度大于FBAR基底21的硬度，中间基底与FBAR基底通过键合连接。在图6所示的实施例中，可选的，中间基底10的厚度大于FBAR基底21的厚度，且中间基底10的厚度至少为FBAR基底21的厚度或薄膜压电层51的厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，可选的，中间基底10的厚度大于FBAR基底21或薄膜压电层51的厚度的10倍。
图7为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中多晶体声波谐振器单元的基底的上侧设置有压电薄膜声表面波谐振器单元。
图7所示的谐振器结构或半导体器件包含2个FBAR和1个不具有布拉格反射层的声表面波谐振器，其中：
在图7所示的实施例中，FBAR基底21的材料可选单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等。在本发明的一个实施例中，FBAR基底21的厚度至少为薄膜压电层51的厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，可选的，FBAR基底21的厚度大于薄膜压电层51的厚度的10倍。薄膜压电层51的下侧与FBAR基底21的第一侧(图中为上侧)连接，薄膜压电层51的上侧设置有SAW电学结构，如附图标记40-42对应的结构；FBAR基底21的第二侧(图中为下侧)设置有FBAR压电层52以及FBAR电学结构，如43/44,73/74等对应的结构。
图8为根据本发明的一个示例性实施例的半导体器件的示意性剖视图，其中多晶体声波谐振器单元的基底的上侧设置有压电薄膜声表面波谐振器单元，且压电薄膜声表面波谐振器单元设置有布拉格反射层。
在图8所示的实施例中，多晶体声波谐振器单元的FBAR基底21上侧的压电薄膜SAW单元包括布拉格反射层以及薄膜压电层51，所述布拉格反射层设置在FBAR基底21与薄膜压电层51之间。FBAR基底21的材料可选单晶Si、石英、SiC、GaN、GaAs、蓝宝石、金刚石等。可选的，FBAR基底21的厚度至少为薄膜压电层51的厚度的5倍，从而使整个芯片保持较高的机械强度和稳定性，可选的，FBAR基底21的厚度大于薄膜压电层51的厚度的10倍。
在图8中，薄膜压电层51的下侧与所述布拉格反射层的第一侧(图中的上侧)连接，薄膜压电层51的上侧设置有SAW电学结构，如附图标记40-42所示的结构。
在图8中，所述布拉格反射层的第二侧(图中的下侧)与FBAR基底21的上侧连接，FBAR基底21的下侧则设置有FBAR压电层52以及FBAR电学结构，如43/44,73/74等对应的结构。
基于本发明的技术方案，由于在基底的两侧均可以设置谐振器，从而可以减小体声波滤波器、多工器等电子器件的横向占用面积，进而减小该等电子器件的体积。具体的，在本发明中，基底的上下两侧均设置有谐振器单元，在谐振器单元均为薄膜结构的情况下，双侧谐振器结构所占据的横向面积显著减小(例如，对于布置同样数量的体声波谐振器而言，能够减小50％及以上的横向占用空间)且在纵向上占据的空间的增加可以忽略。
同时，由于上下两侧体声波谐振器的层叠厚度可以完全不同，方便将不同结构体声波谐振器进行单片集成。如，可以应用在双工器中将两个滤波器分别加工制作在上下两侧，或者应用在单个滤波器中将串联谐振器单元和并联谐振器单元分别加工制作在上下两侧。
本发明还可实现体声波滤波器和表面声波滤波器的单片集成，优势互补，从而进一步缩小射频前端系统体积。具体的，基于本发明的技术方案，在半导体器件中的基底的上下两侧分别设置声表面波谐振器和体声波谐振器的情况下，可以在射频前端系统中将声表面波滤波器和体声波滤波器两种滤波器相互配合，以实现多频段滤波器组(即多工器)，同时可以使得射频前端进一步小型化。
基于以上实施例及其附图，本发明提出了如下技术方案：
1、一种半导体器件，包括：
基底，具有在基底的厚度方向上相对的第一侧和第二侧；
第一组谐振器单元，设置于基底的第一侧；和
第二组谐振器单元，设置于基底的第二侧，
其中：每一组谐振器单元具有至少一个谐振器单元，且第一组谐振器单元和/或第二组谐振器单元为体声波谐振器单元。
2、根据1所述的半导体器件，其中：
第一组谐振器单元包括第一组体声波谐振器单元，第二组谐振器单元包括第二组体声波谐振器单元。
3、根据2所述的半导体器件，其中：
第一组谐振器单元与第二组谐振器单元均为单晶体声波谐振器单元；
所述基底包括第一基底、第二基底以及在基底厚度方向设置在第一基底与第二基底之间的中间基底，所述第一基底具有所述第一侧，所述第二基底具有所述第二侧；
第一基底与第二基底分别与中间基底连接，中间基底的厚度大于第一基底以及第二基底的厚度，且至少大于第一基底或第二基底的厚度的5倍；
第一基底与第二基底均与中间基底键合连接。
4、根据3所述的半导体器件，其中：
第一基底与第二基底的材料选自二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种，中间基底的材料选自单晶硅、碳化硅、石英、氮化镓、砷化镓、蓝宝石、金刚石中的至少一种。
5、根据3所述的半导体器件，其中：
中间基底的厚度至少大于第一基底或第二基底的厚度的10倍。
6、根据2所述的半导体器件，其中：
第一组谐振器单元为单晶体声波谐振器单元，第二组谐振器单元为多晶体声波谐振器单元；
所述基底包括彼此连接的第一基底和第二基底，所述第一基底具有所述第一侧，所述第二基底具有所述第二侧；
第一基底与第二基底彼此键合连接，
第二基底的厚度至少为第一基底的厚度的5倍。
7、根据6所述的半导体器件，其中：
第二基底的厚度至少为第一基底厚度的10倍。
8、根据6所述的半导体器件，其中：
第一基底的材料选自二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；
第二基底的材料选自单晶硅、碳化硅、石英、蓝宝石、氮化镓、砷化镓、金刚石中的至少一种。
9、根据1所述的半导体器件，其中：
第一组谐振器单元包括声表面波谐振器单元，第二组谐振器单元包括体声波谐振器单元。
10、根据9所述的半导体器件，其中：
所述体声波谐振器单元包括单晶体声波谐振器单元，所述基底为单层基底且为FBAR基底；
所述声表面波谐振器单元包括SAW压电层，所述SAW压电层的一侧与所述FBAR基底的第一侧连接，所述SAW压电层的另一侧设置有SAW电学结构，所述FBAR基底的另一侧设置有FBAR压电层以及FBAR电学结构；且
所述SAW压电层的厚度至少为所述FBAR基底的厚度的5倍。
11、根据10所述的半导体器件，其中：
FBAR基底的材料选自二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；
所述SAW压电层的材料为单晶压电材料；
所述SAW压电层的材料选自铌酸锂、钽酸锂、铌酸钾中的至少一种。
12、根据10所述的半导体器件，其中：
所述SAW压电层的厚度至少为所述FBAR基底的厚度的10倍。
13、根据9所述的半导体器件，其中：
所述声表面波谐振器单元包括压电薄膜SAW单元，所述体声波谐振器单元包括单晶体声波谐振器单元，所述压电薄膜SAW单元包括SAW压电层；
所述基底包括FBAR基底以及中间基底，中间基底的厚度大于FBAR基底和SAW压电层的厚度，且中间基底的厚度至少为FBAR基底的厚度或SAW压电层的厚度的5倍；
所述SAW压电层的一侧与所述中间基底的第一侧连接，所述SAW压电层的另一侧设置有SAW电学结构；
所述FBAR基底的一侧与所述中间基底的第二侧连接，所述FBAR基底的另一侧设置有FBAR压电层以及FBAR电学结构。
14、根据9所述的半导体器件，其中：
所述声表面波谐振器单元包括压电薄膜SAW单元，所述体声波谐振器单元包括单晶体声波谐振器单元；
所述基底包括FBAR基底以及中间基底；
所述声表面波谐振器单元包括布拉格反射层以及SAW压电层，所述布拉格反射层设置在中间基底与SAW压电层之间；
中间基底的厚度大于FBAR基底和SAW压电层的厚度，且中间基底的厚度至少为SAW压电层的厚度或FBAR基底的厚度的5倍；
所述SAW压电层的一侧与所述布拉格反射层的第一侧连接，所述SAW压电层的另一侧设置有SAW电学结构；
所述布拉格反射层的第二侧与所述中间基底的第一侧连接；
所述FBAR基底的一侧与所述中间基底的第二侧连接，所述FBAR基底的另一侧设置有FBAR压电层以及FBAR电学结构。
15、根据13或14所述的半导体器件，其中：
中间基底的厚度至少为SAW压电层的厚度或FBAR基底的厚度的10倍。
16、根据13或14所述的半导体器件，其中：
所述FBAR基底的材料选自二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；
所述中间基底的材料选自单晶硅、碳化硅、石英、蓝宝石、氮化镓、砷化镓、金刚石中的至少一种。
17、根据9所述的半导体器件，其中：
所述声表面波谐振器单元包括压电薄膜SAW单元，所述体声波谐振器单元包括多晶体声波谐振器单元，所述压电薄膜SAW单元包括SAW压电层；
所述基底包括FBAR基底，FBAR基底的厚度至少为SAW压电层的厚度的5倍；
所述SAW压电层的一侧与所述FBAR基底的第一侧连接，所述SAW压电层的另一侧设置有SAW电学结构；
所述FBAR基底的第二侧设置有FBAR压电层以及FBAR电学结构。
18、根据9所述的半导体器件，其中：
所述声表面波谐振器单元包括压电薄膜SAW单元，所述体声波谐振器单元包括多晶体声波谐振器单元；
所述基底包括FBAR基底；
所述压电薄膜SAW单元包括布拉格反射层以及SAW压电层，所述布拉格反射层设置在FBAR基底与SAW压电层之间；
FBAR基底的厚度至少为SAW压电层的厚度的5倍；
所述SAW压电层的一侧与所述布拉格反射层的第一侧连接，所述SAW压电层的另一侧设置有SAW电学结构；
所述布拉格反射层的第二侧与所述FBAR基底的第一侧连接；
所述FBAR基底的第二侧设置有FBAR压电层以及FBAR电学结构。
19、根据17或18所述的半导体器件，其中：
FBAR基底的厚度至少为SAW压电层的厚度的10倍。
20、根据1所述的半导体器件，其中：
所述基底为单层基底，所述第一组谐振器单元和所述第二组谐振器单元共用所述单层基底，所述单层基底在基底的厚度方向上的两侧分别设置有第一压电层和第二压电层。
21、根据20所述的半导体器件，其中：
所述第一组谐振器单元为SAW单元，所述第二组谐振器单元为单晶体声波谐振器单元；或者
所述第一组谐振器单元为压电薄膜SAW单元，所述第二组谐振器单元为多晶体声波谐振器单元。
22、根据1所述的半导体器件，其中：
所述基底包括在基底的厚度方向上彼此直接相接的第一基底和第二基底，所述第一基底对应于第一组谐振器单元，所述第二基底对应于第二组谐振器单元。
23、根据22所述的半导体器件，其中：
所述第一组谐振器单元为单晶体声波谐振器单元，所述第二组谐振器单元为多晶体声波谐振器单元；或
所述第一组谐振器单元为压电薄膜SAW单元，所述第二组谐振器单元为单晶体声波谐振器单元。
24、根据1所述的半导体器件，其中：
所述基底包括在基底的厚度方向上彼此依次相接的第一基底、中间基底和第二基底，所述第一基底对应于第一组谐振器单元，所述第二基底对应于第二组谐振器单元。
25、根据24所述的半导体器件，其中：
所述第一组谐振器单元和第二组谐振器单元均为单晶体声波谐振器单元；
26、根据1所述的半导体器件，其中：
所述半导体器件包括滤波器、双工器、多工器中的一种。
27、一种根据1所述的半导体器件的制造方法，包括步骤：
在基底的两侧分别形成一组谐振器单元，每组谐振器单元具有至少一个谐振器单元。
28、根据27所述的方法，其中：
所述基底包括在基底的厚度方向上彼此依次相接的第一基底、中间基底和第二基底，所述第一基底对应于第一组谐振器单元，所述第二基底对应于第二组谐振器单元；
第一组谐振器单元包括单晶体声波谐振器单元，第二组谐振器单元包括单晶体声波谐振器单元；
所述方法包括步骤：将第一基底和第二基底以键合方式形成在中间基底上。
29、根据27所述的方法，其中：
所述基底包括在基底的厚度方向上彼此直接相接的第一基底和第二基底，所述第一基底对应于第一组谐振器单元，所述第二基底对应于第二组谐振器单元；
第一组谐振器单元包括单晶体声波谐振器单元，第二组谐振器单元包括多晶体声波谐振器单元；
所述方法包括步骤：将第一基底与第二基底以键合方式连接。
30、根据27所述的方法，其中：
所述基底为单层基底，所述第一组谐振器单元和所述第二组谐振器单元共用所述单层基底；
所述第一组谐振器单元为声表面波谐振器单元，所述第二组谐振器单元为单晶体声波谐振器单元；
所述方法包括步骤：将单层基底与声表面波谐振器单元以键合方式连接。
31、根据27所述的方法，其中：
所述基底包括在基底的厚度方向上彼此直接相接的第一基底和第二基底，所述第一基底对应于第一组谐振器单元，所述第二基底对应于第二组谐振器单元；
第一组谐振器单元包括压电薄膜声表面波谐振器单元，第二组谐振器单元包括单晶体声波谐振器单元；
所述方法包括步骤：将第一基底与第二基底以键合方式连接。
32、根据27所述的方法，其中：
所述基底为单层基底，所述第一组谐振器单元和所述第二组谐振器单元共用所述单层基底；
所述第一组谐振器单元包括压电薄膜声表面波谐振器单元，所述第二组谐振器单元为多晶体声波谐振器单元。
所述方法包括步骤：将单层基底与压电薄膜声表面波谐振器单元以键合方式连接。
33、一种电子设备，包括根据1-26中任一项所述的半导体器件，或者根据27-32中任一项所述的方法制造的半导体器件。
需要指出的是，这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种半导体器件，包括：
基底，具有在基底的厚度方向上相对的第一侧和第二侧；
第一组谐振器单元，设置于基底的第一侧，第一组谐振器单元包括SAW单元，SAW单元包括单晶SAW压电层；和
第二组谐振器单元，设置于基底的第二侧，第二组谐振器单元包括单晶FBAR单元，单晶FBAR单元包括单晶压电层，所述单晶压电层为单晶压电薄膜层，
其中：
所述基底包括第一基底和第二基底，所述第一基底具有所述第一侧，所述第二基底具有所述第二侧；
所述SAW单元为常规SAW单元且单晶SAW压电层为常规SAW压电层，所述常规SAW压电层同时作为所述第一基底；
所述单晶FBAR单元的基底为第二基底；
所述第一基底的一侧与所述第二基底的一侧连接，所述第一基底的另一侧构成所述第一侧且设置有SAW电学结构，所述第二基底的另一侧构成所述第二侧且设置有FBAR压电层以及FBAR电学结构；且
所述第一基底的厚度至少为所述第二基底的厚度的5倍。
2.根据权利要求1所述的半导体器件，其中：
所述第二基底的材料选自二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；
所述第一基底的材料为单晶压电材料；
所述第一基底的材料选自铌酸锂、钽酸锂、铌酸钾中的至少一种。
3.根据权利要求1所述的半导体器件，其中：
所述第一基底的厚度至少为所述第二基底的厚度的10倍。
4.一种半导体器件，包括：
基底，具有在基底的厚度方向上相对的第一侧和第二侧；
第一组谐振器单元，设置于基底的第一侧；和
第二组谐振器单元，设置于基底的第二侧，
其中：
第一组谐振器单元包括单晶压电薄膜SAW单元，第二组谐振器单元包括多晶FBAR单元，所述压电薄膜SAW单元包括单晶压电薄膜SAW压电层；
所述基底包括由多晶FBAR单元的基底构成的第一基底以及由所述压电薄膜SAW单元的单晶压电薄膜SAW压电层构成的第二基底，第一基底的厚度至少为第二基底的厚度的5倍；
所述第二基底的一侧与所述第一基底的第一侧连接，所述第二基底的另一侧设置有SAW电学结构；
所述第一基底的第二侧设置有FBAR压电层以及FBAR电学结构。
5.根据权利要求4所述的半导体器件，其中：
第一基底的厚度至少为第二基底的厚度的10倍。
6.一种半导体器件，包括：
基底，具有在基底的厚度方向上相对的第一侧和第二侧；
第一组谐振器单元，设置于基底的第一侧；和
第二组谐振器单元，设置于基底的第二侧，
其中：
第一组谐振器单元包括单晶压电薄膜SAW单元，第二组谐振器单元包括多晶FBAR单元，所述压电薄膜SAW单元包括单晶压电薄膜SAW压电层；
所述压电薄膜SAW单元包括布拉格反射层以及所述单晶压电薄膜SAW压电层，所述基底包括由多晶FBAR单元的基底构成的第一基底以及由所述压电薄膜SAW压电层构成的第二基底，第一基底的厚度至少为第二基底的厚度的5倍；
所述布拉格反射层设置在第一基底与第二基底之间；
所述第二基底的一侧与所述布拉格反射层的第一侧连接，所述第二基底的另一侧设置有SAW电学结构；
所述布拉格反射层的第二侧与所述第一基底的第一侧连接；
所述第一基底的第二侧设置有FBAR压电层以及FBAR电学结构。
7.根据权利要求6所述的半导体器件，其中：
第一基底的厚度至少为第二基底的厚度的10倍。
8.根据权利要求1-7中任一项所述的半导体器件，其中：
所述半导体器件包括滤波器、双工器、多工器中的一种。
9.一种电子设备，包括根据权利要求1-8中任一项所述的半导体器件。
CN202010260243.4A 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备 Active CN111564550B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210814964.4A CN115498096A (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备
CN202010260243.4A CN111564550B (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备
PCT/CN2021/085753 WO2021197500A1 (zh) 2020-04-03 2021-04-06 半导体器件及其制造方法、具有半导体器件的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010260243.4A CN111564550B (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210814964.4A Division CN115498096A (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备

Publications (2)

Publication Number Publication Date
CN111564550A CN111564550A (zh) 2020-08-21
CN111564550B true CN111564550B (zh) 2022-07-12

Family

ID=72074216

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210814964.4A Pending CN115498096A (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备
CN202010260243.4A Active CN111564550B (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210814964.4A Pending CN115498096A (zh) 2020-04-03 2020-04-03 半导体器件及其制造方法、具有半导体器件的电子设备

Country Status (2)

Country Link
CN (2) CN115498096A (zh)
WO (1) WO2021197500A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498096A (zh) * 2020-04-03 2022-12-20 诺思(天津)微系统有限责任公司 半导体器件及其制造方法、具有半导体器件的电子设备
US20230216480A1 (en) * 2021-12-30 2023-07-06 Raytheon Company Multi-layer resonator assembly and method for fabricating same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207853856U (zh) * 2018-01-31 2018-09-11 湖北宙讯科技有限公司 谐振器
CN109257027A (zh) * 2018-10-30 2019-01-22 开元通信技术（厦门）有限公司 一种混合声波谐振器及其制备方法
WO2019132921A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Hybrid filter architecture with integrated passives, acoustic wave resonators and hermetically sealed cavities between two resonator dies
CN111030629A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件
CN111030627A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
JP4798496B2 (ja) * 2006-11-09 2011-10-19 宇部興産株式会社 薄膜圧電デバイス及びその製造方法
US20090079520A1 (en) * 2007-09-20 2009-03-26 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators having resonant transmission minima
US8018303B2 (en) * 2007-10-12 2011-09-13 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic wave device
CN102437832A (zh) * 2012-01-05 2012-05-02 西安工业大学 一种混合集成的声表面波器件结构
CN206658185U (zh) * 2017-03-07 2017-11-21 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及滤波器
CN109889178B (zh) * 2018-12-26 2023-07-04 天津大学 体声波谐振器
CN115498096A (zh) * 2020-04-03 2022-12-20 诺思(天津)微系统有限责任公司 半导体器件及其制造方法、具有半导体器件的电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132921A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Hybrid filter architecture with integrated passives, acoustic wave resonators and hermetically sealed cavities between two resonator dies
CN207853856U (zh) * 2018-01-31 2018-09-11 湖北宙讯科技有限公司 谐振器
CN109257027A (zh) * 2018-10-30 2019-01-22 开元通信技术（厦门）有限公司 一种混合声波谐振器及其制备方法
CN111030629A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件
CN111030627A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件

Also Published As

Publication number Publication date
CN111564550A (zh) 2020-08-21
CN115498096A (zh) 2022-12-20
WO2021197500A1 (zh) 2021-10-07

Similar Documents

Publication Publication Date Title
CN111865248B (zh) 谐振器组件及其制造方法、半导体器件、电子设备
CN113497596B (zh) 体声波谐振器、体声波谐振器组件、滤波器及电子设备
EP1898525B1 (en) Acoustic resonator and filter
WO2021042741A1 (zh) 压电层具有插入结构的体声波谐振器、滤波器和电子设备
CN112383286B (zh) 体声波谐振器组件及其制造方法、滤波器及电子设备
WO2020098487A1 (zh) 带粗糙面体声波谐振器、滤波器和电子设备
CN108631748B (zh) 声波谐振器及包括该声波谐振器的滤波器
CN112787614B (zh) 一种薄膜拉姆波谐振器、滤波器及其制造方法
CN111193489B (zh) 体声波谐振器、滤波器和电子设备
CN111564550B (zh) 半导体器件及其制造方法、具有半导体器件的电子设备
WO2020081573A2 (en) Acoustic wave devices
WO2022083352A1 (zh) 体声波谐振器及组件、滤波器、电子设备
CN114070233A (zh) 降低寄生模式的体声波谐振器、滤波器及电子设备
CN111355466A (zh) 具有多梁檐空隙的体声波谐振器、滤波器和电子设备
CN114744974A (zh) 体声波谐振器及其制造方法、滤波器及电子设备
CN115622530B (zh) 滤波装置及滤波装置的形成方法
CN111355463A (zh) 基于空腔尺寸调整有效机电耦合系数的装置
CN115250102A (zh) 具有加厚电极的体声波谐振器、滤波器及电子设备
CN115051679A (zh) 谐振器及其制造方法、滤波器及电子设备
CN115051680A (zh) 具有单晶和多晶体声波谐振器的滤波器及电子设备
CN115276598A (zh) 体声波谐振器及制造方法、滤波器及电子设备
CN115051673A (zh) 体声波谐振器及其制造方法、滤波器及电子设备
CN114257204A (zh) 具有声阻层的体声波谐振器及其组件和制造方法、滤波器和电子设备
CN117081533B (zh) 一种体声波谐振器及其制备方法、滤波器和电子设备
CN117639708B (zh) 一种体声波谐振器、滤波器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20240130

Granted publication date: 20220712

PP01 Preservation of patent right