CN111562888B - 存储器自更新的调度方法 - Google Patents

存储器自更新的调度方法 Download PDF

Info

Publication number
CN111562888B
CN111562888B CN202010406443.6A CN202010406443A CN111562888B CN 111562888 B CN111562888 B CN 111562888B CN 202010406443 A CN202010406443 A CN 202010406443A CN 111562888 B CN111562888 B CN 111562888B
Authority
CN
China
Prior art keywords
ranks
self
rank
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010406443.6A
Other languages
English (en)
Other versions
CN111562888A (zh
Inventor
陈忱
沈鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to CN202010406443.6A priority Critical patent/CN111562888B/zh
Publication of CN111562888A publication Critical patent/CN111562888A/zh
Application granted granted Critical
Publication of CN111562888B publication Critical patent/CN111562888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种存储器自更新的调度方法，通过一存储器控制器对该存储器进行调度，用以对该存储器所包括的多个秩(rank)分别执行一自更新操作，该调度方法包括：检查该读取队列中是否有对应于该等秩的一个秩的至少一读取指令；检查该写入队列中是否有对应于该等秩的该一个秩的至少一写入指令；当该读取队列中有对应于该等秩的该一个秩的至少一读取指令，但写入队列中没有对应于该等秩的该一个秩的至少一写入指令时，则将对应于该等秩的该一个秩的一自更新指令安排在对应于该等秩的该一个秩的至少一读取指令的最后者之后。

Description

存储器自更新的调度方法
技术领域
本发明涉及一种存储器调度方法，特别涉及存储器自更新指令的调度方法。
背景技术
在现有的存储器自更新指令中，对应于该存储器的所有秩(rank)的自更新指令通常被调度在一起。换句话说，若该存储器具有4个秩(包括第一秩、第二秩、第三秩及第四秩)，则该存储器的自更新指令会作如下连续调度：第一秩的自更新指令、第二秩的自更新指令、第三秩的自更新指令及第四秩的自更新指令。
在该存储器的4个秩正在执行自更新操作时，该存储器在一自更新间隔时间(tREFI)内，亦即第一秩、第二秩、第三秩及第四秩都完成自更新所花费的时间，都无法执行其他存取动作，使得该存储器的执行效率降低。事实上，该存储器的每一秩之间的自更新操作各自是独立的，并且当执行例如第一秩的自更新操作时，同时并不会影响其他秩，例如第二秩、第三秩及第四秩，的存取操作(例如写入或读取操作)。
发明内容
为了解决上述问题，本发明的存储器自更新的调度方法可依据内部的自更新计时器及对应于每一秩的写入指令或读取指令，动态地调度对应于每一秩的自更新指令。依据本发明一实施例的存储器自更新的调度方法，其中该存储器控制器具有一读取队列(readqueue)及一写入队列(write queue)，该调度方法包括：检查该读取队列中是否有对应于该等秩的一个秩的至少一读取指令；检查该写入队列中是否有对应于该等秩的该一个秩的至少一写入指令；当该读取队列中有对应于该等秩的该一个秩的至少一读取指令，但写入队列中没有对应于该等秩的该一个秩的至少一写入指令时，则将对应于该等秩的该一个秩的一自更新指令安排在对应于该等秩的该一个秩的至少一读取指令的最后者之后；依据该自更新指令，对该等秩的该一个秩进行该自更新操作。
如上所述的调度方法，还包括：当该等秩的该一个秩超过一各自自更新间隔时间，则直接在该读取队列中安排对应于该等秩的该一个秩的该自更新指令，因而对该等秩的该一个秩进行该自更新操作。
如上所述的调度方法，其中，每一该等秩的该各自自更新间隔时间的总和为该存储器的一自更新间隔时间(tREFI)。
如上所述的调度方法，其中，当该存储器所包括的该等秩的数量为4，则该各自自更新间隔时间为该自更新间隔时间的四分之一，即为(1/4)*(tREFI)。
如上所述的调度方法，还包括：当该读取队列中有对应于该等秩的该一个秩的至少一读取指令，并且写入队列中有对应于该等秩的该一个秩的至少一写入指令时，则将对应于该等秩的该一个秩的该自更新指令安排在对应于该等秩的该一个秩的至少一读取指令或至少一写入指令的最后者之后。
如上所述的调度方法，还包括：当该读取队列中没有对应于该等秩的该一个秩的至少一读取指令，但写入队列中有对应于该等秩的该一个秩的至少一写入指令时，则将对应于该等秩的该一个秩的该自更新指令安排在对应于该等秩的该一个秩的至少一写入指令的最后者之后。
如上所述的调度方法，还包括：当该读取队列中没有对应于该等秩的该一个秩的至少一读取指令，并且写入队列中没有对应于该等秩的该一个秩的至少一写入指令时，则等待该等秩的该一个秩超过该各自自更新间隔时间后，直接在该读取队列中安排对应于该等秩的该一个秩的该自更新指令，因而对该等秩的该一个秩进行该自更新操作。
附图说明
图1为本公开实施例的存储器自更新的调度方法的流程图。
图2A-2E为本公开实施例的执行图1的流程的一存储器控制器的示意图。
具体实施方式
本发明参照附图进行描述，其中遍及附图上的相同参考数字标示了相似或相同的元件。上述附图并没有依照实际比例大小描绘，其仅仅提供对本发明的说明。一些发明的型态描述于下方作为图解示范应用的参考。这意味着许多特殊的细节，关系及方法被阐述来对这个发明提供完整的了解。无论如何，本领域技术人员将认识到若没有一个或更多的特殊细节或用其他方法，此发明仍然可以被实现。以其他例子来说，众所皆知的结构或操作并没有详细列出以避免对这发明的混淆。本发明并没有被阐述的行为或事件顺序所局限，如有些行为可能发生在不同的顺序亦或同时发生在其他行为或事件之下。此外，并非所有阐述的行为或事件都需要被执行在与现有发明相同的方法之中。
本发明公开一存储器自更新的调度方法，通过一存储器控制器对该存储器进行调度，用以对该存储器所包括的多个秩(rank)分别执行一自更新操作，其中该存储器控制器具有一读取队列(read queue)及一写入队列(write queue)。该读取队列用以依时序存储来自主机端的多个读取指令。该写入队列用以依时序存储来自主机端的多个写入指令。一般来说，存储器通常具有4个秩，例如第一秩(rank0)、第二秩(rank1)、第三秩(rank2)及第四秩(rank3)，但本发明不限于此。图1为本公开实施例的存储器自更新的调度方法的流程图。如图1所示，本发明的存储器自更新的调度方法首先检查该读取队列中是否有对应于该等秩的一个秩的至少一读取指令(步骤S100)。当该读取队列中有对应于该等秩的该一个秩的至少一读取指令时(即步骤S100为“是”)，则继续检查该存储器控制器中的该写入队列是否有对应于该等秩的该一个秩的至少一写入指令(步骤S102)。当该写入队列中没有对应于该等秩的该一个秩的至少一写入指令时(即步骤S102为“否”)，则继续执行步骤S104。当该写入队列中有对应于该等秩的该一个秩的至少一写入指令时(即步骤S102为“是”)，则继续执行步骤S106。当该读取队列中没有对应于该等秩的该一个秩的至少一读取指令，但写入队列中有对应于该等秩的该一个秩的至少一写入指令时，则将对应于该等秩的该一个秩的该自更新指令安排在对应于该等秩的该一个秩的至少一写入指令的最后者之后。当该读取队列中没有对应于该等秩的该一个秩的至少一读取指令，并且写入队列中没有对应于该等秩的该一个秩的至少一写入指令时，则等待该等秩的该一个秩超过多个秩的各自自更新间隔时间后，直接在该读取队列中安排对应于该等秩的该一个秩的该自更新指令，因而对该等秩的该一个秩进行该自更新操作。
在步骤S104中，本发明的存储器自更新的调度方法将对应于该等秩的该一个秩的一自更新指令安排在对应于该等秩的该一个秩的至少一读取指令的最后者之后。在步骤S106中，本发明的存储器自更新的调度方法将对应于该等秩的该一个秩的该自更新指令安排在对应于该等秩的该一个秩的至少一读取指令或至少一写入指令的最后者之后。以下利用图2的范例来详细说明图1的步骤S100、步骤S102、步骤S104及步骤S106的操作。图2A-2E为本公开实施例的执行图1的流程的一存储器控制器的操作示意图。如图2A所示，该存储器控制器的一存储器中存有一读取队列202及一写入队列204，以及依据读取伫内202内及写入队列204内指令的时序排列而成的一执行序列206。读取序列202包括6个读取指令(R1～R6)，包括R1:RD0、R2:RD0、R3:RD0、R4:RD2、R5:RD2、及R6:RD1，其中，读取指令R1的时序早于读取指令R2的时序，读取指令R2的时序早于读取指令R3～R6的时序，并且R1:RD0意旨「读取指令R1为读取第一秩(rank0)的读取指令」、R2:RD0意旨「读取指令R2为读取第一秩(rank0)的读取指令」、R6:RD1意旨「读取指令R6为读取第二秩(rank1)的读取指令」。写入队列204包括3个写入指令(W1～W3)，包括W1:WR3、W2:WR0、及W3:WR2，其中，写入指令W1的时序早于写入指令W2的时序，写入指令W2的时序早于写入指令W3的时序，并且W1:WR3意旨「写入指令W1为写入第四秩(rank3)的写入指令」、W2:WR0意旨「写入指令W2为写入第一秩(rank0)的写入指令」。
依据读取伫内202内及写入队列204内指令的时序，执行序列206包括R1:RD0、R2:RD0、R3:RD0、W1:WR3、R4:RD2、R5:RD2、R6:RD1、W2:WR0、及W3:WR2。换句话说，写入指令W1的时序早于读取指令R4，并且读取指令R4的时序早于读取指令R5。在得到当下的执行队列206之后，本发明的存储器自更新的调度方法首先对存储器的第一秩(rank0)执行图1的步骤S100，并且确认在执行序列206中有对应于第一秩(rank0)的至少一读取指令(例如读取指令R1、R2、R3)，接着对第一秩(rank0)执行图1的步骤S102，并且确认在执行序列206中有对应于第一秩(rank0)的至少一写入指令(例如写入指令W2)。因此本发明的存储器自更新的调度方法继续执行图1的步骤S106，将对应于第一秩(rank0)的一自更新指令(例如自更新指令REF0)安排在写入指令W2之后(亦即写入指令W2为对应于第一秩(rank0)的至少一读取指令或至少一写入指令的最后者)，而得到一执行序列206-1。换句话说，如图2B所示，本发明的存储器自更新的调度方法是在读取序列202中将自更新指令REF0安排在读取指令R6之后，因而得到读取序列202-1，并且依据读取序列202-1及写入序列204，而得到执行序列206-1。
接着，如图2C所示，本发明的存储器自更新的调度方法再对存储器的第二秩(rank1)执行图1的步骤S100，并且确认在执行序列206中有对应于第二秩(rank1)的至少一读取指令(例如读取指令R6)，接着对第二秩(rank1)执行图1的步骤S102，并且确认在执行序列206中没有对应于第二秩(rank1)的至少一写入指令。因此本发明的存储器自更新的调度方法继续执行图1的步骤S104，将对应于第二秩(rank1)的一自更新指令(例如自更新指令REF1)安排在读取指令R6之后(亦即读取指令R6为对应于第二秩(rank1)的至少一读取指令的最后者)，而得到一执行序列206-2。换句话说，如图2C所示，本发明的存储器自更新的调度方法是在读取序列202-1中将自更新指令REF1安排在读取指令R6之后，但早于自更新指定REF0，因而得到读取序列202-2，并且依据读取序列202-2及写入序列204，而得到执行序列206-2。之后，如图2D所示，本发明的存储器自更新的调度方法再对存储器的第三秩(rank2)执行图1的步骤S100，并且确认在执行序列206中有对应于第三秩(rank2)的至少一读取指令(例如读取指令R4、R5)，接着对第三秩(rank2)执行图1的步骤S102，并且确认在执行序列206中有对应于第三秩(rank2)的至少一写入指令。因此本发明的存储器自更新的调度方法继续执行图1的步骤S106，将对应于第三秩(rank2)的一自更新指令(例如自更新指令REF2)安排在写入指令W3之后(亦即写入指令W3为对应于第三秩(rank2)的至少一写入指令的最后者)，而得到一执行序列206-3。换句话说，如图2D所示，本发明的存储器自更新的调度方法是在读取序列202-2中将自更新指令REF2安排在自更新指令REF0之后，因而得到读取序列202-3，并且依据读取序列202-3及写入序列204，而得到执行序列206-3。
最后，如图2E所示，本发明的存储器自更新的调度方法再对存储器的第四秩(rank3)执行图1的步骤S100，并确认读取队列202中没有对应于第四秩(rank3)的至少一读取指令，接着对第一秩(rank0)执行图1的步骤S102，并且确认在执行序列206中有对应于第四秩(rank3)的至少一写入指令(例如写入指令W1)。因此本发明的存储器自更新的调度方法将对应于第四秩(rank3)的一自更新指令(例如自更新指令REF3)安排在对应于第四秩(rank3)的至少一写入指令的最后者之后(亦即写入指令W1为对应于第四秩(rank3)的至少一写入指令的最后者)，而得到一执行序列206-4。换句话说，如图2E所示，本发明的存储器自更新的调度方法是在读取序列202-3中将自更新指令REF3安排在读取指令R3之后并且在读取指令R4之前，因而得到读取序列202-4，并且依据读取序列202-4及写入序列204，而得到执行序列206-4。图2E中的读取队列202-4对应于执行序列206-4，包括依时序排列的读取指令R1:RD0、R2:RD0、R3:RD0、自更新指令REF3、读取指令R4:RD2、R5:RD2、R6:RD1、自更新指令REF1、REF0、REF2。换句话说，本发明的存储器自更新的调度方法是将存储器中的每一秩各别的自更新指令依循图1的步骤分别安排进入读取队列202中。存储器控制器200最后是依据执行序列206-4的时序，依序对存储器下达对应的存取指令(包括读取/写入指令)。
在一些实施例中，当该读取队列202中没有对应于该等秩的一个秩的至少一读取指令，并且写入队列204中没有对应于该等秩的一个秩的至少一写入指令时，则等待该等秩的一个秩超过一各自自更新间隔时间后，直接在该读取队列202中安排对应于该等秩的一个秩的该自更新指令，因而对该等秩的一个秩进行该自更新操作。在一些实施例中，当该等秩的一个秩超过该各自自更新间隔时间，则直接在读取队列202中安排对应于该等秩的一个秩的该自更新指令，因而对该等秩的一个秩进行该自更新操作。在一些实施例中，每一该等秩的该各自自更新间隔时间的总和为该存储器的一自更新间隔时间(tREFI)。换句话说，当该存储器所包括的该等秩的数量为4，则该各自自更新间隔时间为该自更新间隔时间的四分之一，即为(1/4)*(tREFI)。
举例来说，该存储器具有第一秩(rank0)、第二秩(rank1)、第三秩(rank2)、及第四秩(rank3)。该存储器的该自更新间隔时间(tREFI)为10微秒(μs)。因此，依据本发明的存储器自更新的调度方法，该存储器的第一秩(rank0)、第二秩(rank1)、第三秩(rank2)、及第四秩(rank3)的各别的自更新间隔时间皆为2.5微秒(μs)。由于执行例如第一秩的自更新操作时，同时并不会影响其他秩(例如第二秩、第三秩及第四秩)的读取或写入操作，因此可有效地改善该存储器的使用效率(改善至少5％的使用效率)。在一些实施例中，若该存储器的读取序列202中并没有对应于第四秩(rank3)的至少一读取指令，写入序列204中也没有对应于第四秩(rank3)的至少一写入指令，则当第四秩(rank3)的等待时间超过第四秩(rank3)的各自自更新间隔时间(2.5微秒)时，则本发明的存储器自更新的调度方法直接在读取队列202中安排对应于第四秩(rank3)的该自更新指令(例如自更新指令REF3)，因而对第四秩(rank3)进行该自更新操作。
虽然本发明的实施例如上述所描述，我们应该明白上述所呈现的只是范例，而不是限制。依据本实施例上述示范实施例的许多改变是可以在没有违反发明精神及范围下被执行。因此，本发明的广度及范围不该被上述所描述的实施例所限制。更确切地说，本发明的范围应该要以以下的权利要求书及其相等物来定义。尽管上述发明已被一或多个相关的执行来图例说明及描绘，等效的变更及修改将被依据上述规格及附图且熟悉这领域的其他人所想到。此外，尽管本发明的一特别特征已被相关的多个执行之一所示范，上述特征可能由一或多个其他特征所结合，以致于可能有需求及有助于任何已知或特别的应用。
本说明书所使用的专业术语只是为了描述特别实施例的目的，并不打算用来作为本发明的限制。除非上下文有明确指出不同，如本处所使用的单数型，一、该及上述的意思也包含复数型。再者，用词“包括”，“包含”，“(具、备)有”，“设有”，或其变化型不是被用来作为详细叙述，就是作为权利要求书。而上述用词意思是包含，且在某种程度上意思是等同于用词“包括”。除非有不同的定义，所有本文所使用的用词(包含技术或科学用词)是可以被本领域技术人员做一般地了解。我们应该更加了解到上述用词，如被定义在众所使用的字典内的用词，在相关技术的上下文中应该被解释为相同的意思。除非有明确地在本文中定义，上述用词并不会被解释成理想化或过度正式的意思。

Claims (7)

1.一种存储器自更新的调度方法，通过存储器控制器对该存储器进行调度，用以对该存储器所包括的多个秩分别执行自更新操作，其中该存储器控制器具有读取队列及写入队列，该调度方法包括：
检查该读取队列中是否有对应于所述多个秩中的一个秩的至少一读取指令；
检查该写入队列中是否有对应于所述多个秩中的该一个秩的至少一写入指令；
当该读取队列中有对应于所述多个秩中的该一个秩的至少一读取指令，写入队列中没有对应于所述多个秩中的该一个秩的至少一写入指令时，将对应于所述多个秩中的该一个秩的自更新指令安排在对应于所述多个秩中的该一个秩的至少一读取指令的最后者之后；
依据该自更新指令，对所述多个秩中的该一个秩进行该自更新操作。
2.如权利要求1所述的调度方法，还包括：
当所述多个秩中的该一个秩超过该多个秩的各自自更新间隔时间，则直接在该读取队列中安排对应于所述多个秩中的该一个秩的该自更新指令，因而对所述多个秩中的该一个秩进行该自更新操作。
3.如权利要求2所述的调度方法，其中，每一所述多个秩中的该各自自更新间隔时间的总和为该存储器的自更新间隔时间。
4.如权利要求3所述的调度方法，其中，当该存储器所包括的所述多个秩中的数量为4，则该各自自更新间隔时间为该自更新间隔时间的四分之一。
5.如权利要求1所述的调度方法，还包括：
当该读取队列中有对应于所述多个秩中的该一个秩的至少一读取指令，并且写入队列中有对应于所述多个秩中的该一个秩的至少一写入指令时，则将对应于所述多个秩中的该一个秩的该自更新指令安排在对应于所述多个秩中的该一个秩的至少一读取指令及至少一写入指令的最后者之后。
6.如权利要求1所述的调度方法，还包括：
当该读取队列中没有对应于所述多个秩中的该一个秩的至少一读取指令，但写入队列中有对应于所述多个秩中的该一个秩的至少一写入指令时，则将对应于所述多个秩中的该一个秩的该自更新指令安排在对应于所述多个秩中的该一个秩的至少一写入指令的最后者之后。
7.如权利要求2所述的调度方法，还包括：
当该读取队列中没有对应于所述多个秩中的该一个秩的至少一读取指令，并且写入队列中没有对应于所述多个秩中的该一个秩的至少一写入指令时，则等待所述多个秩中的该一个秩超过该各自自更新间隔时间后，直接在该读取队列中安排对应于所述多个秩中的该一个秩的该自更新指令，因而对所述多个秩中的该一个秩进行该自更新操作。
CN202010406443.6A 2020-05-14 2020-05-14 存储器自更新的调度方法 Active CN111562888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010406443.6A CN111562888B (zh) 2020-05-14 2020-05-14 存储器自更新的调度方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010406443.6A CN111562888B (zh) 2020-05-14 2020-05-14 存储器自更新的调度方法

Publications (2)

Publication Number Publication Date
CN111562888A CN111562888A (zh) 2020-08-21
CN111562888B true CN111562888B (zh) 2023-06-23

Family

ID=72072077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010406443.6A Active CN111562888B (zh) 2020-05-14 2020-05-14 存储器自更新的调度方法

Country Status (1)

Country Link
CN (1) CN111562888B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101612682B1 (ko) * 2012-08-02 2016-04-14 아마데우스 에스.에이.에스. 분산 및 병렬 환경에서 비동기 메시지를 시퀀싱하는 방법, 시스템 및 컴퓨터 프로그램 제품
US9535860B2 (en) * 2013-01-17 2017-01-03 Intel Corporation Arbitrating memory accesses via a shared memory fabric
CN105653199B (zh) * 2014-11-14 2018-12-14 群联电子股份有限公司 数据读取方法、存储器存储装置及存储器控制电路单元
WO2017028885A1 (en) * 2015-08-14 2017-02-23 Hewlett-Packard Development Company, L.P. Data replication in memory systems.
US10268405B2 (en) * 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
KR102645688B1 (ko) * 2016-06-03 2024-03-11 에스케이하이닉스 주식회사 온 다이 터미네이션 기능을 갖는 반도체 장치
US20180181334A1 (en) * 2016-12-28 2018-06-28 Intel Corporation Memory controller capable of performing scheduled memory maintenance from a sleep state
US20180329815A1 (en) * 2017-05-09 2018-11-15 Western Digital Technologies, Inc. Storage system and method for non-volatile memory command collision avoidance with explicit tile grouping
KR20190026231A (ko) * 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108829348B (zh) * 2018-05-29 2022-03-04 上海兆芯集成电路有限公司 存储器装置及命令重排序方法

Also Published As

Publication number Publication date
CN111562888A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
EP3545435B1 (en) Database system and method for compiling serial and parallel database query execution plans
EP2176751B1 (en) Scheduling by growing and shrinking resource allocation
US9858115B2 (en) Task scheduling method for dispatching tasks based on computing power of different processor cores in heterogeneous multi-core processor system and related non-transitory computer readable medium
US9747132B2 (en) Multi-core processor using former-stage pipeline portions and latter-stage pipeline portions assigned based on decode results in former-stage pipeline portions
US20150121387A1 (en) Task scheduling method for dispatching tasks based on computing power of different processor cores in heterogeneous multi-core system and related non-transitory computer readable medium
US20120047514A1 (en) Scheduling system and method of efficiently processing applications
US8375390B2 (en) Scheduling method and scheduling apparatus
US10271326B2 (en) Scheduling function calls
US20160357600A1 (en) Hand-off scheduling
CN111562888B (zh) 存储器自更新的调度方法
KR102205899B1 (ko) 메모리의 뱅크 충돌을 방지하기 위한 방법 및 장치
CN101316240A (zh) 一种数据读写的方法和装置
Symons et al. LOMA: Fast auto-scheduling on DNN accelerators through loop-order-based memory allocation
CN117234691A (zh) 任务调度方法及装置
CN109491785B (zh) 内存访问调度方法、装置及设备
CN109710390B (zh) 单线程处理器的多任务处理方法及处理系统
CN108027727A (zh) 内存访问指令的调度方法、装置及计算机系统
EP4035004A1 (en) Shared resource allocation in a multi-threaded microprocessor
US9798585B2 (en) Context switching with reader-writer locks
CN116069471B (zh) 一种任务的确定性调度方法、装置及电子设备
CN105573920A (zh) 存储空间管理方法和装置
US20220015108A1 (en) Wireless Communication Module Event Selection
Deniziak et al. Synthesis of Self-Adaptable Software for Multicore Embedded Systems
CN115878019A (zh) 用于同步动态随机存取存储器的控制模块
JP5867215B2 (ja) 情報処理装置、情報処理方法及び情報処理プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address